KR100811271B1 - 반도체 소자의 캐패시터 형성방법 - Google Patents

반도체 소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR100811271B1
KR100811271B1 KR1020060095711A KR20060095711A KR100811271B1 KR 100811271 B1 KR100811271 B1 KR 100811271B1 KR 1020060095711 A KR1020060095711 A KR 1020060095711A KR 20060095711 A KR20060095711 A KR 20060095711A KR 100811271 B1 KR100811271 B1 KR 100811271B1
Authority
KR
South Korea
Prior art keywords
forming
capacitor
electrode
film
storage node
Prior art date
Application number
KR1020060095711A
Other languages
English (en)
Inventor
박철환
박동수
이은아
서혜진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060095711A priority Critical patent/KR100811271B1/ko
Priority to US11/758,507 priority patent/US7713831B2/en
Priority to TW096127045A priority patent/TW200816390A/zh
Priority to JP2007237089A priority patent/JP2008091899A/ja
Priority to CNB2007101534665A priority patent/CN100555565C/zh
Application granted granted Critical
Publication of KR100811271B1 publication Critical patent/KR100811271B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명의 반도체 소자의 캐패시터 형성방법은, 반도체 기판 상에 스토리지노드 전극을 형성하는 단계; 스토리지노드 전극 위에 고유전상수를 갖는 유전체막을 형성하는 단계; 유전막 위에 플레이트 전극을 증착하는 단계; 및 플레이트 전극 위에 캡핑막을 증착하면서 상기 반도체 기판 상에 수소(H) 원자를 함유하는 가스를 공급하여 상기 전극내 잔류된 반응 불순물을 배출시키는 단계를 포함한다.
티타늄나이트라이드(TiN), 반응 부산물, 수소(H)

Description

반도체 소자의 캐패시터 형성방법{Method for fabricating capacitor in semiconductor device}
도 1 내지 도 11은 본 발명에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위해 나타내보인 도면들이다.
본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 높은 정전용량과 낮은 누설 전류를 갖는 반도체 소자의 캐패시터 형성방법에 관한 것이다.
최근 반도체 소자가 고집적화됨에 따라 셀 크기가 감소되어 충분한 정전용량(Cs)을 갖는 캐패시터를 형성하기가 어려워지고 있다. 특히, 트랜지스터와 캐패시터로 구성되는 디램(DRAM; Dynamic Random Access Memory) 소자에 있어서, 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 고집적화에 중요한 요인이 된다. 이에 따라 단위 셀당 요구되는 정전용량(capacitance)을 확보하는 방법으로 높은 유전상수(k)를 갖는 유전물질의 개발이 진행되고 있으며, 디자인 룰의 감소에 따라 그 필요성이 더욱 증대되고 있다.
이러한 정전용량 확보를 위하여 유전율이 높은 물질, 예를 들어 하프늄옥사이드(HfO2), 알루미나(Al2O3)를 포함하는 물질 또는 이들을 적층한 다중막을 캐패시터의 유전체막으로 이용하는 방법이 있다. 이와 같이 유전율이 높은 물질을 캐패시터의 유전체막으로 이용하는 경우, 캐패시터의 큰 종횡비(aspect ratio)에 대응하기 위하여 화학기상증착(CVD; Chemical Vapor Deposition)방법을 대신하여 원자층 증착(ALD; Atomic Layer Deposition)방법을 이용하고 있다.
또한, 캐패시터의 정전용량을 확보하기 위해 유전체막의 우수한 유전특성을 배가하는 방법으로 캐패시터의 상부 전극 또는 하부 전극을 일함수(work function)가 큰 금속물질을 사용하는 금속/절연체/금속(MIM; Metal/Insulator/Metal)의 구조로 형성하는 방법이 제안되어 있다.
이러한 MIM 구조에 있어서, 캐패시터의 전극물질로 티타늄나이트라이드(TiN)막이 그 공정의 용이성 때문에 널리 사용되고 있다. 티타늄나이트라이드(TiN)막은 사염화티타늄(TiCl4) 가스와 암모니아(NH3) 가스의 혼합가스를 이용하여 형성된다. 그런데 사염화티타늄(TiCl4) 가스를 이용하여 티타늄나이트라이드(TiN)막을 형성하는 과정에서 염소(Cl)가 부산물로 발생하게 되어 막 내에 염소(Cl)가 잔여하게 될 수 있다. 이와 같이 막 내에 염소(Cl)가 잔여하면 비저항이 급격하게 증가하게 되고 이에 따라 컨택저항이 상승하는 문제가 발생할 수 있다.
따라서 티타늄나이트라이드(TiN)막 내의 염소(Cl)를 제거하기 위해 티타늄나이트라이드막을 증착한 후 질소나 암모니아 분위기에서 고온의 어닐 공정을 수행하 여 염소 성분을 배출(outgassing)시킴으로써 막질을 개선하고 있다.
그러나 높은 유전상수를 갖는 물질을 캐패시터의 유전체막으로 사용할 경우, 유전체의 열적 안정성이 떨어져 후속 공정의 열 부담(thermal budget)을 크게 줄 수 없게 된다. 즉, 높은 온도에서 후속 공정을 진행하면 유전체막이 과대결정화 또는 이상결정화되어 그레인 바운더리(grain boundary)가 형성되면서 이러한 그레인 바운더리를 통해 누설전류가 증가하여 캐패시터로서 사용할 수 없게 된다. 전극을 티타늄나이트라이드막을 이용할 경우, 후속 열처리를 고온으로 진행할 수 없게 되고, 이에 따라 전극 내에는 염소(Cl)가 잔여하게 되어 전극의 전도성을 떨어뜨릴 수 있다. 뿐만 아니라, 전극과 유전체막간의 계면에 염소(Cl)가 축적(pile-up)되어 계면에 트랩 사이트(trap site)를 형성함으로서 캐패시터의 누설전류를 증가시키는 문제가 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 캐패시터를 형성하는 과정을 개선하여 캐패시터 내의 휘발성 부산물을 제거하여 전극의 전도성을 향상시킴으로써 더 높은 정전용량을 얻을 수 있는 반도체 소자의 캐패시터 형성방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 캐패시터 내의 휘발성 부산물을 제거하여 캐패시터 내 전자 트랩 사이트가 발생하는 것을 방지함으로써 누설전류를 감소시킬 수 있는 반도체 소자의 캐패시터 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체 소자의 캐패시터 형성방법은, 반도체 기판 상에 스토리지노드 전극을 형성하는 단계; 상기 스토리지노드 전극 위에 고유전상수를 갖는 유전체막을 형성하는 단계; 상기 유전막 위에 플레이트 전극을 증착하는 단계; 및 상기 플레이트 전극 위에 캡핑막을 증착하면서 상기 반도체 기판 상에 수소(H) 원자를 함유하는 가스를 공급하여 상기 전극내 잔류된 반응 불순물을 배출시키는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 전극은 티타늄나이트라이드(TiN), 루테늄(Ru), 텅스텐나이트라이드(WN) 및 알루미늄나이트라이드(AlN)를 포함하는 그룹에서 선택되는 어느 하나 이상의 물질을 이용할 수 있다.
상기 유전체막은, 하프늄옥사이드(HfO2), 알루미나(Al2O3), 지르콘옥사이드(ZrO2), 티타늄옥사이드(TiO2), 탄탈륨옥사이드(TaO2), BST(BaSrTiO3) 및 플럼범 지르코늄 티타늄산화물(PZT; PbZrTiO)을 포함하는 그룹에서 선택되는 하나 이상의 물질을 이용할 수 있다.
상기 전극은 HSC, SFD 또는 원자층 증착방법을 이용하여 형성하는 것이 바람직하다.
상기 반응 불순물을 배출시키는 단계는, 상기 반도체 기판을 저압 상태로 유지되는 반응로에 로딩하는 단계; 상기 반응로에 수소(H) 원자를 함유하는 가스를 공급하는 단계; 및 400-600℃의 온도에서 어닐 공정을 수행하는 단계를 포함하는 것이 바람직하다.
상기 캡핑막은 폴리실리콘막 또는 실리콘게르마늄(SiGe)막을 포함하여 형성할 수 있다.
상기 수소(H) 원자를 함유하는 가스는 포스핀(PH3) 가스 또는 수소(H2) 가스를 하나 이상 포함하는 것이 바람직하다.
상기 수소(H) 원자를 함유하는 가스를 공급하는 단계 및 상기 반도체 기판 상에 캡핑막을 형성하는 단계는 수소(H) 원자가 대기 중의 산소(O)와 반응하여 전도성을 열화시키는 것을 방지하기 위해 인-시츄로 진행하는 것이 바람직하다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 반도체 소자의 캐패시터 형성방법은, 반도체 기판의 층간절연막 상에 스토리지노드 전극을 형성하는 단계; 상기 스토리지노드 전극 위에 고유전상수를 갖는 유전체막을 형성하는 단계; 상기 유전막 위에 티타늄(Ti) 소스물질 및 나이트라이드(N) 소스물질을 공급하여 티타늄나이트라이드(TiN)막을 증착하는 단계; 및 상기 티타늄나이트라이드(TiN) 막 위에 캡핑막을 증착하면서 상기 반도체 기판 상에 수소(H) 원자를 함유하는 가스를 공급하여 상기 전극내 잔류된 반응 불순물을 배출시키는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 스토리지노드 전극을 형성하는 단계는, 상기 층간절연막 내에 컨택플러그를 형성하는 단계; 상기 컨택플러그 위에 스토리지노드 절연막을 형성하는 단계; 상기 스토리지노드 절연막내에 스토리지노드 콘택홀을 형성하 는 단계; 상기 스토리지노드 콘택홀 상에 스토리지노드용 금속막을 형성하는 단계; 상기 컨택플러그와 인접하는 스토리지노드용 금속막을 금속실리사이드막으로 형성하는 단계; 및 상기 스토리지노드용 금속막을 노드분리하는 단계를 포함할 수 있다.
상기 스토리지노드 전극은 티타늄나이트라이드(TiN), 루테늄(Ru), 텅스텐나이트라이드(WN) 및 알루미늄나이트라이드(AlN)를 포함하는 그룹에서 선택되는 어느 하나 이상의 물질을 이용하는 것이 바람직하다.
상기 티타늄(Ti) 소스물질은 사염화탄소(TiCl4)를 포함하는 것이 바람직하다.
상기 유전체막은, 하프늄옥사이드(HfO2), 알루미나(Al2O3), 지르콘옥사이드(ZrO2), 티타늄옥사이드(TiO2), 탄탈륨옥사이드(TaO2), BST(BaSrTiO3) 및 플럼범 지르코늄 티타늄산화물(PZT; PbZrTiO)을 포함하는 그룹에서 선택되는 하나 이상의 물질을 이용할 수 있다.
상기 전극은 HSC, SFD 또는 원자층 증착방법을 이용하여 형성하는 것이 바람직하다.
상기 반응 불순물을 배출시키는 단계는, 상기 반도체 기판을 저압 상태로 유지되는 반응로에 로딩하는 단계; 상기 반응로에 수소(H) 원자를 함유하는 가스를 공급하는 단계; 및 400-600℃의 온도에서 어닐 공정을 수행하는 단계를 포함하는 것이 바람직하다.
상기 캡핑막은 폴리실리콘막 또는 실리콘게르마늄(SiGe)막을 포함하여 형성할 수 있다.
상기 수소(H) 원자를 함유하는 가스는 포스핀(PH3) 가스 또는 수소(H2) 가스를 하나 이상 포함하는 것이 바람직하다.
상기 수소(H) 원자를 함유하는 가스를 공급하는 단계 및 상기 반도체 기판 상에 캡핑막을 형성하는 단계는, 공급된 가스에 함유된 수소(H) 원자가 대기 중의 산소(O)와 반응하여 티타늄옥시나이트라이드(TiON)가 형성되어 전도성을 열화시키는 것을 방지하기 위해 인-시츄로 진행하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1 내지 도 11은 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위하여 나타내 보인 도면들이다.
도 1을 참조하면, 트랜지스터 및 비트라인 등의 하부구조물(미도시)이 형성되어 있는 반도체 기판(100) 상에 층간절연막(102)을 형성한다. 그리고 층간절연막(102) 상에 반도체 기판(100)의 소정 표면이 노출되는 컨택홀(미도시)을 형성하고, 컨택홀 내부를 도전성 물질로 매립한 후, 평탄화 공정을 진행하여 하부구조물과 이후 형성하는 캐패시터와 연결되는 컨택플러그(104)를 형성한다. 계속해서 컨택플러그(104) 위에 실리콘질화막(Si3N4)(106)을 형성한다. 여기서 실리콘질화막(106)은 이후 하부전극용 컨택홀을 형성시 식각정지막으로 작용하며 화학기상증착법(CVD)으로 형성할 수 있다.
도 2를 참조하면, 실리콘질화막(106) 위에 스토리지노드 절연막(112)을 캐패시터가 형성될 높이만큼 적층한다. 여기서 스토리지노드 절연막(112)은 화학기상증착법을 이용하여 PETEOS산화막을 단일막으로 형성하거나 PSG막과 TEOS산화막의 이중막으로 형성할 수 있다.
계속해서 스토리지노드 절연막(112) 위에 하드마스크막을 도포 및 패터닝하여 상기 스토리지노드 절연막(112)의 소정영역을 노출시키는 하드마스크막패턴(114)을 형성한다. 여기서 하드마스크막패턴(114)은 폴리실리콘막으로 형성할 수 있다.
도 3을 참조하면, 하드마스크막패턴(114)을 마스크로 한 식각공정을 진행하여 스토리지노드 절연막(112)을 소정깊이, 예를 들어 실리콘질화막(106)이 노출될 때까지 제거하여 스토리지노드 콘택홀(116)을 형성한다. 계속해서 스토리지노드 콘택홀(116) 하부의 노출된 실리콘질화막(106)도 제거하여 컨택플러그(104)를 노출시킨다.
도 4를 참조하면, 스토리지노드 콘택홀(112)상에 스토리지노드용 금속막 (118)을 증착한다. 스토리지노드용 금속막(114)은 티타늄나이트라이드(TiN), 텅스텐질화막(WN), 탄탈륨질화막(TaN), 플래티나(Pt), 루테늄(Ru) 또는 비정질 실리콘(a-Si)을 포함하는 그룹에서 선택되는 어느 하나를 이용하여 형성할 수 있다. 또한 스토리지노드용 금속막(118)은 높은 종횡비(aspect ratio)를 가지는 캐패시터의 특성으로 스텝 커버리지(step coverage)를 향상시키기 위해 HSC(High Step Coverage) 증착법 또는 SFD(Sequence Flow Deposition)방법을 포함하는 화학기상증착법(CVD; Chemical vapor deposition)을 이용하는 것이 바람직하다. 또는 원자층 증착법(ALD; Atomic Layer Depositon)을 이용하여 형성할 수도 있다.
여기서 HSC 증착법은 상대적으로 고온(650℃)에서 증착을 진행하며, 티타늄나이트라이드(TiN)막 내에 염소(Cl) 함량이 낮은 상태로 증착된다. HSC 증착방법을 이용하여 스토리지노드용 금속막(118)을 형성하는 과정에서 사염화탄소(TiCl4)를 소스 물질로 이용해 티타늄나이트라이드(TiN)막을 형성하는 경우, 스텝 커버리지 특성이 우수하다.
SFD 방법은 스토리지노드용 금속막(118)을 증착하기 위해 고온에서 진행되는 공정에서 가해질 수 있는 열부담(thermal budget)을 완화하기 위해 고안된 증착방법이다. SFD 방법은 스토리지노드용 금속막(118)을 형성하는 과정에서 사염화탄소(TiCl4)를 소스 물질로 이용하여 티타늄나이트라이드(TiN)막을 형성한다. 다음에 인-시츄(in-situ)로 암모니아(NH3) 가스 분위기에서 트리트먼트(treatment)를 통해 염소(Cl)의 농도를 낮추는 단계를 추가한다. 그런데 저온에서 증착공정을 진행하는 경우 막내에 염소(Cl)가 잔여할 수 있어 암모니아(NH3) 가스 분위기의 트리트먼트(treatment)를 반복하여 진행한다. 이에 따라 막 내에 염소(Cl)가 적게 남길 수 있다.
도 5를 참조하면, 컨택플러그(104)와 인접하는 스토리지노드용 금속막(118)의 일부를 금속 실리사이드막(120)으로 형성한다.
구체적으로, 컨택플러그(104) 상에 형성된 스토리지노드용 금속막(118), 예컨대 티타늄나이트라이드막 및 티타늄막(TiN/Ti)상에 열처리를 진행한다. 그러면 티타늄막과 노출된 컨택플러그(104)의 다결정 실리콘(Poly-Si)이 반응하여 컨택플러그(104)와 인접한 스토리지노드용 금속막(118)의 일부분 및 컨택플러그(104)의 일부분이 금속 실리사이드막(120), 예를 들어 티타늄실리사이드막(TiSix)으로 형성된다. 금속실리사이드막(120)은 후속 공정에서 형성되는 스토리지노드 전극과 오믹컨택(ohmic contact)을 형성하여 컨택플러그(104)와의 접촉저항을 감소시키는 역할을 한다.
도 6을 참조하면, 스토리지노드용 금속막(118)에 대한 에치백(etch back)을 수행하여 스토리지노드용 절연막(112) 상부의 스토리지노드용 금속막을 제거한다. 그러면 도시된 바와 같이, 노드 분리된 스토리지노드 전극(122)이 만들어진다. 여기서 노드 분리는 화학적기계적연마(CMP; Chemical Mechanical Polishing)공정을 이용하여 수행할 수도 있다.
도 7을 참조하면, 반도체 기판(100) 상에 열처리를 진행하여 스토리지노드 전극(122)의 박막 내 불순물을 제거한다. 여기서 열처리는 질소(N2)가스 또는 암모니아(NH3)가스 분위기에서 진행할 수 있다.
이러한 열처리는, 스토리지노드 전극(122)이 티타늄나이트라이드(TiN)를 이용하여 형성된 경우, 티타늄나이트라이드(TiN)막을 형성하는 과정에서 형성된 휘발성 부산물, 예를 들어 염소(Cl)가 배출(outgassing)되면서 스토리지노드 전극(122)의 막질을 개선시킬 수 있다.
도 8을 참조하면, 스토리지노드 절연막(112)을 제거하여 실린더 타입의 스토리지노드 전극(122)을 형성한다. 다음에 스토리지노드 전극(122) 위에 유전체막(124)을 원자층 증착법(ALD)을 이용하여 형성한다. 여기서 유전체막(124)은 하프늄옥사이드(HfO2), 알루미나(Al2O3), 지르콘옥사이드(ZrO2), 티타늄옥사이드(TiO2) 또는 탄탈륨옥사이드(TaO5) 등의 고유전체 물질을 유전체 박막 재료로 적용할 수 있다. 또한, 유전체막(124)은, BST(BaSrTiO3), 플럼범 지르코늄 티타늄산화물(PZT; PbZrTiO) 등의 강유전체(Ferroelectrics) 물질을 유전체 박막 재료로 적용할 수도 있다. 이때, 유전체막(124)은 단일막(mono layer)으로 형성할 수 있고, 상기 언급된 유전체 박막 재료 가운데 하나 이상의 물질을 조합하여 다중막(multi layer)으로 형성할 수도 있다.
도 9를 참조하면, 유전체막(124) 위에 플레이트 전극(126)을 형성한다.
플레이트 전극(126)은 HSC(High step coverage)증착법 또는 SFD(Sequence flow deposition)방법을 포함하는 화학기상증착법(CVD)을 이용하거나 원자층 증착법(ALD)을 이용하여 형성할 수 있다.
여기서 플레이트 전극(126)은 화학기상증착법(CVD)을 이용하여 티타늄나이트라이드(TiN)막을 형성하고, 스트레스가 적은 물리기상증착법(PVD; Physical Vapor Deposition)을 이용하여 티타늄나이트라이드(TiN)막의 이중층으로 형성할 수도 있다.
또한 플레이트 전극(126)은 티타늄나이트라이드(TiN), 루테늄(Ru), 텅스텐나이트라이드(WN) 또는 알루미늄나이트라이드(AlN)를 포함하는 그룹에서 하나 이상의 물질을 이용할 수 있다.
다음에 도 10을 참조하면, 플레이트 전극(126) 위에 캡핑막을 증착하기 위해 반도체 기판(100)을 반응로(furnace)에 로딩(loading)시킨다. 계속해서 반응로 내에 캡핑막을 증착하는 동안 반응 부산물과 반응하는 수소(H; Hydrogen) 원자를 함유하는 가스를 반도체 기판(100) 상에 공급하여 전극 내 잔류하는 반응 부산물을 외부로 배출시킨다.
구체적으로, 반도체 기판(100)이 장착된 반응로를 저압(low pressure) 상태로 유지하면서 반응로 내부를 배기한다. 다음에 반응로를 저압 상태로 유지한 상태에서 수소(H) 원자를 함유하는 가스, 예를 들어 포스핀(PH3, phosphines) 가스 또는 수소(H2) 가스를 유량 조절기를 통해 내부로 유입(flow) 시킨다. 다음에 저온, 예를 들어 400-600℃의 온도에서 어닐 공정(annealing)을 수행한다. 여기서 어닐 공정은 바람직하게는 450-530℃의 온도에서 수행한다. 이때, 포스핀(PH3) 가스 또는 수소(H2) 가스는 각각 반응로 내에 공급하거나, 포스핀(PH3) 가스와 소량의 수소(H2) 가스를 혼합하여 반응로 내에 공급할 수 있다.
이와 같이 수소(H) 원자를 함유는 가스를 반도체 기판(100) 상에 공급하면, 저온, 예를 들어 400-600℃의 온도에서도 분해능이 뛰어나고 반응성이 큰 포스핀(PH3) 가스 또는 수소(H2) 가스에 함유된 수소(H) 원자가 전극, 예를 들어 티타늄나이트라이드(TiN)막 내로 확산된다. 전극 내로 확산된 수소(H) 원자는 티타늄나이트라이드(TiN)내 잔여하고 있는 반응성 부산물, 예를 들어 염소(Cl)와 반응하여 염화수소(HCl)로 변화되면서 외부로 배출(outgassing)된다. 이러한 반응 과정에 의해 형성된 휘발성 부산물, 예컨대 염화수소(HCl)가 외부로 배출되어 제거되면서 전극의 막질 및 계면 특성을 개선할 수 있다. 이후 소정의 배기 및 퍼지(purge)공정을 인-시츄(in-situ)로 진행한다.
도 11을 참조하면, 플레이트 전극(126) 위에 캡핑막(128)을 형성한다. 캡핑막(128)은 후속 공정에서 형성되는 상부 배선과 캐패시터 간을 절연시키는 금속간절연막(IMD; Inter Metal Dielectric layer)을 형성하는 과정에서 산소(oxygen)가 확산되는 것을 방지하는 확산방지막(diffusion barrier) 역할을 한다. 이때, 캡핑막(128)은 도프트 폴리실리콘(doped poly-Si) 또는 실리콘 게르마늄(SiGe)을 이용하여 형성할 수 있다. 이와 같이 포스핀(PH3)가스, 수소(H2)가스를 이용하여 어닐 공정을 수행하면서 캡핑막(128), 예컨대 폴리실리콘막을 증착하는 이유는, 어닐 공 정을 진행한 후 진공상태를 해제(vacuum break)하게 되면, 티타늄나이트라이드막 표면에 흡착되어 있던 수소(H) 원자가 대기 중의 산소(O)와 반응하여 티타늄옥시나이트라이드(TiON)가 형성되어 전도성을 열화시키기 때문이다.
본 발명에 따른 반도체 소자의 캐패시터 형성방법은, 플레이트 전극 위에 캡핑막을 증착하기 위해 반도체 기판을 반응로에 로딩한 다음 반응로 내부에 수소(H) 원자를 포함하는 가스를 공급하여 전극 내 잔류된 염소(Cl)와 수소(H)원자와의 반응을 유도하여 외부로 배출시키는 방법이다.
유전상수(k)가 높은 물질을 유전체막으로 사용하는 경우, 열적 안정성이 떨어지게 되면서 후속 공정을 고온으로 진행시 유전체가 과대결정화 또는 이상결정화되어 누설 전류가 증가된다. 이러한 이유에서 유전체막을 적용하는 경우, 전극을 티타늄나이트라이드(TiN) 물질을 이용시 저온 공정으로 진행할 수밖에 없어 전극을 증착하는 과정에서 막 내에 휘발성 부산물, 예컨대 염소(Cl)가 축적되어 소자의 특성을 열화시키게 된다.
이에 따라 본 발명에서는, 플레이트 전극 위에 캡핑막을 증착하기 위해 웨이퍼를 반응로에 로딩한 다음 반응로 내부에 수소(H) 원자를 함유하는 가스를 공급하여 전극 내 잔류된 염소(Cl)와 수소(H) 원자와의 반응을 유도하여 외부로 배출시킨다. 이러한 수소(H) 원자를 포함하는 가스, 예컨대 포스핀(PH3)가스, 수소(H2)가스는 400-600℃의 저온의 온도에서도 종래의 어닐공정에서 이용된 암모니아(NH3), 질소(N2) 또는 아르곤(Ar) 가스보다 반응성이 뛰어나다.
이와 같은 반응과정에 의해 전극 내 잔류된 반응 부산물, 예컨대 염소(Cl)가 외부로 배출됨으로써 저온에서도 효과적으로 반응 부산물을 제거할 수 있다. 이러한 전극 내 염소(Cl) 함유량이 낮아지면 그 전도성이 개선되고, 이에 따라 일함수(work function)가 커지게 되면서 유전체막과 에너지 밴드 갭(energy band gap)의 차이가 커진다. 이와 같이 에너지 밴드 캡의 차이가 커지면 정전용량(capacitance)이 증가하게 되고, 누설전류가 감소하는 효과가 있다. 또한, 유전체막과 플레이트 전극과의 계면에 축적된 반응 부산물이 제거되어 전자 트랩 사이트(electron trap site)가 제거됨으로써 계면 특성을 향상시킬 수 있고, 누설 전류 개선 및 절연파괴 전압을 증가시킬 수 있다.
이와 같이, 캐패시터의 누설 전류 감소과 절연파괴 전압의 증가, 정전용량의 증가를 가져올 경우, 디자인 룰의 감소에 의한 캐패시터의 표면적 감소에 의한 특성 저하를 방지할 수 있다. 또한, 동일 면적의 캐패시터에 적용할 경우 리프레시 특성 증가 및 이에 따른 마진 불량(margin fail) 감소를 가져와 소자의 성능 및 수율을 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
예를 들어, 상술한 실시예에서는 디램(DRAM) 소자의 캐패시터의 전극의 휘발성 부산물을 제거하는 방법에 대하여 기술하였으나, 디램 소자의 게이트 전극, 플 래시 소자 또는 SRAM의 전극을 형성하는데도 이용할 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체 소자의 캐패시터 형성방법에 의하면, 캐패시터의 전극을 형성하는 과정에서 발생하는 반응 부산물을 제거하기 위해 수소 원자를 함유하는 가스를 전극 상에 공급하여 전극과 수소 원자를 포함하는 가스의 반응 과정을 이용하여 배출시킴으로써 전극 상의 불순물을 제거할 수 있다.
이에 따라 전극의 전도성이 개선되어 일함수가 커짐으로써 정전용량이 증가하고, 누설 전류는 감소시킬 수 있다. 또한, 유전체와 전극과의 계면에 축적된 반응 부산물이 제거됨으로써 계면 특성을 개선하여 누설전류를 개선시키고 절연파괴전압을 증가시킴으로써 소자의 성능을 향상시킬 수 있다.

Claims (18)

  1. 반도체 기판 상에 스토리지노드 전극을 형성하는 단계;
    상기 스토리지노드 전극 위에 고유전상수를 갖는 유전체막을 형성하는 단계;
    상기 유전막 위에 플레이트 전극을 증착하는 단계; 및
    상기 플레이트 전극 위에 캡핑막을 증착하면서 상기 반도체 기판 상에 수소(H) 원자를 함유하는 가스를 공급하여 상기 수소(H) 원자와 상기 전극내 잔류된 반응 불순물을 반응시켜 외부로 배출하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  2. 제1항에 있어서,
    상기 전극은 티타늄나이트라이드(TiN), 루테늄(Ru), 텅스텐나이트라이드(WN) 및 알루미늄나이트라이드(AlN)를 포함하는 그룹에서 선택되는 어느 하나 이상의 물질을 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  3. 제1항에 있어서,
    상기 유전체막은, 하프늄옥사이드(HfO2), 알루미나(Al2O3), 지르콘옥사이드(ZrO2), 티타늄옥사이드(TiO2), 탄탈륨옥사이드(TaO2), BST(BaSrTiO3) 및 플럼범 지르코늄 티타늄산화물(PZT; PbZrTiO)을 포함하는 그룹에서 선택되는 하나 이상의 물질을 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  4. 제1항에 있어서,
    상기 전극은 HSC, SFD 또는 원자층 증착방법을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  5. 제1항에 있어서, 상기 반응 불순물을 배출시키는 단계는,
    상기 반도체 기판을 저압 상태로 유지되는 반응로에 로딩하는 단계;
    상기 반응로에 수소(H) 원자를 함유하는 가스를 공급하는 단계; 및
    400-600℃의 온도에서 어닐 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  6. 제1항에 있어서,
    상기 캡핑막은 폴리실리콘막 또는 실리콘게르마늄(SiGe)막을 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  7. 제1항에 있어서,
    상기 수소(H) 원자를 함유하는 가스는 포스핀(PH3) 가스 또는 수소(H2) 가스를 하나 이상 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  8. 제5항에 있어서,
    상기 수소(H) 원자를 함유하는 가스를 공급하는 단계 및 상기 반도체 기판 상에 캡핑막을 형성하는 단계는 수소(H) 원자가 대기 중의 산소(O)와 반응하여 전도성을 열화시키는 것을 방지하기 위해 인-시츄로 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  9. 반도체 기판의 층간절연막 상에 스토리지노드 전극을 형성하는 단계;
    상기 스토리지노드 전극 위에 고유전상수를 갖는 유전체막을 형성하는 단계;
    상기 유전막 위에 티타늄(Ti) 소스물질 및 나이트라이드(N) 소스물질을 공급하여 티타늄나이트라이드(TiN)막을 증착하는 단계; 및
    상기 티타늄나이트라이드(TiN) 막 위에 캡핑막을 증착하면서 상기 반도체 기판 상에 수소(H) 원자를 함유하는 가스를 공급하여 상기 전극내 잔류된 반응 불순물을 배출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  10. 제9항에 있어서, 상기 스토리지노드 전극을 형성하는 단계는,
    상기 층간절연막 내에 컨택플러그를 형성하는 단계;
    상기 컨택플러그 위에 스토리지노드 절연막을 형성하는 단계;
    상기 스토리지노드 절연막내에 스토리지노드 콘택홀을 형성하는 단계;
    상기 스토리지노드 콘택홀 상에 스토리지노드용 금속막을 형성하는 단계;
    상기 컨택플러그와 인접하는 스토리지노드용 금속막을 금속실리사이드막으로 형성하는 단계; 및
    상기 스토리지노드용 금속막을 노드분리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  11. 제9항에 있어서,
    상기 스토리지노드 전극은 티타늄나이트라이드(TiN), 루테늄(Ru), 텅스텐나이트라이드(WN) 및 알루미늄나이트라이드(AlN)를 포함하는 그룹에서 선택되는 어느 하나 이상의 물질을 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  12. 제9항에 있어서,
    상기 티타늄(Ti) 소스물질은 사염화탄소(TiCl4)를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  13. 제9항에 있어서,
    상기 유전체막은, 하프늄옥사이드(HfO2), 알루미나(Al2O3), 지르콘옥사이드(ZrO2), 티타늄옥사이드(TiO2), 탄탈륨옥사이드(TaO2), BST(BaSrTiO3) 및 플럼범 지르코늄 티타늄산화물(PZT; PbZrTiO)을 포함하는 그룹에서 선택되는 하나 이상의 물 질을 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  14. 제9항에 있어서,
    상기 전극은 HSC, SFD 또는 원자층 증착방법을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  15. 제9항에 있어서, 상기 반응 불순물을 배출시키는 단계는,
    상기 반도체 기판을 저압 상태로 유지되는 반응로에 로딩하는 단계;
    상기 반응로에 수소(H) 원자를 함유하는 가스를 공급하는 단계; 및
    400-600℃의 온도에서 어닐 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  16. 제9항에 있어서,
    상기 캡핑막은 폴리실리콘막 또는 실리콘게르마늄(SiGe)막을 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  17. 제9항에 있어서,
    상기 수소(H) 원자를 함유하는 가스는 포스핀(PH3) 가스 또는 수소(H2) 가스를 하나 이상 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  18. 제15항에 있어서,
    상기 수소(H) 원자를 함유하는 가스를 공급하는 단계 및 상기 반도체 기판 상에 캡핑막을 형성하는 단계는, 공급된 가스에 함유된 수소(H) 원자가 대기 중의 산소(O)와 반응하여 티타늄옥시나이트라이드(TiON)가 형성되어 전도성을 열화시키는 것을 방지하기 위해 인-시츄로 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
KR1020060095711A 2006-09-29 2006-09-29 반도체 소자의 캐패시터 형성방법 KR100811271B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060095711A KR100811271B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 캐패시터 형성방법
US11/758,507 US7713831B2 (en) 2006-09-29 2007-06-05 Method for fabricating capacitor in semiconductor device
TW096127045A TW200816390A (en) 2006-09-29 2007-07-25 Method for fabricating a capacitor in a semiconductor device
JP2007237089A JP2008091899A (ja) 2006-09-29 2007-09-12 半導体素子のキャパシタ形成方法
CNB2007101534665A CN100555565C (zh) 2006-09-29 2007-09-20 在半导体器件中制造电容器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060095711A KR100811271B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 캐패시터 형성방법

Publications (1)

Publication Number Publication Date
KR100811271B1 true KR100811271B1 (ko) 2008-03-07

Family

ID=39256131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060095711A KR100811271B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 캐패시터 형성방법

Country Status (5)

Country Link
US (1) US7713831B2 (ko)
JP (1) JP2008091899A (ko)
KR (1) KR100811271B1 (ko)
CN (1) CN100555565C (ko)
TW (1) TW200816390A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101728135B1 (ko) 2010-06-11 2017-04-18 삼성전자 주식회사 반도체 소자의 제조방법
US9673272B2 (en) 2014-10-14 2017-06-06 Samsung Electronics Co., Ltd. Semiconductor device including capacitor and method of fabricating the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101598830B1 (ko) * 2009-06-26 2016-03-02 삼성전자주식회사 반도체 소자의 제조 방법
JP2013026599A (ja) * 2011-07-26 2013-02-04 Elpida Memory Inc 半導体装置の製造方法
US9177826B2 (en) * 2012-02-02 2015-11-03 Globalfoundries Inc. Methods of forming metal nitride materials
CN102839345B (zh) * 2012-09-26 2014-04-16 中国人民解放军装甲兵工程学院 一种PbZr0.52Ti0.48O3智能涂层的制备方法和PbZr0.52Ti0.48O3智能涂层
JP6467239B2 (ja) 2015-02-16 2019-02-06 東京エレクトロン株式会社 ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法
KR102684539B1 (ko) 2016-12-21 2024-07-16 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR20200080944A (ko) 2018-12-27 2020-07-07 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020016337A (ko) * 2000-08-25 2002-03-04 윤종용 신뢰성 있는 고집적 강유전체 커패시터 제조 방법
KR20040000656A (ko) * 2002-06-22 2004-01-07 삼성전자주식회사 산화 방지층을 포함하는 반도체 소자의 커패시터 및 그제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW383427B (en) 1998-04-03 2000-03-01 United Microelectronics Corp Method for etching tantalum oxide
US6535535B1 (en) * 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
US6548389B2 (en) * 2000-04-03 2003-04-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP3420743B2 (ja) * 2000-04-03 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
JP2002124650A (ja) * 2000-10-17 2002-04-26 Hitachi Ltd 半導体集積回路装置の製造方法
US7563715B2 (en) * 2005-12-05 2009-07-21 Asm International N.V. Method of producing thin films
JP2003264245A (ja) * 2002-03-12 2003-09-19 Fujitsu Ltd 半導体装置及びその製造方法
JP2003273330A (ja) 2002-03-15 2003-09-26 Matsushita Electric Ind Co Ltd 容量素子の製造方法
US7081409B2 (en) 2002-07-17 2006-07-25 Samsung Electronics Co., Ltd. Methods of producing integrated circuit devices utilizing tantalum amine derivatives
CN1328767C (zh) 2003-12-18 2007-07-25 上海华虹Nec电子有限公司 一种金属配线的多步干法刻蚀方法
US7037816B2 (en) * 2004-01-23 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for integration of HfO2 and RTCVD poly-silicon
US7586121B2 (en) 2004-12-07 2009-09-08 Au Optronics Corp. Electroluminescence device having stacked capacitors
JP4303709B2 (ja) * 2005-07-11 2009-07-29 Necエレクトロニクス株式会社 半導体装置の製造方法
KR100778850B1 (ko) * 2005-10-28 2007-11-22 동부일렉트로닉스 주식회사 반도체 소자의 커패시터 및 그 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020016337A (ko) * 2000-08-25 2002-03-04 윤종용 신뢰성 있는 고집적 강유전체 커패시터 제조 방법
KR20040000656A (ko) * 2002-06-22 2004-01-07 삼성전자주식회사 산화 방지층을 포함하는 반도체 소자의 커패시터 및 그제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101728135B1 (ko) 2010-06-11 2017-04-18 삼성전자 주식회사 반도체 소자의 제조방법
US9673272B2 (en) 2014-10-14 2017-06-06 Samsung Electronics Co., Ltd. Semiconductor device including capacitor and method of fabricating the same

Also Published As

Publication number Publication date
US7713831B2 (en) 2010-05-11
US20080081430A1 (en) 2008-04-03
CN101154568A (zh) 2008-04-02
JP2008091899A (ja) 2008-04-17
TW200816390A (en) 2008-04-01
CN100555565C (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
US7723770B2 (en) Integrated circuit capacitors having composite dielectric layers therein containing crystallization inhibiting regions
KR100811271B1 (ko) 반도체 소자의 캐패시터 형성방법
US6849505B2 (en) Semiconductor device and method for fabricating the same
US7524724B2 (en) Method of forming titanium nitride layer and method of fabricating capacitor using the same
US9214467B2 (en) Method for fabricating capacitor
US6962845B2 (en) Method for manufacturing semiconductor capacitor having double dielectric layer therein
US7531422B2 (en) Method for fabricating capacitor in semiconductor device using hafnium terbium oxide dielectric layer
US20020100959A1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6448128B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR20040100766A (ko) 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법
US20030052376A1 (en) Semiconductor device with high-k dielectric layer and method for manufacturing the same
US6372667B1 (en) Method of manufacturing a capacitor for semiconductor memory devices
JP2007329286A (ja) 半導体装置、およびその製造方法
KR100646923B1 (ko) 반도체 소자의 커패시터 제조 방법
US20220359643A1 (en) Semiconductor device and method for fabricating the same
US20230215910A1 (en) Semiconductor device and method for manufacturing the same
KR100414868B1 (ko) 캐패시터의 제조 방법
KR20040003967A (ko) 반도체장치의 캐패시터 제조방법
KR20040001902A (ko) 반도체장치의 캐패시터 제조방법
KR20060007526A (ko) 반도체 소자의 캐패시터 형성방법
KR20040001946A (ko) 반도체장치의 캐패시터 제조방법
KR20100138024A (ko) 반도체 메모리소자의 커패시터 및 그 제조방법
KR20090067368A (ko) 캐패시터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120127

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee