TW200816390A - Method for fabricating a capacitor in a semiconductor device - Google Patents

Description

200816390 九、發明說明： 【發明所屬之技術領域】 本申請案要求優先權保護，其根據在2006年9月29 日申請之韓國專利申請案第10-2006-95711號，其所有內 容皆包含於其中以供參照。 本發明係關於一種半導體元件。特別是，本發明係關 於一種用於在半導體元件中形成電容的方法，且該半導體 元件可呈現出高電容量及低漏電流的特性。 【先前技術】 近來朝向高度整合之半導體元件的趨勢造成了其晶片 尺寸的減少。其結果，越來越難形成具有足夠電容量（Cs) 的電容。特別是，獲得由電晶體及電容所組成的高度整合 之動態隨機存取記憶體（DRAM)的主要因素就是使該電容 (其佔據晶片中大量的空間）之面積最小化，同時使該電容 之電容量最大化。爲了獲得各個單元胞元所需的電容量， 已蓬勃發展出具有高介電常數（k)的介電材料。隨著設計規 則（design rule)的減少，欲獲得該所需之電容量的要求已增 加。 已提出了各種用以獲得所需之電容量的方法。首先， 採用高介電材料，例如氧化給（Hf02)、氧化鋁（Al2〇3)、或 這些材料的多層薄板，藉以形成電容介電層。當該高介電 材料被用於該電容介電層時，則根據該電容之大的長寬比 而執行原子層沉積（ALD)，而非執行化學氣相沉積（CVD)。 接著，建議了一種金屬/絕緣層/金屬（MIM)結構，其在 200816390 電容中的上及下電極係由具有大的功函數（work function) 的金屬材料所製成’作爲對該介電層賦予優秀之介電特性 的方法，以確保所需之電容量。 在該MIM結構中，氮化鈦（TiN)層係由於其簡易的形 成製程，而被廣泛地用作爲該電容之電極材料。利用四氯 化鈦（TiCl4)及氨（NH3)之混合氣體來形成該氮化鈦（TiN) 層。在該層中存在有氯（Cl)，其係由於該氮化鈦（TiN)層之 形成而產生的副生成物。該殘餘的氯（C1)留在該層中會造 成問題，包括特定電阻値的顯著增加且因此接觸電阻增加。 欲從該氮化鈦（TiN)層中除去該氯（C1)並且改善該層之 品質’在沉積該氮化鈦層之後，在氮或氨環境下執行高溫 退火。 然而，當該電容之介電層是由具有高介電常數的材料 所形成時，該介電層之熱穩定性不佳，因此使其無法承受 在隨後的熱處理中之熱應力。亦即，該介電層會隨著該隨 後的高溫處理而遭遇過度或不正常的結晶化，因而導致晶 粒邊界（grain boundary)的形成。該晶粒邊界會造成漏電流 的增加，所以不可能在該電容中採用該介電層。當電極是 由氮化鈦所形成時，無法在高溫下進行該後續的熱處理。 其結果，氯（C1)殘留在該電極上，因而造成其傳導性之劣 化。此外，氯（C1)在該電極及介電層之間的介面上累積， 且在該等之間的該介面上方形成捕捉點（trap site)，因而不 利地造成該電容之漏電流的增加。 【發明內容】 200816390 在欲解決習知技術之問題的嘗試中，本發明之一型態 提供一種用於在半導體元件中形成電容的方法，該半導體 元件係藉由透過改善之電容形成製程而從該電容上除去揮 發性副生成物，而具有電容之改善的電極傳導性及電容量 較高的提升。 在另一型態中，本發明提供一種用於在半導體元件中 形成電容的方法，該半導體元件具有藉由透過從該電容除 去揮發性副生成物來防止產生電子捕捉點而降低的漏電 流。 根據本發明之一型態，提供一種用於在半導體元件中 形成電容的方法，其包含：在半導體基板上形成儲存節點 電極；在該儲存節點電極上方形成具有高介電常數的介電 層；在該介電層上方沉積板狀電極，藉以形成副生成物雜 質；以及當在該板狀電極上方沉積頂蓋層時，藉由將含氫 (H)原子氣體導至該半導體基板上方，以除去殘留在該板狀 電極上方的該副生成物雜質。 該板狀電極係較佳爲由至少一種材料所製成，該材料 係選自由氮化鈦（TiN)、釕（Ri〇、氮化鎢（WN)及氮化鋁（A1N) 組成之群組。 該介電層係較佳爲由至少一種材料所製成，該材料係 選自由氧化給（Hf02)、氧化鋁（A1203)、氧化銷（Zr02)、氧 化鈦（Ti02)、氧化钽（Ta205)、鈦酸緦鋇（BST; BaSrTi03)及 鈦酸鉛锆（PZT ; PbZrTiO)組成之群組。 較佳爲可執行高階梯覆蓋率（HSC)、序列流沉積（SFD) 200816390 或原子層沉積（ald)，以形成該板狀電極。 除去該副生成物雜質之步驟係較佳爲包含：在低壓下 將該半導體基板載入至爐管中；將該含氫（H)原子氣體導入 至該爐管內；以及在400°C至6 00 °C之溫度下對該半導體 基板進行退火。 該頂蓋層較佳爲可包括多晶矽層或矽鍺（siGe)層。 該含氫（H)原子氣體係較佳爲包含至少一種選自由磷 化氫（PH3)及氫（H2)的氣體。 將該含氫（H)原子氣體導至該半導體基板上的步驟係 較佳爲包含將該含氫（H)原子氣體原處（in situ)導入至該爐 管內，藉以防止氫（H)及氧（0)之間在空氣中產生反應而形 成氮氧化鈦（TiON)。 根據本發明之另一型態，其提供一種用於在半導體元 件中形成電容的方法，其包含：在半導體基板之層間介電 層上形成儲存節點電極；在該儲存節點電極上方形成具有 ^ 高介電常數的介電層；供應鈦（Ti)原料及氮（N)原料於該介 電層，以在該介電層上方沉積氮化鈦（TiN)層，藉以形成副 生成物雜質；以及當在該氮化鈦（TiN)層上方沉積頂蓋層 時，藉由將含氫（H)原子氣體導至該半導體基板上方，以除 去殘留在該儲存節點電極上方的該副生成物雜質。 在層間介電層上形成儲存節點電極之步驟係較佳爲包 含：在該層間介電層中形成接觸插栓；在該接觸插栓及該 層間介電層上形成儲存節點絕緣層；在該儲存節點介電層 中形成儲存節點接觸孔；在該儲存節點接觸孔上方形成儲 200816390 存節點之金屬層；將與該接觸插栓相鄰之儲存節點金屬層 形成爲矽化金屬層；以及對該儲存節點金屬層進行節點分 離動作。 該儲存節點電極係較佳爲由至少一種材料所製成，該 材料係選自由氮化鈦（TiN)、釕（Ru)、氮化鎢（WN)及氮化鋁 (A1N)組成之群組。 該鈦（Ti)原料較佳爲可包括四氯化鈦（TiC 14)。 該介電層係較佳爲由至少一種材料所製成，該材料係 選自由氧化給（Hf02)、氧化鋁（A1203)、氧化锆（Zr02)、氧 化鈦（Ti02)、氧化钽（Ta205)、鈦酸緦鋇（BST ; BaSrTi03)及 鈦酸鉛銷（PZT ; PbZrTiO)組成之群組。 較佳爲執行高階梯覆蓋率（HSC)、序列流沉積（SFD)或 原子層沉積（ALD)，以形成該儲存節點電極。 除去該生成物雜質之步驟係較佳爲包含：在低壓下將 該半導體基板載入至爐管中；將該含氫（H)原子氣體導入至 該爐管內；以及在400°C至600°C之溫度下對該半導體基 板進行退火。 該頂蓋層較佳爲包含多晶矽層或矽鍺（SiGe)層。 該含氫（H)原子氣體係較佳爲包含至少一種選自由磷 化氫（PH3)及氫（H2)的氣體。 將該含氫（H)原子氣體導至該半導體基板上的步驟係 較佳爲包含將該含氫（H)原子氣體原處導入至該爐管內，藉 以防止氫（H)及氧（0)之間在空氣中產生反應而形成氮氧化 鈦（TiON) 〇 200816390 以下將參照附加圖式來進一步詳細說明本發明之上述 及其他型態、特色及優點。 【實施方式】 以下將參照附加圖式來詳細說明本發明之較佳實施 例。只要不悖離申請專利範圍所定義之本發明的範圍及精 神，熟習該項技藝者可進行各種修改及增減。在該圖式中， 爲了明確表達，故放大每個元件之厚度。在整份說明之中， 相同或類似之元件則賦予相同的元件符號。 第1至11圖係說明本發明之用於在半導體元件中形成 電容之方法的截面圖。 參照第1圖，在配置有包括電晶體及位元線之下層結 構（未圖示）的半導體基板1〇〇上，形成層間介電層102。在 該層間介電層102上方形成接觸孔（未圖示），使得該半導 體基板100之表面的預定區域被露出。在塡滿傳導材料以 後，該接觸孔遭受到平坦化（Planarization) ’藉以形成接觸 插栓104，用以連接該下層結構及欲在該下個製程形成之 電容。接著，在該接觸插栓104上方形成氮化砂（Si3N4)層 106。在形成用於下電極之接觸孔時’該氮化矽（Si3N4)層 106作爲蝕刻阻止層。藉由化學氣相沉積（CVD)來形成該氮 化矽（Si3N4)層 1 06。 參照第2圖，儲存節點絕緣層112係在該氮化矽（Si3N4) 層106上方沉積至與該電容所需之高度對應的厚度。由 CVD來形成該儲存節點絕緣層1 1 2。該儲存節點絕緣層1 1 2 可以是等離子強化四乙基鄰政酸塩（plasma enhanced tetra 200816390 ethylorthosilieate，PETEOS)氧化層的單層、或隣政玻璃 (?30)層及四乙基鄰矽酸塩（^€4&611^1〇1^11〇8丨1。&16，丁£08) 氧化層的雙層。 然後，硬遮罩層（未圖示）被施加至該儲存節點絕緣層 112且被圖案化，藉以形成硬遮罩層圖案114,以露出該儲 存節點絕緣層1 1 2之既定區域。由多晶矽層來形成該硬遮 罩圖案1 14。 參照第3圖，使用該硬遮罩圖案114作爲遮罩，來蝕 刻該儲存節點絕緣層1 1 2，藉以除去該儲存節點絕緣層1 1 2 至既定厚度，例如足以露出該氮化矽層1 06的厚度，藉以 形成儲存節點接觸孔1 1 6。接著，除去在該儲存節點接觸 孔116中之該氮化矽層106的露出區域，藉以露出該接觸 插栓1 04。 參照第4圖，在該儲存節點絕緣層U2上方沉積儲存 節點金屬層1 1 8。從氮化鈦（TiN)、氮化鎢（WN)、氮化钽 (TaN)、鉑（Pt)、釕（RU)及非晶形矽（a_Si)所組成之群組中來 選擇該儲存節點金屬層118材料爲較佳。較佳爲藉由包括 高階梯覆蓋率（HSC)沉積及序列流沉積（SFD)的化學氣相沉 積（CVD)來施行該儲存節點金屬層118的成形。該HSC沉 積係針對具有大的長寬比之電容來改善階梯覆蓋率。或者 是’可藉由原子層沉積（ALD)來形成該儲存節點金屬層 118° 較佳爲以相對高溫來施行該H S C沉積（例如，6 5 0。C)。 隨著HSC沉積，氮化鈦（TiN)層含有少量的氯（cl)。當在形 200816390 成該儲存節點金屬層118時若採用TiC I*來作爲原料，則可 達成優秀的階梯覆蓋率特性。 在用於沉積該儲存節點金屬層1 1 8的高溫處理期間， 採用該SFD來減少熱應力。在該SFD中，形成該儲存節點 金屬層118時’較佳爲採用TiCi4來作爲原料以形成氮化欽 (TiN)層。然後，較佳爲在氨（NH3)氣環境下對該氮化欽（TiN) 層進行原地處理（in-situ treatment)，以減少在該層中的氯 (C1)濃度。在低溫沉積方面，重複在氨（Nh3)氣環境下的該 處理，藉以使在該層中剩餘的氯（C1)被最小化。 參照第5圖，矽化金屬層1 2 0係形成在該儲存節點金 屬層1 1 8與該接觸插栓1 04相鄰的兩面之間區域。 更特別是，對配置在該接觸插栓104上方的該儲存節 點金屬層118材料（例如，氮化鈦（TiN)或鈦（Ti))進行熱處 理。該儲存節點金屬層H8中的鈦與來自該露出之接觸插 栓104的複晶矽（poly-Si)進行反應。其結果，該兩面之間 區域節點成爲矽化金屬層120(例如，矽化鈦（1^8“）層）。藉 由形成與欲在後續製程中形成之儲存節點電極的歐姆接 觸，該矽化金屬層120會減少在該接觸插栓丨〇4與其自身 之間的接觸電阻。 參照第6圖，在該儲存節點金屬層118上方執行回蝕 (etch-back)製程，藉以除去位在該儲存節點絕緣層112之 頂部表面上方的部份儲存節點金屬層1 1 8。其結果，節點 分離（node-separated)之儲存節點電極122被形成爲與該儲 存節點絕緣層112、該層間介電層102及該接觸插栓104 200816390 之側壁接觸，如第6圖所示。或者是，可藉由化學機械硏 磨法（CMP)來執行該節點分離動作。 參照第7圖，對該半導體基板丨〇〇進行熱處理，以除 去存在於該儲存節點電極122中的雜質。較佳爲在氮（N2) 或氨（NH3)氣環境下執行該熱處理。 當由例如氮化鈦（TiN)之材料來形成該儲存節點電極 122時，該熱處理引發排放（例如，排氣）由於該氮化鈦（TiN) 層之形成而產生的揮發性副生成物（例如，氯（C 1)),藉以改 善該儲存節點電極122之層品質。 參照第8圖，除去該儲存節點絕緣層〗i 2 ,以形成圓 筒狀之儲存節點電極122。然後，藉由原子層沉積（ALD) 而在該儲存節點電極122上方形成介電層124。該介電層 124係由高介電材料所製成，例如氧化給（HfO2)、氧化鋁 (Ahoy)、氧化鉻（Zr02)、氧化鈦（Ti02)及氧化鉬（Ta205)。 或者是，該介電層1 24係由鐵電材料所製成，例如鈦酸緦 鋇（BST; BaSrTi03)及鈦酸鉛錐（PZT; PbZrTiO)。該介電層 1 24係形成爲單一層或兩種材料以上的多層組合。 參照第9圖，在該介電層124上方形成板狀電極126。 藉由化學氣相沉積（CVD)，例如高階梯覆蓋率（HSC)及 序列流沉積（SFD) ’或原子層沉積（ALD) ’來形成該板狀電 極 1 26。 該板狀電極1 26可具有雙層結構，其由以化學氣相沉 積（CVD)形成的一個氮化鈦（TiN)層，及以低應力物理氣相 沉積（PVD)形成之其他氮化鈦（TiN)層所構成° 200816390 該板狀電極126材料較佳爲從氮化鈦（TiN)、釕（Ru)、 氮化鎢（WN)及氮化鋁（A1N)組成之群組中選出之至少一個。 參照第10圖，該半導體基板100被載入於爐管中，藉 以在該板狀電極126上方沉積頂蓋層128(參照第11圖）。 當沉積該頂蓋層1 2 8時，藉由將欲與該副生成物雜質進行 反應的含氫（H)原子氣體導入到該半導體基板1〇〇上，而從 該爐管中除去及排放由於形成該板狀電極126而造成之在 該板狀電極1 2 6上方殘留的副生成物雜質。以下將詳細描 述該排放製程。 在低壓下使裝備有該半導體基板1 00的爐管能夠通 風。當維持在低壓時，透過流量控制器來將含氫（H)原子氣 體，例如磷化氫（PH3)或氫（H2)導入至該爐管內。較佳爲在 低溫400°C至600°C，更佳爲在450。〇至530°C下來進行 退火。此時，該含氫（H)原子氣體能各自被導入至該爐管 中。或者是，該氣體可以是磷化氫（PH3)及少量氫（H2)的混 合物。 當該含氫（H)原子氣體被供應至包括該半導體基板100 的該爐管時，在該氣體中的氫（H)原子可被輕易地分解及反 應，且擴散至由氮化鈦（TiN)層等所形成之該板狀電極126 內。其結果，該氫（H)原子與氯（Cl)(其係殘留在該氮化鈦 (TiN)層中的剩餘副生成物雜質）起反應，以形成氯化氫 (HC1)。從該反應中衍生的HC1從該爐管中被排放且從該電 極中被移除。其結果，改善了該電極之層品質及介面特性。 爾後，在原處執行所需之排氣（exhaust)及淨化（purge)製程。 200816390 參照第11圖，在該板狀電極126上方形成頂蓋層128。 該頂蓋層1 2 8係作爲擴散障蔽，其用以在後續製程期間（例 如形成內金屬介電層（IMD)以使上配線與該電容隔離），防 止氧（〇2)的擴散。該頂蓋層128係由摻雜之多晶矽（poly-Si) 或矽鍺（SiGe)所組成。如上所述，當以該含氫（Η)原子氣體 來進行退火時，則沉積該頂蓋層1 2 8。該頂蓋層1 2 8防止 由於該後退火真空中斷（post-annealing vacuum break)而在 該氮化鈦層之表面上被吸收的氫（Η)與氧（Ο)在空氣中反應 而形成氮氧化鈦（Ti ON)。該氮氧化鈦不利地造成傳導性方 面的劣化。 本發明之在半導體元件中形成電容的方法，包含將半 導體基板載入於爐管中，以沉積頂蓋層於板狀電極上方， 將含氫（H)原子氣體導入至該爐管內，且在殘留於該板狀電 極上方的該氫及該氯（C1)之間引發反應，藉以除去及排放 該氯（C1)。 當介電層材料具有高介電常數（k)時，由於不佳的熱穩 定性，該介電層隨著高溫處理而遭遇過度或不正常的結晶 化，因此造成漏電流增加。因此，當採用介電層時，針對 氮化鈦（TiN)板狀進行電極低溫退火。該低溫製程在該沉積 期間，造成在該層中之揮發性副生成物（例如，氯（C1))的累 積，因此該元件特性遭到劣化。 因此，在揭露的方法中，半導體基板被載入至爐管中， 以將頂蓋層沉積在該板狀電極上方，含氫（H)原子氣體被導 入至該爐管中，且在殘留於該板狀電極上方的該氫（H)及該 200816390 氯（Cl)之間引發反應。其結果，除去及排放該氯（Cl)。相較 於在傳統退火中採用的氨（NH3)、氮（N2)及氬（Ar)，即使是 在400°C至600°C的低溫下，該含氫（H)原子氣體（例如， PH3及/或H2)呈現出高反應性。 該反應允許可在低溫下有效地除去及排放殘留於該板 狀電極上方的副生成物（例如，C 1)。當在該板狀電極中的 氯（C1)含量降低時，可改善該板狀電極之傳導性。其結果， 該板狀電極之功函數增加，且在該板狀電極及該介電層之 間的該能帶間隙增加。該能帶間隙的增加可有利地增加電 容量且減少漏電流。此外，除去出現在該介電層及該板狀 電極之間之介面的該副生成物，且因此除去電子捕捉點。 因此，可獲得介面特性的改善、漏電流的減少及介電崩潰 電壓的增加。 該漏電流的減少、該介電崩潰電壓的增加及該電容量 的增加能防止因設計規則減少而造成之表面面積的減少而 導至的電容特性劣化。在有限面積中，該電容已對應地改 善了更新特性及減少了邊際錯誤（margin failure)，藉以改 善該元件之特胜及良率。 雖爲了說明而揭露本發明之較佳實施例，只要不悖離 申請專利範圍所定義之本發明的範圍及精神，熟習該項技 藝者可進行各種修改及增減。 例如，在該實施例中揭露了從DRAM元件之電容電極 除去揮發性副生成物的方法。然而，該方法可被套甩於包 括DRAM元件之閘極電極、快閃記憶體元件及SRAM電極 200816390 之各種應用。 由上述中可清楚得知，根據本發明之用於在半導體元 件中形成電容的方法，將含氫（H)原子氣體導至該電極上， 在殘留於該電極上方之該氫（H)及該氯（C1)之間引發反應， 且將該氯（C1)排放至外部，藉以可除去由於形成該電容之 電極而產生的該副生成物。 除去在該電極中之雜質可改善該電極之傳導性、增加 其功函數、增加該電容量，且減少該漏電流。此外，除去 出現在該介電層及該板狀電極之間的介面上的副生成物， 藉以改善該介面特性、減少該漏電流、增加該介電崩潰電 壓，且改善該元件之特性。 【圖式簡單說明】 第1至11圖係說明本發明之用於在半導體元件中形成 電容之方法的截面圖。 【主要元件符號說明】 100 半 導 體 基 板 102 層 間 介 電 層 104 接 觸 插 栓 106 氮 化 矽 層 112 儲 存 節 點 絕 緣 層 114 硬 遮 罩 層 圖 案 116 儲 存 節 點 接 觸 孔 118 儲 存 節 點 金 屬 層 120 矽 化 金 屬 層 200816390 122 儲存節點絕緣層 124 介電層 126 板狀電極 12 8 頂蓋層

Claims (1)

1. 200816390 十、申請專利範圍： 1.一種用於在半導體元件中形成電容的方法，其包含： 在半導體基板上形成儲存節點電極； 在該儲存節點電極上方形成具有高介電常數的介電 層； 在該介電層上方沉積板狀電極，藉以形成副生成物雜 質；以及 當在該板狀電極上方沉積頂蓋層時，藉由將含氫原 子氣體導至該半導體基板上方’以除去殘留在該板狀電 極上方的該副生成物雜質。 2 ·如申請專利範圍第1項之方法，其中，該板狀電極係包 含一種材料，該材料係選自由氮化鈦（TiN)、釕（Ru)、氮 化鎢（WN)及氮化鋁（A1N)組成之群組及其組合物。 3 ·如申請專利範圍第1項之方法，其中，該介電層係包含 一種材料，該材料係選自由氧化鈴（HfO2)、氧化鋁 (Al2〇3)、氧化锆（Zr02)、氧化鈦（Ti02)、氧化鉬（Ta20 5)、 V 鈦酸緦鋇（BST; BaSrTi03)及鈦酸鉛鉻（PZT; PbZrTiO)及 其組合物所組成之群組。 4·如申請專利範圍第1項之方法，其中，高階梯覆蓋率（HSC) 製程、序列流沉積（SFD)或原子層沉積（ALD)用以形成該 板狀電極。 5.如申請專利範圍第1項之方法，其中，除去該生成物雜 質之步驟包含： 在低壓下將該半導體基板載入至爐管中； -19- 200816390 將該含氫（Η)原子氣體導入至該爐管內；以及 在400°C至600°C之溫度下對該半導體基板進行退火。 6 ·如申請專利範圍第1項之方法，其中，該頂蓋層包含多 晶砂層或矽鍺（SiGe)層。 7.如申請專利範圍第5項之方法，其中，該含氫（H)原子氣 體係包含一種氣體，該氣體係選自由磷化氫（PH3)、氫（H2) 及其組合物所組成之群組。 8·如申請專利範圍第1項之方法，其中，包含將該含氫（H) 原子氣體原處導入至該爐管內，藉以防止氫（H)及氧（0) 之間在空氣中產生反應而形成氮氧化鈦（TiON)。 9. 一種用於在半導體元件中形成電容的方法，其包含： 在半導體基板之層間介電層上形成儲存節點電極； 在該儲存節點電極上方形成具有高介電常數的介電 層； 供應鈦（Ti)原料及氮（N)原料於該介電層，以在該介電 層上方沉積氮化鈦（TiN)層，藉以形成副生成物雜質；以 及 當在該氮化鈦（TiN)層上方沉積頂蓋層時，藉由將含氫 (H)原子氣體導至該半導體基板上方，以除去殘留在該儲 存節點電極上方的該副生成物雜質。 1 〇.如申請專利範圍第9項之方法，其中，在層間介電層上 形成儲存節點電極之步驟包含： 在該層間介電層中形成接觸插栓； 在該接觸插栓及該層間介電層上形成儲存節點絕緣 -20 - 200816390 層； 在該儲存節點介電層中形成儲存節點接觸孔； 在該儲存節點接觸孔上方形成儲存節點金屬層； 將該儲存節點金屬層與該接觸插栓相鄰之兩面之間區 域轉換成矽化金屬層；以及 對該儲存節點金屬層進行節點分離動作，藉以形成該 儲存節點電極。 1 1 ·如申請專利範圍第9項之方法，其中，該儲存節點電極 係包含一種材料，該材料係選自由氮化鈦（TiN)、釕（Ru)、 氮化鎢（WN)及氮化鋁（A1N)及其組合物所組成之群組。 12·如申請專利範圍第9項之方法，其中，該鈦（Ti)原料包含 四氯化鈦（TiCl4)。 1 3 ·如申請專利範圍第9項之方法，其中，該介電層係包含 一種材料，該材料係選自由氧化給（Hf02)、氧化鋁 (Al2〇3)、氧化锆（Zr02)、氧化鈦（Ti02)、氧化钽（Ta205)、 鈦酸緦鋇（BST; BaSrTi03)及鈦酸鉛锆（ΡΖΤ; PbZrTiO)及 其組合物所組成之群組。 1 4 ·如申請專利範圍第9項之方法，其中，包含進行高階梯 覆蓋率（HSC)製程、序列流沉積（SFD)或原子層沉積 (ALD)，以形成該儲存節點電極。 1 5 ·如申請專利範圍第9項之方法，其中，除去該副生成物 雜質之步驟包含： 在低壓下將該半導體基板載入至爐管中； 將該含氫（H)原子氣體導入至該爐管內；以及 200816390 在40(TC至60(TC之溫度下對該半導體基板進行退火。 1 6 ·如申請專利範圍第9項之方法，其中，該頂蓋層包含多 晶矽層或矽鍺（SiGe)層。 1 7·如申請專利範圍第1 5項之方法，其中，該含氫（H)原子 氣體係包含一種氣體，該氣體係選自由磷化氫（PH3)、氫 (H2)及其組合物所組成之群組。 1 8 ·如申請專利範圍第9項之方法，其中，包含將該含氫 原子氣體原處導入至該爐管內，藉以防止氫（Η)及氧（Ο) 之間在空氣中產生反應而形成氮氧化鈦（TiON)。 -22-