JP2003273324A - 容量素子の製造方法 - Google Patents
容量素子の製造方法Info
- Publication number
- JP2003273324A JP2003273324A JP2002071219A JP2002071219A JP2003273324A JP 2003273324 A JP2003273324 A JP 2003273324A JP 2002071219 A JP2002071219 A JP 2002071219A JP 2002071219 A JP2002071219 A JP 2002071219A JP 2003273324 A JP2003273324 A JP 2003273324A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- capacitive element
- ferroelectric
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 238000000034 method Methods 0.000 title claims description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 56
- 238000000137 annealing Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000012298 atmosphere Substances 0.000 claims description 43
- 230000002265 prevention Effects 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 8
- 230000009545 invasion Effects 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000003449 preventive effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 238000000151 deposition Methods 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 6
- 229910052760 oxygen Inorganic materials 0.000 description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 18
- 239000010410 layer Substances 0.000 description 18
- 239000001301 oxygen Substances 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 12
- 239000012535 impurity Substances 0.000 description 12
- 239000013078 crystal Substances 0.000 description 10
- 238000002425 crystallisation Methods 0.000 description 10
- 230000008025 crystallization Effects 0.000 description 10
- 230000010287 polarization Effects 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910003087 TiOx Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 4
- 229910010037 TiAlN Inorganic materials 0.000 description 3
- 229910010052 TiAlO Inorganic materials 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910010038 TiAl Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 容量絶縁膜を構成する強誘電体膜の特性劣化
を防止する。 【解決手段】 半導体基板１０上の絶縁膜１１の上に、
第１の導電膜１３、強誘電体膜１４及び第２の導電膜１
５を順次堆積した後、これらの膜をパターニングして、
上部電極１５Ａ、容量絶縁膜１４Ａ及び下部電極１３Ａ
よりなる容量素子を形成する。絶縁膜１１の上に容量素
子を覆う層間絶縁膜１６を堆積した後、層間絶縁膜１６
に覆われている容量素子に対して、容量絶縁膜１４Ａを
構成する強誘電体膜が結晶化する温度でアニールを行な
って、結晶化した強誘電体膜１４Ｂを形成する。
を防止する。 【解決手段】 半導体基板１０上の絶縁膜１１の上に、
第１の導電膜１３、強誘電体膜１４及び第２の導電膜１
５を順次堆積した後、これらの膜をパターニングして、
上部電極１５Ａ、容量絶縁膜１４Ａ及び下部電極１３Ａ
よりなる容量素子を形成する。絶縁膜１１の上に容量素
子を覆う層間絶縁膜１６を堆積した後、層間絶縁膜１６
に覆われている容量素子に対して、容量絶縁膜１４Ａを
構成する強誘電体膜が結晶化する温度でアニールを行な
って、結晶化した強誘電体膜１４Ｂを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電体膜よりな
る容量絶縁膜を有する容量素子の製造方法に関し、特
に、強誘電体膜の特性劣化を防止する技術に関する。
る容量絶縁膜を有する容量素子の製造方法に関し、特
に、強誘電体膜の特性劣化を防止する技術に関する。
【０００２】
【従来の技術】強誘電体膜よりなる容量絶縁膜を有する
容量素子（以下、単に強誘電体メモリと称する）の従来
の製造方法においては、半導体基板上に、下部電極、強
誘電体膜よりなる容量絶縁膜及び上部電極を順次形成す
るが、これらを形成する工程の途中で強誘電体膜を結晶
化させるのが一般的である。
容量素子（以下、単に強誘電体メモリと称する）の従来
の製造方法においては、半導体基板上に、下部電極、強
誘電体膜よりなる容量絶縁膜及び上部電極を順次形成す
るが、これらを形成する工程の途中で強誘電体膜を結晶
化させるのが一般的である。
【０００３】以下、第１の従来例に係る強誘電体メモリ
の製造方法について、図７(a) 〜(d) を参照しながら説
明する。
の製造方法について、図７(a) 〜(d) を参照しながら説
明する。
【０００４】まず、図７(a) に示すように、ソース領域
又はドレイン領域となる一対の不純物拡散層（図示は省
略している）が形成されている半導体基板１の上に絶縁
膜２を形成した後、該絶縁膜２に一対の不純物拡散層の
うちの一方と接続するコンタクトプラグ３を形成し、そ
の後、絶縁膜２の上に、例えばＰｔ膜とＩｒＯx 膜（酸
素バリア層）との積層膜よりなり下部電極となる第１の
導電膜４、強誘電体膜５、及び例えばＰｔ膜よりなる第
２の導電膜６を順次堆積する。
又はドレイン領域となる一対の不純物拡散層（図示は省
略している）が形成されている半導体基板１の上に絶縁
膜２を形成した後、該絶縁膜２に一対の不純物拡散層の
うちの一方と接続するコンタクトプラグ３を形成し、そ
の後、絶縁膜２の上に、例えばＰｔ膜とＩｒＯx 膜（酸
素バリア層）との積層膜よりなり下部電極となる第１の
導電膜４、強誘電体膜５、及び例えばＰｔ膜よりなる第
２の導電膜６を順次堆積する。
【０００５】次に、酸素雰囲気中における第１回目のア
ニール処理を行なうことにより強誘電体膜５を結晶化さ
せて、図７(b) に示すように、ペロブスカイト結晶構造
を有する（結晶化した）強誘電体膜５Ａを形成する。
ニール処理を行なうことにより強誘電体膜５を結晶化さ
せて、図７(b) に示すように、ペロブスカイト結晶構造
を有する（結晶化した）強誘電体膜５Ａを形成する。
【０００６】次に、第２の導電膜６、結晶化した強誘電
体膜５Ａ及び第１の導電膜４を順次パターニングして、
図７(c) に示すように、第２の導電膜６よりなる上部電
極６Ａ、結晶化した強誘電体膜５Ａよりなる容量絶縁膜
５Ｂ、及び第１の導電膜４よりなる下部電極４Ａを形成
する。
体膜５Ａ及び第１の導電膜４を順次パターニングして、
図７(c) に示すように、第２の導電膜６よりなる上部電
極６Ａ、結晶化した強誘電体膜５Ａよりなる容量絶縁膜
５Ｂ、及び第１の導電膜４よりなる下部電極４Ａを形成
する。
【０００７】次に、酸素雰囲気中における第２回目のア
ニール処理を行なうことにより、パターニングのための
プラズマエッチングによりダメージを受けた、結晶化し
た強誘電体膜５Ａよりなる容量絶縁膜５Ｂの結晶構造を
回復する。
ニール処理を行なうことにより、パターニングのための
プラズマエッチングによりダメージを受けた、結晶化し
た強誘電体膜５Ａよりなる容量絶縁膜５Ｂの結晶構造を
回復する。
【０００８】次に、図７(d) に示すように、上部電極６
Ａ、容量絶縁膜５Ｂ及び下部電極４Ａよりなる容量素子
を覆う層間絶縁膜７を堆積する。
Ａ、容量絶縁膜５Ｂ及び下部電極４Ａよりなる容量素子
を覆う層間絶縁膜７を堆積する。
【０００９】第１の従来例によると、酸素雰囲気中にお
ける第１回目のアニール処理により、強誘電体膜５にお
ける第１の導電膜４及び第２の導電膜６とそれぞれ接す
る面からペロブスカイト結晶が成長する。
ける第１回目のアニール処理により、強誘電体膜５にお
ける第１の導電膜４及び第２の導電膜６とそれぞれ接す
る面からペロブスカイト結晶が成長する。
【００１０】ところが、第２の導電膜６、結晶化した強
誘電体膜５Ａ及び第１の導電膜４をパターニングする際
のプラズマエッチングにより、結晶化した強誘電体膜５
Ａよりなる容量絶縁膜５Ｂがダメージを受ける。
誘電体膜５Ａ及び第１の導電膜４をパターニングする際
のプラズマエッチングにより、結晶化した強誘電体膜５
Ａよりなる容量絶縁膜５Ｂがダメージを受ける。
【００１１】そこで、酸素雰囲気中における第２回目の
アニール処理を行なうことにより、ダメージを受けた容
量絶縁膜５Ｂの結晶構造の回復を図っている。
アニール処理を行なうことにより、ダメージを受けた容
量絶縁膜５Ｂの結晶構造の回復を図っている。
【００１２】以下、例えば特開平１１−２９７９４６号
公報に示されている第２の従来例に係る強誘電体メモリ
の製造方法について、図８(a) 〜(d) を参照しながら説
明する。
公報に示されている第２の従来例に係る強誘電体メモリ
の製造方法について、図８(a) 〜(d) を参照しながら説
明する。
【００１３】まず、図８(a) に示すように、ソース領域
又はドレイン領域となる一対の不純物拡散層（図示は省
略している）が形成されている半導体基板１の上に絶縁
膜２を形成した後、該絶縁膜２に一対の不純物拡散層の
うちの一方と接続するコンタクトプラグ３を形成し、そ
の後、絶縁膜２の上に、例えばＰｔ膜とＩｒＯx 膜（酸
素バリア層）との積層膜よりなり下部電極となる第１の
導電膜４、強誘電体膜５、及び例えばＰｔ膜よりなる第
２の導電膜６を順次堆積する。
又はドレイン領域となる一対の不純物拡散層（図示は省
略している）が形成されている半導体基板１の上に絶縁
膜２を形成した後、該絶縁膜２に一対の不純物拡散層の
うちの一方と接続するコンタクトプラグ３を形成し、そ
の後、絶縁膜２の上に、例えばＰｔ膜とＩｒＯx 膜（酸
素バリア層）との積層膜よりなり下部電極となる第１の
導電膜４、強誘電体膜５、及び例えばＰｔ膜よりなる第
２の導電膜６を順次堆積する。
【００１４】次に、第２の導電膜６、強誘電体膜５及び
第１の導電膜４を順次パターニングして、図８(b) に示
すように、第２の導電膜６よりなる上部電極６Ａ、パタ
ーン化された強誘電体膜５Ｃ及び第１の導電膜４よりな
る下部電極４Ａを形成する。
第１の導電膜４を順次パターニングして、図８(b) に示
すように、第２の導電膜６よりなる上部電極６Ａ、パタ
ーン化された強誘電体膜５Ｃ及び第１の導電膜４よりな
る下部電極４Ａを形成する。
【００１５】次に、酸素雰囲気中におけるアニール処理
を行なうことによりパターン化された強誘電体膜５Ｃを
結晶化させて、図８(c) に示すように、ペロブスカイト
結晶構造を有する（結晶化した）強誘電体膜５Ｄを形成
する。
を行なうことによりパターン化された強誘電体膜５Ｃを
結晶化させて、図８(c) に示すように、ペロブスカイト
結晶構造を有する（結晶化した）強誘電体膜５Ｄを形成
する。
【００１６】次に、図８(d) に示すように、上部電極
６、結晶化した強誘電体膜５Ｄ及び下部電極４よりなる
容量素子を覆う層間絶縁膜７を堆積する。
６、結晶化した強誘電体膜５Ｄ及び下部電極４よりなる
容量素子を覆う層間絶縁膜７を堆積する。
【００１７】第２の従来例によると、第２の導電膜６、
強誘電体膜５及び第１の導電膜４に対してパターニング
を行なってから酸素雰囲気中におけるアニール処理を行
なって、パターン化された強誘電体膜５Ｃを結晶化させ
る。このため、第１の従来例のようにプラズマエッチン
グにより結晶化した強誘電体膜５Ｄがダメージを受ける
事態を回避できるので、良好な特性を有する強誘電体メ
モリが得られる。
強誘電体膜５及び第１の導電膜４に対してパターニング
を行なってから酸素雰囲気中におけるアニール処理を行
なって、パターン化された強誘電体膜５Ｃを結晶化させ
る。このため、第１の従来例のようにプラズマエッチン
グにより結晶化した強誘電体膜５Ｄがダメージを受ける
事態を回避できるので、良好な特性を有する強誘電体メ
モリが得られる。
【００１８】
【発明が解決しようとする課題】しかしながら、第１又
は第２の従来例により得られる容量素子を放置しておく
と、時間の経過に伴って、強誘電体膜の分極状態が反転
しなくなるインプリント現象が発生したり又は強誘電体
膜の分極量が減少したりする等の強誘電体膜の特性劣化
が起きるという問題に直面した。
は第２の従来例により得られる容量素子を放置しておく
と、時間の経過に伴って、強誘電体膜の分極状態が反転
しなくなるインプリント現象が発生したり又は強誘電体
膜の分極量が減少したりする等の強誘電体膜の特性劣化
が起きるという問題に直面した。
【００１９】そこで、容量素子を放置しておくと、強誘
電体膜の特性が劣化する原因について種々の検討を加え
た結果、容量素子が放置されているときに大気中の水分
が強誘電体膜中に侵入して強誘電体膜の特性が劣化する
ことを見出した。
電体膜の特性が劣化する原因について種々の検討を加え
た結果、容量素子が放置されているときに大気中の水分
が強誘電体膜中に侵入して強誘電体膜の特性が劣化する
ことを見出した。
【００２０】また、強誘電体キャパシタを覆う層間絶縁
膜を堆積する際に容量絶縁膜がダメージを受けて、強誘
電体膜の特性が劣化するという問題があることも見出し
た。
膜を堆積する際に容量絶縁膜がダメージを受けて、強誘
電体膜の特性が劣化するという問題があることも見出し
た。
【００２１】前記に鑑み、本発明は、容量絶縁膜を構成
する強誘電体膜の特性劣化を防止することを目的とす
る。
する強誘電体膜の特性劣化を防止することを目的とす
る。
【００２２】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る第１の容量素子の製造方法は、基板上
に、下部電極、強誘電体膜よりなる容量絶縁膜及び上部
電極よりなる容量素子を形成する工程と、容量素子を覆
う絶縁膜を形成する工程と、絶縁膜により覆われた容量
素子に対して強誘電体膜を結晶化させるためのアニール
を行なう工程とを備えている。
め、本発明に係る第１の容量素子の製造方法は、基板上
に、下部電極、強誘電体膜よりなる容量絶縁膜及び上部
電極よりなる容量素子を形成する工程と、容量素子を覆
う絶縁膜を形成する工程と、絶縁膜により覆われた容量
素子に対して強誘電体膜を結晶化させるためのアニール
を行なう工程とを備えている。
【００２３】第１の容量素子の製造方法によると、絶縁
膜に覆われている容量素子に対して、強誘電体膜を結晶
化させるためのアニールを行なうため、結晶化した強誘
電体膜は大気に曝されない。このため、大気中の水分が
強誘電体膜中に侵入して強誘電体膜の特性が劣化する事
態を防止することができる。
膜に覆われている容量素子に対して、強誘電体膜を結晶
化させるためのアニールを行なうため、結晶化した強誘
電体膜は大気に曝されない。このため、大気中の水分が
強誘電体膜中に侵入して強誘電体膜の特性が劣化する事
態を防止することができる。
【００２４】第１の容量素子の製造方法において、絶縁
膜は層間絶縁膜であることが好ましい。
膜は層間絶縁膜であることが好ましい。
【００２５】このようにすると、容量素子が大気に曝さ
れるのを防止する絶縁膜を層間絶縁膜で兼ねることがで
きるので、工程数の増加を招くことなく強誘電体膜の劣
化を防止することができる。また、層間絶縁膜を堆積し
てから容量素子に対して結晶化アニールを行なうため、
層間絶縁膜の堆積時に、結晶化した強誘電体膜がダメー
ジを受ける事態を防止することができる。
れるのを防止する絶縁膜を層間絶縁膜で兼ねることがで
きるので、工程数の増加を招くことなく強誘電体膜の劣
化を防止することができる。また、層間絶縁膜を堆積し
てから容量素子に対して結晶化アニールを行なうため、
層間絶縁膜の堆積時に、結晶化した強誘電体膜がダメー
ジを受ける事態を防止することができる。
【００２６】第１の容量素子の製造方法において、絶縁
膜は水分侵入防止膜であることが好ましい。
膜は水分侵入防止膜であることが好ましい。
【００２７】このようにすると、大気中の水分が強誘電
体膜中に侵入することを確実に防止できるので、強誘電
体膜の特性が劣化する事態を確実に防止することができ
る。
体膜中に侵入することを確実に防止できるので、強誘電
体膜の特性が劣化する事態を確実に防止することができ
る。
【００２８】第１の容量素子の製造方法は、水分侵入防
止膜を形成する工程と強誘電体膜に対してアニールを行
なう工程との間に、水分侵入防止膜の上に層間絶縁膜を
形成する工程を備えていることが好ましい。
止膜を形成する工程と強誘電体膜に対してアニールを行
なう工程との間に、水分侵入防止膜の上に層間絶縁膜を
形成する工程を備えていることが好ましい。
【００２９】このようにすると、大気中の水分が強誘電
体膜中に侵入することをより一層確実に防止できるの
で、強誘電体膜の特性が劣化する事態をより一層確実に
防止することができる。
体膜中に侵入することをより一層確実に防止できるの
で、強誘電体膜の特性が劣化する事態をより一層確実に
防止することができる。
【００３０】第１の容量素子の製造方法は、容量素子に
対してのアニールを行なう工程よりも後に、絶縁膜の上
に水分侵入防止膜を形成する工程を備えていることが好
ましい。
対してのアニールを行なう工程よりも後に、絶縁膜の上
に水分侵入防止膜を形成する工程を備えていることが好
ましい。
【００３１】このようにすると、絶縁膜として、水分の
侵入を確実に防止できない膜例えばシリコン酸化膜を用
いる場合でも、大気中の水分が強誘電体膜中に侵入する
ことを防止できるので、強誘電体膜の特性が劣化する事
態を確実に防止することができる。
侵入を確実に防止できない膜例えばシリコン酸化膜を用
いる場合でも、大気中の水分が強誘電体膜中に侵入する
ことを防止できるので、強誘電体膜の特性が劣化する事
態を確実に防止することができる。
【００３２】この場合、容量素子に対してのアニールを
行なってから水分侵入防止膜を形成するまでの時間は４
８時間以内であることが好ましい。
行なってから水分侵入防止膜を形成するまでの時間は４
８時間以内であることが好ましい。
【００３３】このようにすると、強誘電体膜の分極量の
減少を１０％以内に抑制することができる。
減少を１０％以内に抑制することができる。
【００３４】第１の容量素子の製造方法は、絶縁膜を形
成する工程と容量素子に対してアニールを行なう工程と
の間に、絶縁膜の上に水分侵入防止膜を形成する工程を
備えていることが好ましい。
成する工程と容量素子に対してアニールを行なう工程と
の間に、絶縁膜の上に水分侵入防止膜を形成する工程を
備えていることが好ましい。
【００３５】このようにすると、大気中の水分が強誘電
体膜中に侵入することをより一層確実に防止できるの
で、強誘電体膜の特性が劣化する事態をより一層確実に
防止することができる。
体膜中に侵入することをより一層確実に防止できるの
で、強誘電体膜の特性が劣化する事態をより一層確実に
防止することができる。
【００３６】第１の容量素子の製造方法が水分侵入防止
膜を形成する工程を備えている場合、水分侵入防止膜
は、シリコン窒化膜、金属膜、金属窒化膜若しくは金属
酸化膜よりなる単層膜又はこれらの膜の積層膜であるこ
とが好ましい。
膜を形成する工程を備えている場合、水分侵入防止膜
は、シリコン窒化膜、金属膜、金属窒化膜若しくは金属
酸化膜よりなる単層膜又はこれらの膜の積層膜であるこ
とが好ましい。
【００３７】このようにすると、大気中の水分が強誘電
体膜中に侵入する事態を確実に防止することができる。
体膜中に侵入する事態を確実に防止することができる。
【００３８】本発明に係る第２の容量素子の製造方法
は、基板上に、下部電極、強誘電体膜よりなる容量絶縁
膜及び上部電極よりなる容量素子を形成する工程と、容
量素子に対して強誘電体膜を結晶化させるためのアニー
ルを行なう工程と、アニールが行なわれた容量素子を大
気に曝すことなく、容量素子を覆う被膜を形成する工程
とを備えている。
は、基板上に、下部電極、強誘電体膜よりなる容量絶縁
膜及び上部電極よりなる容量素子を形成する工程と、容
量素子に対して強誘電体膜を結晶化させるためのアニー
ルを行なう工程と、アニールが行なわれた容量素子を大
気に曝すことなく、容量素子を覆う被膜を形成する工程
とを備えている。
【００３９】第２の容量素子の製造方法によると、結晶
化アニールが行なわれた容量素子は大気に曝されないた
め、大気中の水分が強誘電体膜中に侵入して強誘電体膜
の特性が劣化する事態を防止することができる。
化アニールが行なわれた容量素子は大気に曝されないた
め、大気中の水分が強誘電体膜中に侵入して強誘電体膜
の特性が劣化する事態を防止することができる。
【００４０】第２の容量素子の製造方法において、被膜
は層間絶縁膜であることが好ましい。
は層間絶縁膜であることが好ましい。
【００４１】このようにすると、容量素子が大気に曝さ
れるのを防止する被膜を層間絶縁膜で兼ねることができ
るので、工程数の増加を招くことなく強誘電体膜の劣化
を防止することができる。
れるのを防止する被膜を層間絶縁膜で兼ねることができ
るので、工程数の増加を招くことなく強誘電体膜の劣化
を防止することができる。
【００４２】第２の容量素子の製造方法は、容量素子に
対してアニールを行なってから４８時間以内に、層間絶
縁膜の上に水分侵入防止膜を形成する工程を備えている
ことが好ましい。
対してアニールを行なってから４８時間以内に、層間絶
縁膜の上に水分侵入防止膜を形成する工程を備えている
ことが好ましい。
【００４３】このようにすると、強誘電体膜の分極量の
減少を１０％以内に抑制することができる。
減少を１０％以内に抑制することができる。
【００４４】第２の容量素子の製造方法において、被膜
は水分侵入防止膜であることが好ましい。
は水分侵入防止膜であることが好ましい。
【００４５】このようにすると、大気中の水分が結晶化
している強誘電体膜中に侵入することを確実に防止でき
るので、強誘電体膜の特性が劣化する事態を確実に防止
することができる。
している強誘電体膜中に侵入することを確実に防止でき
るので、強誘電体膜の特性が劣化する事態を確実に防止
することができる。
【００４６】第２の容量素子の製造方法が水分侵入防止
膜を形成する工程を備えている場合、水分侵入防止膜
は、シリコン窒化膜、金属膜、金属窒化膜若しくは金属
酸化膜よりなる単層膜又はこれらの膜の積層膜であるこ
とが好ましい。
膜を形成する工程を備えている場合、水分侵入防止膜
は、シリコン窒化膜、金属膜、金属窒化膜若しくは金属
酸化膜よりなる単層膜又はこれらの膜の積層膜であるこ
とが好ましい。
【００４７】このようにすると、大気中の水分が強誘電
体膜中に侵入する事態を確実に防止することができる。
体膜中に侵入する事態を確実に防止することができる。
【００４８】
【発明の実施の形態】（第１の実施形態）以下、第１の
実施形態に係る容量素子の製造方法について、図１(a)
〜(d) を参照しながら説明する。
実施形態に係る容量素子の製造方法について、図１(a)
〜(d) を参照しながら説明する。
【００４９】まず、図１(a) に示すように、ソース領域
又はドレイン領域となる一対の不純物拡散層（図示は省
略している）が形成されている半導体基板１０の上に絶
縁膜１１を形成した後、該絶縁膜１１に一対の不純物拡
散層のうちの一方と接続する例えばＷ膜よりなるコンタ
クトプラグ１２を形成し、その後、絶縁膜１１の上に、
例えばＰｔ膜とＩｒＯx 膜（酸素バリア層）との積層膜
よりなり下部電極となる第１の導電膜（厚さは５０〜３
００ｎｍである）１３、例えばＳＢＴ膜又はＰＺＴ膜よ
りなる強誘電体膜（厚さは５０〜３００ｎｍである）１
４、及び例えばＰｔ膜よりなる第２の導電膜（厚さは５
０〜２００ｎｍである）１５を順次堆積する。尚、強誘
電体膜１４がＳＢＴ膜である場合には７００℃未満の温
度のアニールが施され、強誘電体膜１４がＰＺＴ膜であ
る場合には６００℃未満の温度のアニールが施されてい
るが、これらのアニールは膜中の有機成分を除去するた
めに行なわれている。従って、強誘電体膜１４には結晶
化温度以上の温度のアニールが行なわれていないので、
強誘電体膜１４はペロブスカイト構造を有していない。
又はドレイン領域となる一対の不純物拡散層（図示は省
略している）が形成されている半導体基板１０の上に絶
縁膜１１を形成した後、該絶縁膜１１に一対の不純物拡
散層のうちの一方と接続する例えばＷ膜よりなるコンタ
クトプラグ１２を形成し、その後、絶縁膜１１の上に、
例えばＰｔ膜とＩｒＯx 膜（酸素バリア層）との積層膜
よりなり下部電極となる第１の導電膜（厚さは５０〜３
００ｎｍである）１３、例えばＳＢＴ膜又はＰＺＴ膜よ
りなる強誘電体膜（厚さは５０〜３００ｎｍである）１
４、及び例えばＰｔ膜よりなる第２の導電膜（厚さは５
０〜２００ｎｍである）１５を順次堆積する。尚、強誘
電体膜１４がＳＢＴ膜である場合には７００℃未満の温
度のアニールが施され、強誘電体膜１４がＰＺＴ膜であ
る場合には６００℃未満の温度のアニールが施されてい
るが、これらのアニールは膜中の有機成分を除去するた
めに行なわれている。従って、強誘電体膜１４には結晶
化温度以上の温度のアニールが行なわれていないので、
強誘電体膜１４はペロブスカイト構造を有していない。
【００５０】次に、図１(b) に示すように、第２の導電
膜１５、強誘電体膜１４及び第１の導電膜１３を順次パ
ターニングして、第２の導電膜１５よりなる上部電極１
５Ａ、強誘電体膜１４よりなる容量絶縁膜１４Ａ、及び
第１の導電膜１３よりなる下部電極１３Ａを形成する。
膜１５、強誘電体膜１４及び第１の導電膜１３を順次パ
ターニングして、第２の導電膜１５よりなる上部電極１
５Ａ、強誘電体膜１４よりなる容量絶縁膜１４Ａ、及び
第１の導電膜１３よりなる下部電極１３Ａを形成する。
【００５１】次に、図１(c) に示すように、絶縁膜１１
の上に、例えばＳｉＯ2 膜よりなり、上部電極１５Ａ、
容量絶縁膜１４Ａ及び下部電極１３Ａよりなる容量素子
を覆う層間絶縁膜（厚さは５０〜５００ｎｍである）１
６を堆積する。
の上に、例えばＳｉＯ2 膜よりなり、上部電極１５Ａ、
容量絶縁膜１４Ａ及び下部電極１３Ａよりなる容量素子
を覆う層間絶縁膜（厚さは５０〜５００ｎｍである）１
６を堆積する。
【００５２】次に、酸素雰囲気中において、層間絶縁膜
１６に覆われている容量素子に対して、容量絶縁膜１４
Ａを構成する強誘電体膜が結晶化する温度、つまり強誘
電体膜がＳＢＴ膜である場合には７００℃以上で、強誘
電体膜がＰＺＴ膜である場合には６００℃以上の温度の
アニールを行なうことにより強誘電体膜を結晶化させ
て、図１(d) に示すように、ペロブスカイト結晶構造を
有する（結晶化した）強誘電体膜１４Ｂを形成する。
１６に覆われている容量素子に対して、容量絶縁膜１４
Ａを構成する強誘電体膜が結晶化する温度、つまり強誘
電体膜がＳＢＴ膜である場合には７００℃以上で、強誘
電体膜がＰＺＴ膜である場合には６００℃以上の温度の
アニールを行なうことにより強誘電体膜を結晶化させ
て、図１(d) に示すように、ペロブスカイト結晶構造を
有する（結晶化した）強誘電体膜１４Ｂを形成する。
【００５３】第１の実施形態によると、層間絶縁膜１６
に覆われている容量素子に対して、強誘電体膜を結晶化
させるためのアニールを行なうため、結晶化した強誘電
体膜は大気に曝されないので、大気中の水分が強誘電体
膜中に侵入して強誘電体膜の特性が劣化する事態を防止
することができる。
に覆われている容量素子に対して、強誘電体膜を結晶化
させるためのアニールを行なうため、結晶化した強誘電
体膜は大気に曝されないので、大気中の水分が強誘電体
膜中に侵入して強誘電体膜の特性が劣化する事態を防止
することができる。
【００５４】また、層間絶縁膜１６を堆積してから、容
量素子に対して結晶化アニールを行なうため、層間絶縁
膜１６の堆積時に、結晶化した強誘電体膜１４Ｂがダメ
ージを受ける事態を防止することができる。
量素子に対して結晶化アニールを行なうため、層間絶縁
膜１６の堆積時に、結晶化した強誘電体膜１４Ｂがダメ
ージを受ける事態を防止することができる。
【００５５】尚、第１の実施形態においては、第２の導
電膜１５、強誘電体膜１４及び第１の導電膜１３を順次
パターニングして、上部電極１５Ａ、容量絶縁膜１４Ａ
及び下部電極１３Ａを形成したが、これに代えて、第１
の導電膜１３をパターニングして下部電極１３Ａを形成
した後に、強誘電体膜１４及び第２の導電膜１５を堆積
してもよいし、第１の導電膜１３をパターニングして下
部電極１３Ａを形成した後に、強誘電体膜１４を堆積
し、その後、強誘電体膜１４をパターニングした後に、
第２の導電膜１５を堆積してもよい。
電膜１５、強誘電体膜１４及び第１の導電膜１３を順次
パターニングして、上部電極１５Ａ、容量絶縁膜１４Ａ
及び下部電極１３Ａを形成したが、これに代えて、第１
の導電膜１３をパターニングして下部電極１３Ａを形成
した後に、強誘電体膜１４及び第２の導電膜１５を堆積
してもよいし、第１の導電膜１３をパターニングして下
部電極１３Ａを形成した後に、強誘電体膜１４を堆積
し、その後、強誘電体膜１４をパターニングした後に、
第２の導電膜１５を堆積してもよい。
【００５６】（第１の実施形態の変形例）以下、第１の
実施形態の変形例に係る容量素子の製造方法について、
図２及び図３を参照しながら説明する。
実施形態の変形例に係る容量素子の製造方法について、
図２及び図３を参照しながら説明する。
【００５７】第１の実施形態と同様にして、図１(d) に
示すように、上部電極１５Ａ、ペロブスカイト結晶構造
を有する（結晶化した）強誘電体膜１４Ｂ、下部電極１
３Ａ及び層間絶縁膜１６を形成した後、図２に示すよう
に、層間絶縁膜１６の上に水分侵入防止膜１７を形成す
る。水分侵入防止膜１７としては、シリコン窒化膜、金
属膜、金属窒化膜（例えば、ＴｉＮ又はＴｉＡｌＮ）若
しくは金属酸化膜（例えば、ＴｉＯｘ、ＴｉＡｌＯ又は
Ａｌ2Ｏ3）よりなる単層膜又はこれらの膜の積層膜を用
いることができる。
示すように、上部電極１５Ａ、ペロブスカイト結晶構造
を有する（結晶化した）強誘電体膜１４Ｂ、下部電極１
３Ａ及び層間絶縁膜１６を形成した後、図２に示すよう
に、層間絶縁膜１６の上に水分侵入防止膜１７を形成す
る。水分侵入防止膜１７としては、シリコン窒化膜、金
属膜、金属窒化膜（例えば、ＴｉＮ又はＴｉＡｌＮ）若
しくは金属酸化膜（例えば、ＴｉＯｘ、ＴｉＡｌＯ又は
Ａｌ2Ｏ3）よりなる単層膜又はこれらの膜の積層膜を用
いることができる。
【００５８】尚、水分侵入防止膜１７は、層間絶縁膜１
６の全面を覆っていなくてもよく、層間絶縁膜１６の上
における容量素子の上側領域を覆っていてもよい。
６の全面を覆っていなくてもよく、層間絶縁膜１６の上
における容量素子の上側領域を覆っていてもよい。
【００５９】ところで、第１の実施形態によると、容量
素子の上に層間絶縁膜１６を形成したため、大気中の水
分が強誘電体膜中に侵入することを防止できるが、第１
の実施形態の変形例のように、層間絶縁膜１６の上に水
分侵入防止膜１７を形成すると、大気中の水分が強誘電
体膜中に侵入する事態を一層確実に防止することができ
る。
素子の上に層間絶縁膜１６を形成したため、大気中の水
分が強誘電体膜中に侵入することを防止できるが、第１
の実施形態の変形例のように、層間絶縁膜１６の上に水
分侵入防止膜１７を形成すると、大気中の水分が強誘電
体膜中に侵入する事態を一層確実に防止することができ
る。
【００６０】図３は、層間絶縁膜１６に覆われた容量素
子に対して結晶化のためのアニールを行なってから該容
量素子を大気中に放置したときの放置時間と、強誘電体
膜の分極量との関係を示している。
子に対して結晶化のためのアニールを行なってから該容
量素子を大気中に放置したときの放置時間と、強誘電体
膜の分極量との関係を示している。
【００６１】図３から、時間の経過に伴って分極量が徐
々に低下することが分かると共に、結晶化アニールを行
なった後に４８時間以上が経過すると、強誘電体膜の分
極量の減少が１０％を超えることが分かる。従って、結
晶化アニールを行なってから４８時間以内に、層間絶縁
膜１６の上に水分侵入防止膜１７を形成することが好ま
しい。
々に低下することが分かると共に、結晶化アニールを行
なった後に４８時間以上が経過すると、強誘電体膜の分
極量の減少が１０％を超えることが分かる。従って、結
晶化アニールを行なってから４８時間以内に、層間絶縁
膜１６の上に水分侵入防止膜１７を形成することが好ま
しい。
【００６２】（第２の実施形態）以下、第２の実施形態
に係る容量素子の製造方法について、図４(a) 〜(d) を
参照しながら説明する。
に係る容量素子の製造方法について、図４(a) 〜(d) を
参照しながら説明する。
【００６３】まず、図４(a) に示すように、ソース領域
又はドレイン領域となる一対の不純物拡散層（図示は省
略している）が形成されている半導体基板２０の上に絶
縁膜２１を形成した後、該絶縁膜２１に一対の不純物拡
散層のうちの一方と接続する例えばＷ膜よりなるコンタ
クトプラグ２２を形成し、その後、絶縁膜２１の上に、
例えばＰｔ膜とＩｒＯx 膜（酸素バリア層）との積層膜
よりなり５０〜３００ｎｍの厚さを持つ下部電極２３
Ａ、例えばＳＢＴ膜又はＰＺＴ膜等の強誘電体膜よりな
り５０〜３００ｎｍの厚さを持つ容量絶縁膜２４Ａ、及
び例えばＰｔ膜よりなり５０〜２００ｎｍの厚さを持つ
上部電極２５Ａを形成する。
又はドレイン領域となる一対の不純物拡散層（図示は省
略している）が形成されている半導体基板２０の上に絶
縁膜２１を形成した後、該絶縁膜２１に一対の不純物拡
散層のうちの一方と接続する例えばＷ膜よりなるコンタ
クトプラグ２２を形成し、その後、絶縁膜２１の上に、
例えばＰｔ膜とＩｒＯx 膜（酸素バリア層）との積層膜
よりなり５０〜３００ｎｍの厚さを持つ下部電極２３
Ａ、例えばＳＢＴ膜又はＰＺＴ膜等の強誘電体膜よりな
り５０〜３００ｎｍの厚さを持つ容量絶縁膜２４Ａ、及
び例えばＰｔ膜よりなり５０〜２００ｎｍの厚さを持つ
上部電極２５Ａを形成する。
【００６４】次に、図４(b) に示すように、絶縁膜２１
の上に、下部電極２３Ａ、容量絶縁膜２４Ａ及び上部電
極２５Ａよりなる容量素子を覆う水分侵入防止膜２６を
形成する。水分侵入防止膜２６としては、シリコン窒化
膜、金属膜、金属窒化膜（例えば、ＴｉＮ又はＴｉＡｌ
Ｎ）若しくは金属酸化膜（例えば、ＴｉＯｘ、ＴｉＡｌ
Ｏ又はＡｌ2Ｏ3）よりなる単層膜又はこれらの膜の積層
膜を用いることができる。尚、水分侵入防止膜２６は、
絶縁膜２１の上に全面に亘って形成されていなくてもよ
く、少なくとも容量素子を覆っておればよい。
の上に、下部電極２３Ａ、容量絶縁膜２４Ａ及び上部電
極２５Ａよりなる容量素子を覆う水分侵入防止膜２６を
形成する。水分侵入防止膜２６としては、シリコン窒化
膜、金属膜、金属窒化膜（例えば、ＴｉＮ又はＴｉＡｌ
Ｎ）若しくは金属酸化膜（例えば、ＴｉＯｘ、ＴｉＡｌ
Ｏ又はＡｌ2Ｏ3）よりなる単層膜又はこれらの膜の積層
膜を用いることができる。尚、水分侵入防止膜２６は、
絶縁膜２１の上に全面に亘って形成されていなくてもよ
く、少なくとも容量素子を覆っておればよい。
【００６５】次に、図４(c) に示すように、水分侵入防
止膜２６の上に、例えばＳｉＯ2 膜よりなり、５０ｎｍ
〜５００ｎｍの厚さを持つ層間絶縁膜２７を堆積する。
止膜２６の上に、例えばＳｉＯ2 膜よりなり、５０ｎｍ
〜５００ｎｍの厚さを持つ層間絶縁膜２７を堆積する。
【００６６】次に、酸素雰囲気中において、水分侵入防
止膜２６及び層間絶縁膜２７に覆われている容量素子に
対して、容量絶縁膜２４Ａを構成する強誘電体膜が結晶
化する温度のアニールを行なうことにより強誘電体膜を
結晶化させて、図４(d) に示すように、ペロブスカイト
結晶構造を有する（結晶化した）強誘電体膜２４Ｂを形
成する。
止膜２６及び層間絶縁膜２７に覆われている容量素子に
対して、容量絶縁膜２４Ａを構成する強誘電体膜が結晶
化する温度のアニールを行なうことにより強誘電体膜を
結晶化させて、図４(d) に示すように、ペロブスカイト
結晶構造を有する（結晶化した）強誘電体膜２４Ｂを形
成する。
【００６７】第２の実施形態によると、水分侵入防止膜
２６及び層間絶縁膜２７に覆われている容量素子に対し
て、強誘電体膜を結晶化させるためのアニールを行なう
ため、結晶化した強誘電体膜２４Ｂは大気に曝されない
ので、大気中の水分が結晶化した強誘電体膜２４Ｂ中に
侵入して容量絶縁膜の特性を劣化させる事態を確実に防
止することができる。
２６及び層間絶縁膜２７に覆われている容量素子に対し
て、強誘電体膜を結晶化させるためのアニールを行なう
ため、結晶化した強誘電体膜２４Ｂは大気に曝されない
ので、大気中の水分が結晶化した強誘電体膜２４Ｂ中に
侵入して容量絶縁膜の特性を劣化させる事態を確実に防
止することができる。
【００６８】また、層間絶縁膜２７を堆積してから、容
量素子に対して結晶化アニールを行なうため、層間絶縁
膜２７の堆積時に、結晶化した強誘電体膜２４Ｂがダメ
ージを受ける事態を防止することができる。
量素子に対して結晶化アニールを行なうため、層間絶縁
膜２７の堆積時に、結晶化した強誘電体膜２４Ｂがダメ
ージを受ける事態を防止することができる。
【００６９】（第３の実施形態）以下、第３の実施形態
に係る容量素子の製造方法について、図５(a) 〜(d) を
参照しながら説明する。
に係る容量素子の製造方法について、図５(a) 〜(d) を
参照しながら説明する。
【００７０】まず、図５(a) に示すように、ソース領域
又はドレイン領域となる一対の不純物拡散層（図示は省
略している）が形成されている半導体基板３０の上に絶
縁膜３１を形成した後、該絶縁膜３１に一対の不純物拡
散層のうちの一方と接続する例えばＷ膜よりなるコンタ
クトプラグ３２を形成し、その後、絶縁膜３１の上に、
例えばＰｔ膜とＩｒＯx 膜（酸素バリア層）との積層膜
よりなり５０〜３００ｎｍの厚さを持つ下部電極３３
Ａ、例えばＳＢＴ膜又はＰＺＴ膜等の強誘電体膜よりな
り５０〜３００ｎｍの厚さを持つ容量絶縁膜３４Ａ、及
び例えばＰｔ膜よりなり５０〜２００ｎｍの厚さを持つ
上部電極３５Ａを形成する。
又はドレイン領域となる一対の不純物拡散層（図示は省
略している）が形成されている半導体基板３０の上に絶
縁膜３１を形成した後、該絶縁膜３１に一対の不純物拡
散層のうちの一方と接続する例えばＷ膜よりなるコンタ
クトプラグ３２を形成し、その後、絶縁膜３１の上に、
例えばＰｔ膜とＩｒＯx 膜（酸素バリア層）との積層膜
よりなり５０〜３００ｎｍの厚さを持つ下部電極３３
Ａ、例えばＳＢＴ膜又はＰＺＴ膜等の強誘電体膜よりな
り５０〜３００ｎｍの厚さを持つ容量絶縁膜３４Ａ、及
び例えばＰｔ膜よりなり５０〜２００ｎｍの厚さを持つ
上部電極３５Ａを形成する。
【００７１】次に、図５(b) に示すように、絶縁膜３１
の上に、例えばＳｉＯ2 膜よりなり、下部電極３３Ａ、
容量絶縁膜３４Ａ及び上部電極３５Ａよりなる容量素子
を覆う層間絶縁膜（厚さは５０〜５００ｎｍである）３
６を堆積する。
の上に、例えばＳｉＯ2 膜よりなり、下部電極３３Ａ、
容量絶縁膜３４Ａ及び上部電極３５Ａよりなる容量素子
を覆う層間絶縁膜（厚さは５０〜５００ｎｍである）３
６を堆積する。
【００７２】次に、図５(c) に示すように、層間絶縁膜
３６の上に水分侵入防止膜３７を形成する。水分侵入防
止膜３７としては、シリコン窒化膜、金属膜、金属窒化
膜（例えば、ＴｉＮ又はＴｉＡｌＮ）若しくは金属酸化
膜（例えば、ＴｉＯｘ、ＴｉＡｌＯ又はＡｌ2Ｏ3）より
なる単層膜又はこれらの膜の積層膜を用いることができ
る。尚、水分侵入防止膜３７は、層間絶縁膜３６の全面
に形成されていなくてもよく、層間絶縁膜３６における
容量素子の上側領域に形成されておればよい。
３６の上に水分侵入防止膜３７を形成する。水分侵入防
止膜３７としては、シリコン窒化膜、金属膜、金属窒化
膜（例えば、ＴｉＮ又はＴｉＡｌＮ）若しくは金属酸化
膜（例えば、ＴｉＯｘ、ＴｉＡｌＯ又はＡｌ2Ｏ3）より
なる単層膜又はこれらの膜の積層膜を用いることができ
る。尚、水分侵入防止膜３７は、層間絶縁膜３６の全面
に形成されていなくてもよく、層間絶縁膜３６における
容量素子の上側領域に形成されておればよい。
【００７３】次に、酸素雰囲気中において、層間絶縁膜
３６及び水分侵入防止膜３７に覆われている容量素子に
対して、容量絶縁膜３４Ａを構成する強誘電体膜が結晶
化する温度のアニールを行なうことにより強誘電体膜を
結晶化させて、図５(d) に示すように、ペロブスカイト
結晶構造を有する（結晶化した）強誘電体膜３４Ｂを形
成する。
３６及び水分侵入防止膜３７に覆われている容量素子に
対して、容量絶縁膜３４Ａを構成する強誘電体膜が結晶
化する温度のアニールを行なうことにより強誘電体膜を
結晶化させて、図５(d) に示すように、ペロブスカイト
結晶構造を有する（結晶化した）強誘電体膜３４Ｂを形
成する。
【００７４】第３の実施形態によると、層間絶縁膜３６
及び水分侵入防止膜３７に覆われている容量素子に対し
て、強誘電体膜を結晶化させるためのアニールを行なう
ため、結晶化した強誘電体膜３４Ｂは大気に曝されない
ので、大気中の水分が結晶化した強誘電体膜３４Ｂ中に
侵入して容量絶縁膜の特性が劣化する事態をより確実に
防止することができる。
及び水分侵入防止膜３７に覆われている容量素子に対し
て、強誘電体膜を結晶化させるためのアニールを行なう
ため、結晶化した強誘電体膜３４Ｂは大気に曝されない
ので、大気中の水分が結晶化した強誘電体膜３４Ｂ中に
侵入して容量絶縁膜の特性が劣化する事態をより確実に
防止することができる。
【００７５】また、層間絶縁膜３６を堆積してから、容
量素子に対して結晶化アニールを行なうため、層間絶縁
膜３６の堆積時に、結晶化した強誘電体膜３４Ｂがダメ
ージを受ける事態を防止することができる。
量素子に対して結晶化アニールを行なうため、層間絶縁
膜３６の堆積時に、結晶化した強誘電体膜３４Ｂがダメ
ージを受ける事態を防止することができる。
【００７６】（第４の実施形態）以下、第４の実施形態
に係る容量素子の製造方法について、図６(a) 〜(d) を
参照しながら説明する。
に係る容量素子の製造方法について、図６(a) 〜(d) を
参照しながら説明する。
【００７７】まず、図６(a) に示すように、ソース領域
又はドレイン領域となる一対の不純物拡散層（図示は省
略している）が形成されている半導体基板４０の上に絶
縁膜４１を形成した後、該絶縁膜４１に一対の不純物拡
散層のうちの一方と接続する例えばＷ膜よりなるコンタ
クトプラグ４２を形成し、その後、絶縁膜４１の上に、
例えばＰｔ膜とＩｒＯx 膜（酸素バリア層）との積層膜
よりなり５０〜３００ｎｍの厚さを持つ下部電極４３
Ａ、例えばＳＢＴ膜又はＰＺＴ膜等の強誘電体膜よりな
り５０〜３００ｎｍの厚さを持つ容量絶縁膜４４Ａ、及
び例えばＰｔ膜よりなり５０〜２００ｎｍの厚さを持つ
上部電極４５Ａを形成する。
又はドレイン領域となる一対の不純物拡散層（図示は省
略している）が形成されている半導体基板４０の上に絶
縁膜４１を形成した後、該絶縁膜４１に一対の不純物拡
散層のうちの一方と接続する例えばＷ膜よりなるコンタ
クトプラグ４２を形成し、その後、絶縁膜４１の上に、
例えばＰｔ膜とＩｒＯx 膜（酸素バリア層）との積層膜
よりなり５０〜３００ｎｍの厚さを持つ下部電極４３
Ａ、例えばＳＢＴ膜又はＰＺＴ膜等の強誘電体膜よりな
り５０〜３００ｎｍの厚さを持つ容量絶縁膜４４Ａ、及
び例えばＰｔ膜よりなり５０〜２００ｎｍの厚さを持つ
上部電極４５Ａを形成する。
【００７８】次に、酸素雰囲気中において、下部電極４
３Ａ、容量絶縁膜４４Ａ及び上部電極４５Ａよりなる容
量素子に対して、容量絶縁膜４４Ａを構成する強誘電体
膜が結晶化する温度のアニールを行なうことにより強誘
電体膜を結晶化させて、図６(b) に示すように、ペロブ
スカイト結晶構造を有する（結晶化した）強誘電体膜４
４Ｂを形成する。その後、容量素子を大気に曝さない状
態に保持する。すなわち、容量素子を真空中、酸素雰囲
気中又は窒素雰囲気中等のように水分を実質的に含まな
い雰囲気中に保持する。
３Ａ、容量絶縁膜４４Ａ及び上部電極４５Ａよりなる容
量素子に対して、容量絶縁膜４４Ａを構成する強誘電体
膜が結晶化する温度のアニールを行なうことにより強誘
電体膜を結晶化させて、図６(b) に示すように、ペロブ
スカイト結晶構造を有する（結晶化した）強誘電体膜４
４Ｂを形成する。その後、容量素子を大気に曝さない状
態に保持する。すなわち、容量素子を真空中、酸素雰囲
気中又は窒素雰囲気中等のように水分を実質的に含まな
い雰囲気中に保持する。
【００７９】次に、容量素子を大気に曝さない状態に保
持したまま、絶縁膜４１の上に、例えばＳｉＯ2 膜より
なり、５０〜５００ｎｍの厚さを持つ層間絶縁膜４６を
堆積する。具体的には、酸素雰囲気中でアニールされた
容量素子を大気に曝すことなく、成膜用チャンバーに接
続されている真空チャンバーに移送した後、該真空チャ
ンバーから成膜用チャンバーに移送して層間絶縁膜４６
を堆積する。このようにすると、結晶化した強誘電体膜
４４Ｂを有する容量素子を大気に曝すことなく、容量素
子を覆う層間絶縁膜４６を堆積することができる。
持したまま、絶縁膜４１の上に、例えばＳｉＯ2 膜より
なり、５０〜５００ｎｍの厚さを持つ層間絶縁膜４６を
堆積する。具体的には、酸素雰囲気中でアニールされた
容量素子を大気に曝すことなく、成膜用チャンバーに接
続されている真空チャンバーに移送した後、該真空チャ
ンバーから成膜用チャンバーに移送して層間絶縁膜４６
を堆積する。このようにすると、結晶化した強誘電体膜
４４Ｂを有する容量素子を大気に曝すことなく、容量素
子を覆う層間絶縁膜４６を堆積することができる。
【００８０】次に、図６(d) に示すように、層間絶縁膜
４６の上に水分侵入防止膜４７を形成する。水分侵入防
止膜４７としては、シリコン窒化膜、金属膜、金属窒化
膜（例えば、ＴｉＮ又はＴｉＡｌＮ）若しくは金属酸化
膜（例えば、ＴｉＯｘ、ＴｉＡｌＯ又はＡｌ2Ｏ3）より
なる単層膜又はこれらの膜の積層膜を用いることができ
る。尚、水分侵入防止膜４７は、層間絶縁膜４６の全面
に形成されていなくてもよく、層間絶縁膜４６における
容量素子の上側領域に形成されておればよい。この場
合、結晶化アニールを行なってから４８時間以内に、層
間絶縁膜４６の上に水分侵入防止膜４７を形成すること
が好ましい。このようにすると、強誘電体膜の分極量の
減少を１０％以下に抑制することができる。
４６の上に水分侵入防止膜４７を形成する。水分侵入防
止膜４７としては、シリコン窒化膜、金属膜、金属窒化
膜（例えば、ＴｉＮ又はＴｉＡｌＮ）若しくは金属酸化
膜（例えば、ＴｉＯｘ、ＴｉＡｌＯ又はＡｌ2Ｏ3）より
なる単層膜又はこれらの膜の積層膜を用いることができ
る。尚、水分侵入防止膜４７は、層間絶縁膜４６の全面
に形成されていなくてもよく、層間絶縁膜４６における
容量素子の上側領域に形成されておればよい。この場
合、結晶化アニールを行なってから４８時間以内に、層
間絶縁膜４６の上に水分侵入防止膜４７を形成すること
が好ましい。このようにすると、強誘電体膜の分極量の
減少を１０％以下に抑制することができる。
【００８１】第４の実施形態によると、結晶化アニール
が行なわれた容量素子を大気に曝すことなく、容量素子
を覆う層間絶縁膜４６及び水分侵入防止膜４７を形成す
るため、結晶化した強誘電体膜４４Ｂは大気に曝されな
いので、大気中の水分が結晶化した強誘電体膜４４Ｂ中
に侵入して容量絶縁膜の特性が劣化する事態をより確実
に防止することができる。
が行なわれた容量素子を大気に曝すことなく、容量素子
を覆う層間絶縁膜４６及び水分侵入防止膜４７を形成す
るため、結晶化した強誘電体膜４４Ｂは大気に曝されな
いので、大気中の水分が結晶化した強誘電体膜４４Ｂ中
に侵入して容量絶縁膜の特性が劣化する事態をより確実
に防止することができる。
【００８２】
【発明の効果】本発明に係る第１又は第２の容量素子の
製造方法によると、結晶化した強誘電体膜は大気に曝さ
れないので、大気中の水分が強誘電体膜中に侵入して強
誘電体膜の特性が劣化する事態を防止することができ
る。
製造方法によると、結晶化した強誘電体膜は大気に曝さ
れないので、大気中の水分が強誘電体膜中に侵入して強
誘電体膜の特性が劣化する事態を防止することができ
る。
【図１】(a) 〜(d) は、第１の実施形態に係る容量素子
の製造方法の各工程を示す断面図である。
の製造方法の各工程を示す断面図である。
【図２】第１の実施形態の変形例に係る容量素子の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図３】第１の実施形態の変形例に係る容量素子の製造
方法において、層間絶縁膜に覆われた容量素子に対して
結晶化のためのアニールを行なってから該容量素子を大
気中に放置したときの放置時間と、強誘電体膜の分極量
との関係を示す図である。
方法において、層間絶縁膜に覆われた容量素子に対して
結晶化のためのアニールを行なってから該容量素子を大
気中に放置したときの放置時間と、強誘電体膜の分極量
との関係を示す図である。
【図４】(a) 〜(d) は、第２の実施形態に係る容量素子
の製造方法の各工程を示す断面図である。
の製造方法の各工程を示す断面図である。
【図５】(a) 〜(d) は、第３の実施形態に係る容量素子
の製造方法の各工程を示す断面図である。
の製造方法の各工程を示す断面図である。
【図６】(a) 〜(d) は、第４の実施形態に係る容量素子
の製造方法の各工程を示す断面図である。
の製造方法の各工程を示す断面図である。
【図７】(a) 〜(d) は、第１の従来例に係る容量素子の
製造方法の各工程を示す断面図である。
製造方法の各工程を示す断面図である。
【図８】(a) 〜(d) は、第２の従来例に係る容量素子の
製造方法の各工程を示す断面図である。
製造方法の各工程を示す断面図である。
１０ 半導体基板
１１ 絶縁膜
１２ コンタクトプラグ
１３ 第１の導電膜
１３Ａ 下部電極
１４ 強誘電体膜
１４Ａ 容量絶縁膜
１４Ｂ 結晶化した強誘電体膜
１５ 第２の導電膜
１５Ａ 上部電極
１６ 層間絶縁膜
１７ 水分防止膜
２０ 半導体基板
２１ 絶縁膜
２２ コンタクトプラグ
２３Ａ 下部電極
２４Ｂ 容量絶縁膜
２４Ｃ 結晶化した強誘電体膜
２５Ａ 上部電極
２６ 水分侵入防止膜
２７ 層間絶縁膜
３０ 半導体基板
３１ 絶縁膜
３２ コンタクトプラグ
３３Ａ 下部電極
３４Ａ 容量絶縁膜
３４Ｂ 結晶化した強誘電体膜
３５Ａ 上部電極
３６ 層間絶縁膜
３７ 水分侵入防止膜
４０ 半導体基板
４１ 絶縁膜
４２ コンタクトプラグ
４３Ａ 下部電極
４４Ａ 容量絶縁膜
４４Ｂ 結晶化した強誘電体膜
４５Ａ 上部電極
４６ 層間絶縁膜
４７ 水分侵入防止膜
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 野間 淳史
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5F083 FR02 GA21 JA15 JA17 JA38
JA43 MA06 MA17 NA08 PR33
Claims (13)
- 【請求項１】 基板上に、下部電極、強誘電体膜よりな
る容量絶縁膜及び上部電極よりなる容量素子を形成する
工程と、 前記容量素子を覆う絶縁膜を形成する工程と、 前記絶縁膜により覆われた前記容量素子に対して前記強
誘電体膜を結晶化させるためのアニールを行なう工程と
を備えていることを特徴とする容量素子の製造方法。 - 【請求項２】 前記絶縁膜は層間絶縁膜であることを特
徴とする請求項１に記載の容量素子の製造方法。 - 【請求項３】 前記絶縁膜は水分侵入防止膜であること
を特徴とする請求項１に記載の容量素子の製造方法。 - 【請求項４】 前記水分侵入防止膜を形成する工程と前
記強誘電体膜に対して前記アニールを行なう工程との間
に、前記水分侵入防止膜の上に層間絶縁膜を形成する工
程を備えていることを特徴とする請求項３に記載の容量
素子の製造方法。 - 【請求項５】 前記容量素子に対して前記のアニールを
行なう工程よりも後に、前記絶縁膜の上に水分侵入防止
膜を形成する工程を備えていることを特徴とする請求項
１に記載の容量素子の製造方法。 - 【請求項６】 前記容量素子に対して前記のアニールを
行なってから前記水分侵入防止膜を形成するまでの時間
は４８時間以内であることを特徴とする請求項５に記載
の容量素子の製造方法。 - 【請求項７】 前記絶縁膜を形成する工程と前記容量素
子に対して前記アニールを行なう工程との間に、前記絶
縁膜の上に水分侵入防止膜を形成する工程を備えている
ことを特徴とする請求項１に記載の容量素子の製造方
法。 - 【請求項８】 前記水分侵入防止膜は、シリコン窒化
膜、金属膜、金属窒化膜若しくは金属酸化膜よりなる単
層膜又はこれらの膜の積層膜であることを特徴とする請
求項３〜７のいずれか１項に記載の容量素子の製造方
法。 - 【請求項９】 基板上に、下部電極、強誘電体膜よりな
る容量絶縁膜及び上部電極よりなる容量素子を形成する
工程と、 前記容量素子に対して前記強誘電体膜を結晶化させるた
めのアニールを行なう工程と、 前記アニールが行なわれた前記容量素子を大気に曝すこ
となく、前記容量素子を覆う被膜を形成する工程とを備
えていることを特徴とする容量素子の製造方法。 - 【請求項１０】 前記被膜は層間絶縁膜であることを特
徴とする請求項９に記載の容量素子の製造方法。 - 【請求項１１】 前記容量素子に対して前記アニールを
行なってから４８時間以内に、前記層間絶縁膜の上に水
分侵入防止膜を形成する工程を備えていることを特徴と
する請求項１０に記載の容量素子の製造方法。 - 【請求項１２】 前記被膜は水分侵入防止膜であること
を特徴とする請求項９に記載の容量素子の製造方法。 - 【請求項１３】 前記水分侵入防止膜は、シリコン窒化
膜、金属膜、金属窒化膜若しくは金属酸化膜よりなる単
層膜又はこれらの膜の積層膜であることを特徴とする請
求項１１又は１２に記載の容量素子の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002071219A JP3921401B2 (ja) | 2002-03-15 | 2002-03-15 | 容量素子の製造方法 |
| TW091135685A TWI269322B (en) | 2002-03-15 | 2002-12-10 | Method for fabricating capacitor device |
| EP03000602A EP1345257A2 (en) | 2002-03-15 | 2003-01-14 | Method for fabricating capacitor device |
| US10/341,252 US7157348B2 (en) | 2002-03-15 | 2003-01-14 | Method for fabricating capacitor device |
| KR10-2003-0015906A KR20030074438A (ko) | 2002-03-15 | 2003-03-14 | 용량소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002071219A JP3921401B2 (ja) | 2002-03-15 | 2002-03-15 | 容量素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273324A true JP2003273324A (ja) | 2003-09-26 |
| JP3921401B2 JP3921401B2 (ja) | 2007-05-30 |
Family
ID=27764543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002071219A Expired - Fee Related JP3921401B2 (ja) | 2002-03-15 | 2002-03-15 | 容量素子の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7157348B2 (ja) |
| EP (1) | EP1345257A2 (ja) |
| JP (1) | JP3921401B2 (ja) |
| KR (1) | KR20030074438A (ja) |
| TW (1) | TWI269322B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005097970A (ja) * | 2003-09-25 | 2005-04-14 | Sekisui Jushi Co Ltd | 道路鋲 |
| JP2006245333A (ja) * | 2005-03-03 | 2006-09-14 | Fujitsu Ltd | 半導体装置の製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101004692B1 (ko) * | 2003-12-11 | 2011-01-04 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 캐패시터 제조방법 |
| US20160283523A1 (en) * | 2015-03-24 | 2016-09-29 | International Business Machines Corporation | Schema generation using natural language processing |
| CN109494302B (zh) * | 2017-09-12 | 2024-04-05 | 松下知识产权经营株式会社 | 电容元件、图像传感器以及电容元件的制造方法 |
| US11239165B2 (en) | 2020-03-10 | 2022-02-01 | International Business Machines Corporation | Method of forming an interconnect structure with enhanced corner connection |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2912816B2 (ja) | 1994-02-24 | 1999-06-28 | 松下電子工業株式会社 | 半導体装置および半導体装置の製造方法 |
| JPH07111318A (ja) | 1993-10-12 | 1995-04-25 | Olympus Optical Co Ltd | 強誘電体メモリ |
| US5654222A (en) * | 1995-05-17 | 1997-08-05 | Micron Technology, Inc. | Method for forming a capacitor with electrically interconnected construction |
| US5567640A (en) * | 1996-01-11 | 1996-10-22 | Vanguard International Semiconductor Corporation | Method for fabricating T-shaped capacitors in DRAM cells |
| US5838605A (en) * | 1996-03-20 | 1998-11-17 | Ramtron International Corporation | Iridium oxide local interconnect |
| JPH1012844A (ja) | 1996-06-27 | 1998-01-16 | Hitachi Ltd | 半導体メモリー装置及びその製造方法 |
| JPH1140776A (ja) | 1997-07-23 | 1999-02-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6250161B1 (en) * | 1997-10-03 | 2001-06-26 | Board Of Trustees Of The Leland Stanford Junior University | Ultrasonic photoresist process monitor and method |
| JPH11121696A (ja) | 1997-10-20 | 1999-04-30 | Sony Corp | 誘電体キャパシタの製造方法および半導体記憶装置の製造方法 |
| JPH11121704A (ja) | 1997-10-21 | 1999-04-30 | Sony Corp | 誘電体キャパシタおよびその製造方法 |
| US6133051A (en) * | 1998-06-30 | 2000-10-17 | Advanced Technology Materials, Inc. | Amorphously deposited metal oxide ceramic films |
| JPH11297946A (ja) | 1998-04-15 | 1999-10-29 | Rohm Co Ltd | 強誘電体メモリの製造方法 |
| JP2000091531A (ja) | 1998-09-11 | 2000-03-31 | Nec Corp | 薄膜キャパシタ及びその製造方法 |
| US6255157B1 (en) | 1999-01-27 | 2001-07-03 | International Business Machines Corporation | Method for forming a ferroelectric capacitor under the bit line |
| JP2000236075A (ja) * | 1999-02-12 | 2000-08-29 | Sony Corp | 誘電体キャパシタの製造方法および半導体記憶装置の製造方法 |
| KR100309077B1 (ko) * | 1999-07-26 | 2001-11-01 | 윤종용 | 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법 |
| KR100363081B1 (ko) * | 1999-09-16 | 2002-11-30 | 삼성전자 주식회사 | 박막 형성장치 |
| DE19963500C2 (de) | 1999-12-28 | 2002-10-02 | Infineon Technologies Ag | Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht |
| JP2002043310A (ja) | 2000-07-27 | 2002-02-08 | Fujitsu Ltd | 強誘電体膜の形成方法、および半導体装置の製造方法 |
| KR100399075B1 (ko) * | 2000-12-08 | 2003-09-26 | 주식회사 하이닉스반도체 | 반도체 소자의 강유전체 캐패시터 형성방법 |
| US7164206B2 (en) * | 2001-03-28 | 2007-01-16 | Intel Corporation | Structure in a microelectronic device including a bi-layer for a diffusion barrier and an etch-stop layer |
| KR100432882B1 (ko) * | 2001-10-12 | 2004-05-22 | 삼성전자주식회사 | 강유전성 메모리 장치 형성 방법 |
| US6596547B2 (en) * | 2001-12-21 | 2003-07-22 | Texas Instruments Incorporated | Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing |
-
2002
- 2002-03-15 JP JP2002071219A patent/JP3921401B2/ja not_active Expired - Fee Related
- 2002-12-10 TW TW091135685A patent/TWI269322B/zh not_active IP Right Cessation
-
2003
- 2003-01-14 EP EP03000602A patent/EP1345257A2/en not_active Withdrawn
- 2003-01-14 US US10/341,252 patent/US7157348B2/en not_active Expired - Fee Related
- 2003-03-14 KR KR10-2003-0015906A patent/KR20030074438A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005097970A (ja) * | 2003-09-25 | 2005-04-14 | Sekisui Jushi Co Ltd | 道路鋲 |
| JP2006245333A (ja) * | 2005-03-03 | 2006-09-14 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030074438A (ko) | 2003-09-19 |
| EP1345257A2 (en) | 2003-09-17 |
| TWI269322B (en) | 2006-12-21 |
| JP3921401B2 (ja) | 2007-05-30 |
| TW200304157A (en) | 2003-09-16 |
| US20030175999A1 (en) | 2003-09-18 |
| US7157348B2 (en) | 2007-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100775721B1 (ko) | 용량 소자 및 그 제조 방법 | |
| KR100808537B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100269306B1 (ko) | 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법 | |
| JP3212930B2 (ja) | 容量及びその製造方法 | |
| JP4884104B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
| US20100320519A1 (en) | Ferroelectric memory and manufacturing method thereof, and manufacturing method of ferroelectric capacitor | |
| JP4845624B2 (ja) | 半導体装置とその製造方法 | |
| US7547638B2 (en) | Method for manufacturing semiconductor device | |
| JP4438963B2 (ja) | 強誘電体キャパシタ | |
| JPH11297964A (ja) | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 | |
| KR100692436B1 (ko) | 강유전체 커패시터를 갖는 반도체 장치 및 그 제조 방법 | |
| JP2005183841A (ja) | 半導体装置の製造方法 | |
| JP2004356464A (ja) | 強誘電体素子の製造方法、強誘電体素子及びＦｅＲＡＭ | |
| JP2003218325A (ja) | 強誘電体膜形成方法及び半導体装置製造方法 | |
| JP2003273324A (ja) | 容量素子の製造方法 | |
| JP2006261483A (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JP3833580B2 (ja) | 半導体装置の製造方法 | |
| KR0155866B1 (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
| JP2004303995A (ja) | 半導体装置の構造およびその製造方法 | |
| KR100555483B1 (ko) | 수소 열처리를 포함하는 반도체장치의 커패시터 제조방법 | |
| JP2002314047A (ja) | 半導体装置及びその製造方法 | |
| JP4749218B2 (ja) | 強誘電体素子の製造方法 | |
| KR100321699B1 (ko) | 니오비움-탄탈륨합금접착막을이용한강유전체캐패시터형성방법 | |
| JP2006059968A (ja) | 半導体装置及びその製造方法、強誘電体キャパシタ構造 | |
| JP2003152167A (ja) | 半導体素子のキャパシタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050627 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070219 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |