KR100528163B1 - 강유전체 메모리 소자 및 그 제조방법 - Google Patents

강유전체 메모리 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100528163B1
KR100528163B1 KR10-2003-0026988A KR20030026988A KR100528163B1 KR 100528163 B1 KR100528163 B1 KR 100528163B1 KR 20030026988 A KR20030026988 A KR 20030026988A KR 100528163 B1 KR100528163 B1 KR 100528163B1
Authority
KR
South Korea
Prior art keywords
forming
upper electrode
ferroelectric
film
lower electrode
Prior art date
Application number
KR10-2003-0026988A
Other languages
English (en)
Other versions
KR20040095955A (ko
Inventor
이승석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0026988A priority Critical patent/KR100528163B1/ko
Publication of KR20040095955A publication Critical patent/KR20040095955A/ko
Application granted granted Critical
Publication of KR100528163B1 publication Critical patent/KR100528163B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체막 원소들의 확산을 차단하여 상부전극과 배선의 콘택저항을 안정적으로 확보할 수 있는 강유전체 메모리 소자 및 그 제조방법을 제공한다.
본 발명은 소정의 공정이 완료된 반도체 기판 상에 하부전극을 형성하는 단계; 하부전극 측부에 상기 하부전극을 둘러싸도록 고립절연막을 형성하는 단계; 하부전극 및 고립절연막 상부에 강유전체막을 형성하는 단계; 강유전체막 상부에 상부전극을 형성하는 단계; 기판 전면 상에 층간절연막을 형성하는 단계; 상부전극이 일부 노출되도록 층간절연막을 식각하여 배선용 콘택홀을 형성하는 단계; 및 배선용 콘택홀에만 매립된 배선콘택을 통하여 상부전극과 콘택하는 배선을 형성하는 단계를 포함하고, 강유전체막을 형성하는 단계와 상부전극을 형성하는 단계 사이에, 배선콘택 하부의 강유전체막을 일부 제거하는 단계를 더 포함하는 강유전체 메모리 소자의 제조방법에 의해 달성될 수 있다.

Description

강유전체 메모리 소자 및 그 제조방법{FERROELECTRIC MEMORY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 강유전체 메모리 소자 및 그 제조방법에 관한 것으로, 특히 상부전극과 배선 사이의 안정적인 콘택저항을 확보할 수 있는 강유전체 메모리 소자 및 그 제조방법에 관한 것이다.
반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레시 (refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되고 있다. 이러한 강유전체 재료를 사용하는 FeRAM(ferroelectric random access memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다. FeRAM 소자의 강유전체 재료로는 페로브스카이트(perovskite) 또는 쌍층(bi-layered) 페로브스카이트 구조를 갖는 BLT((Bi,La)4Ti3O12)), SBT(SrBi2Ta2O9), SBTN(SrBi2(Ta1-x, Nbx)2O9), PZT((Pb, Zr)TiO3) 등의 박막이 주로 사용되고, 강유전체 박막 형성시 수반되는 고온의 열처리 과정을 감안하여 캐패시터의 상부 및 하부 전극으로는 우수한 내산화성을 갖는 Pt, Ir, Ru, Pt 등의 귀금속이 사용되고 있다.
이러한 종래의 강유전체 메모리 소자를 도 1 및 도 2를 참조하여 살펴보면, 반도체 기판(30) 상에 필드산화막(31), 워드라인(33), 비트라인콘택(36), 스토리지노드 콘택(39)과 제 1 및 제 2 층간절연막(35, 38) 등의 하부구조물이 형성되고, 스토리지노드 콘택(39) 상부에는 캐패시터의 하부전극(40)이 형성되며, 하부전극 (40) 측부에는 하부전극(40)을 완전히 둘러싸도록 고립절연막(41)이 형성된다. 또한, 고립절연막(41) 및 하부전극(40) 상부에는 강유전체막(42)과 상부전극(43)이 순차적으로 형성되고, 상부전극(43) 상에는 제 3 층간절연막(44)의 개재하에 배선콘택(45)을 통하여 상부전극(43)과 콘택하는 배선(46)이 형성되며, 제 3 층간절연막(44) 상부에는 배선(46)을 덮도록 패시배이션막(47)이 형성된다.
그러나, 상술한 종래의 강유전체 메모리 소자에서는 배선콘택(45)이 상부전극(43)의 개재하에 강유전체막(42)과 인접함에 따라, 배선(46) 형성 후 수행되는 열처리 공정 등의 후속 공정시, 강유전체막(42) 속에 함유되어 있던 Bi, Pb와 같은 휘발성이 강한 원소들이 배선콘택(45)으로 확산하여 산화를 일으킴으로써 콘택저항을 증가시키는 문제가 발생한다. 또한, 이러한 문제는 강유전체 메모리 소자의 고집적화에 따라 배선콘택(45) 크기가 점점 더 작아지면서 더욱더 심각한 문제로 대두되고 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 강유전체막 원소들의 확산을 차단하여 상부전극과 배선의 콘택저항을 안정적으로 확보할 수 있는 강유전체 메모리 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 그 상부에 하부전극이 배치된 반도체 기판; 상기 하부전극과 같은 토폴로지로 상기 하부전극을 둘러싸는 고립절연막; 상기 고립절연막 및 하부전극 상부에 제공되는 강유전체막; 상기 강유전체막 상부에 오버랩되도록 제공되는 상부전극; 상기 상부전극을 포함한 전체 구조를 덮는 층간절연막; 및 상기 층간절연막을 관통하는 금속배선 콘택을 통해 상기 상부전극과 콘택된 금속배선을 구비하며, 상기 상부전극에 콘택되는 금속배선 콘택 영역의 하부에 상기 강유전체막이 존재하지 않는 것을 특징으로 하는 강유전체 메모리 소자가 제공된다.
또한, 본 발명의 다른 측면에 따르면, 소정의 공정이 완료된 반도체 기판 상에 하부전극을 형성하는 단계; 상기 하부전극과 같은 토폴로지로 상기 하부전극을 둘러싸는 고립절연막을 형성하는 단계; 상기 하부전극 및 고립절연막 상부에 강유전체막을 형성하는 단계; 금속배선 콘택 영역의 상기 강유전체막을 선택적으로 제거하는 단계; 상기 강유전체막 상부에 오버랩되도록 상부전극을 형성하는 단계; 상기 상부전극이 형성된 전체 구조 상부에 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 상기 금속배선 콘택 영역의 상기 상부전극을 노출시키는 금속배선용 콘택홀을 형성하는 단계; 및 상기 금속배선용 콘택홀을 통해 상기 상부전극에 콘택되는 금속배선을 형성하는 단계를 포함하는 강유전체 메모리 소자의 제조방법이 제공된다.
삭제
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 3은 본 발명의 실시예에 따른 강유전체 메모리 소자의 레이아웃(layout)을 나타낸 도면이고, 도 4 내지 도 6은 도 3의 Ⅳ-Ⅳ', Ⅴ-Ⅴ' 및 Ⅵ-Ⅵ' 선에 따른 각각의 단면도이다.
도 3 내지 도 6을 참조하면, 반도체 기판(30) 상에 필드산화막(31), 게이트절연막(32) 및 워드라인(33)을 순차적으로 형성하고, 워드라인(33) 양측의 기판 (30)에 소오스/드레인(34A, 34B)을 형성한다. 그 다음, 기판 전면 상에 제 1 층간절연막(35)을 형성하고, 드레인(34B)이 일부 노출되도록 제 1 층간절연막(35)을 식각하여 비트라인용 콘택홀을 형성한다. 그 후, 콘택홀에만 매립된 비트라인 콘택(36)을 통하여 드레인(34B)과 콘택하는 비트라인(37)을 형성하고, 기판 전면 상에 제 2 층간절연막(38)을 형성한다. 그 다음, 소오스(34A)이 일부 노출되도록 제 2 및 제 1 층간절연막(38, 35)을 식각하여 스토리지노드용 콘택홀을 형성하고, 콘택홀에만 매립되도록 스토리지노드콘택(39)을 형성하여 하부구조물을 완성한다.
그 후, 기판 전면 상에 하부전극용 물질막으로서 Pt막, Ir막, IrOx막, Ru막, Re막 및 Rh막으로부터 선택되는 하나의 막 또는 이들의 적층막을 증착하고 식각하여 스토리지노드 콘택(39) 상부에 하부전극(40)을 형성한다. 이때, 하부전극(40)의 식각각도를 최대한 높게 하여 셀내의 캐패시터 면적을 최소화하도록 한다. 그 다음, 하부전극(40)을 덮도록 제 2 층간절연막 상부에 고립절연막(41)을 증착하고 화학기계연마(Chemical Mechanical Polishing; CMP)에 의해 하부전극(40)이 노출되도록 표면을 평탄하여 하부전극(40) 측부에서 고립절연막(41)이 하부전극(40)을 둘러싸도록 한 후, 하부전극(40) 및 고립절연막(41)이 형성된 전체구조 상부에 강유전체막(42)을 형성한다. 바람직하게, 강유전체막(42)은 PZT, SBT 또는 BLT로 이루어진다. 그 다음, 강유전체막(42)의 특성향상을 위하여 산소 분위기에서 400 내지 800℃의 온도로 1초 내지 10시간 동안 열처리를 수행한 후, 도 3 및 도 5에 나타낸 바와 같이, 포토리소그라피 및 식각공정에 의해 배선콘택 예정 영역(42A)의 강유전체막(42)을 적어도 배선콘택 크기보다 크게 일부 제거한다. 그 다음, 기판 전면 상에 상부전극용 금속막을 증착하고 패터닝하여 상부전극(43)을 형성한다. 여기서, 강유전체막의 열처리는 상기와 같이 강유전체막(42)의 증착 후 바로 수행할 수도 있고, 강유전체막(42)의 일부 제거 후나 상부전극용 물질막의 증착 또는 패터닝 후에 수행할 수도 있다. 그 후, 기판 전면 상에 제 3 층간절연막(44)을 증착하고, 상부전극(43)이 일부 노출되도록 제 3 층간절연막(44)을 식각하여 배선용 콘택홀을 형성한다. 그 다음, 콘택홀에만 매립된 배선콘택(45)을 통하여 상부전극(43)과 콘택하는 배선(46)을 형성한 후, 배선(46)을 덮도록 기판 전면 상에 패시베이션막(47)을 형성한다.
상기 실시예에 의하면, 상부전극과 콘택하는 배선을 형성 전에 배선콘택 부분의 강유전체막을 제거하여, 배선 형성 후 수행되는 열처리 공정 등의 후속 공정시 강유전체막 속에 함유되어 있는 휘발성 원소들의 확산을 차단함으로써 안정적인 콘택저항을 확보할 수 있으므로 소자의 신뢰성 및 수율을 향상시킬 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 배선 형성 후 수행되는 후속 공정시 강유전체막 원소들의 확산을 차단하여 상부전극과 배선의 콘택저항을 안정적으로 확보함에 따라 강유전체 메모리 소자의 신뢰성 및 수율을 향상시킬 수 있다.
도 1은 종래의 강유전체 메모리 소자의 레이아웃을 나타낸 도면.
도 2는 종래의 강유전체 메모리 소자의 단면도로서, 도 1의 Ⅱ-Ⅱ' 선에 따른 단면도.
도 3은 본 발명의 실시예에 따른 강유전체 메모리 소자의 레이아웃을 나타낸 도면.
도 4 내지 도 6은 본 발명의 실시예에 따른 강유전체 메모리 소자의 단면도로서,
도 4는 도 3의 Ⅳ-Ⅳ' 선에 따른 단면도이고,
도 5는 도 3의 Ⅴ-Ⅴ' 선에 따른 단면도이며,
도 6은 도 3의 Ⅵ-Ⅵ' 선에 따른 단면도.
※도면의 주요부분에 대한 부호의 설명
30 : 반도체 기판 31 : 필드산화막
32 : 게이트 절연막 33 : 워드라인
34A/34B : 소오스/드레인 35, 38, 44 : 층간절연막
36 : 비트라인 콘택 37 : 비트라인
39 : 스토리지노드 콘택 40 : 하부전극
41 : 고립절연막 42 : 강유전체막
43 : 상부전극 45 : 배선콘택
46 : 배선 47 : 패시베이션막

Claims (6)

  1. 그 상부에 하부전극이 배치된 반도체 기판;
    상기 하부전극과 같은 토폴로지로 상기 하부전극을 둘러싸는 고립절연막;
    상기 고립절연막 및 하부전극 상부에 제공되는 강유전체막;
    상기 강유전체막 상부에 오버랩되도록 제공되는 상부전극;
    상기 상부전극을 포함한 전체 구조를 덮는 층간절연막; 및
    상기 층간절연막을 관통하는 금속배선 콘택을 통해 상기 상부전극과 콘택된 금속배선을 구비하며,
    상기 상부전극에 콘택되는 금속배선 콘택 영역의 하부에 상기 강유전체막이 존재하지 않는 것을 특징으로 하는 강유전체 메모리 소자.
  2. 삭제
  3. 소정의 공정이 완료된 반도체 기판 상에 하부전극을 형성하는 단계;
    상기 하부전극과 같은 토폴로지로 상기 하부전극을 둘러싸는 고립절연막을 형성하는 단계;
    상기 하부전극 및 고립절연막 상부에 강유전체막을 형성하는 단계;
    금속배선 콘택 영역의 상기 강유전체막을 선택적으로 제거하는 단계;
    상기 강유전체막 상부에 오버랩되도록 상부전극을 형성하는 단계;
    상기 상부전극이 형성된 전체 구조 상부에 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 상기 금속배선 콘택 영역의 상기 상부전극을 노출시키는 금속배선용 콘택홀을 형성하는 단계; 및
    상기 금속배선용 콘택홀을 통해 상기 상부전극에 콘택되는 금속배선을 형성하는 단계
    를 포함하는 강유전체 메모리 소자의 제조방법.
  4. 삭제
  5. 삭제
  6. 삭제
KR10-2003-0026988A 2003-04-29 2003-04-29 강유전체 메모리 소자 및 그 제조방법 KR100528163B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0026988A KR100528163B1 (ko) 2003-04-29 2003-04-29 강유전체 메모리 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0026988A KR100528163B1 (ko) 2003-04-29 2003-04-29 강유전체 메모리 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040095955A KR20040095955A (ko) 2004-11-16
KR100528163B1 true KR100528163B1 (ko) 2005-11-15

Family

ID=37374764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0026988A KR100528163B1 (ko) 2003-04-29 2003-04-29 강유전체 메모리 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100528163B1 (ko)

Also Published As

Publication number Publication date
KR20040095955A (ko) 2004-11-16

Similar Documents

Publication Publication Date Title
JP3569112B2 (ja) 半導体集積回路およびその製造方法
KR20020076369A (ko) 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법
JP2002373974A (ja) 強誘電体メモリ素子およびその製造方法
JPH09232527A (ja) 強誘電体メモリ装置及びその製造方法
US20010051381A1 (en) Method for manufacturing a ferroelectric memory
JP4284228B2 (ja) 半導体装置の製造方法
KR100528163B1 (ko) 강유전체 메모리 소자 및 그 제조방법
KR20010061557A (ko) 반도체 메모리 소자 및 그 제조 방법
US6391660B2 (en) Method for fabricating semiconductor memory device having ferroelectric layer
KR100490652B1 (ko) 강유전체 메모리 소자의 제조방법
JP2008016557A (ja) 半導体装置及びその製造方法
KR100972553B1 (ko) 강유전체 메모리 소자의 캐패시터 및 그 제조 방법
KR100448237B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
KR101016959B1 (ko) 강유전체 메모리 소자의 캐패시터 제조방법
JP2006253194A (ja) 半導体装置およびその製造方法
US6812089B2 (en) Method of manufacturing ferroelectric memory device
KR101004692B1 (ko) 강유전체 메모리 소자의 캐패시터 제조방법
KR100490651B1 (ko) 강유전체 메모리 소자 및 그 제조방법
KR20040059436A (ko) 강유전체 메모리 소자의 제조 방법
KR100490649B1 (ko) 강유전체 메모리 소자의 제조방법
KR100954115B1 (ko) 반도체 메모리소자의 제조방법
KR100490650B1 (ko) 강유전체 메모리 소자의 제조방법
KR100846364B1 (ko) 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법
KR100573848B1 (ko) 게이트 전극 상에 수소저장막을 구비하는 강유전체 메모리소자 및 그 제조 방법
KR100609041B1 (ko) 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee