JP3569112B2 - 半導体集積回路およびその製造方法 - Google Patents
半導体集積回路およびその製造方法 Download PDFInfo
- Publication number
- JP3569112B2 JP3569112B2 JP19216897A JP19216897A JP3569112B2 JP 3569112 B2 JP3569112 B2 JP 3569112B2 JP 19216897 A JP19216897 A JP 19216897A JP 19216897 A JP19216897 A JP 19216897A JP 3569112 B2 JP3569112 B2 JP 3569112B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- ferroelectric
- film
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路およびその製造方法に係り、特に強誘電体膜をキャパシタ絶縁膜として用いた不揮発性強誘電体メモリ（ＦＲＡＭセル）のアレイを有する不揮発性強誘電体メモリ（ＦＲＡＭ）を含む大規模半導体集積回路（ＬＳＩ）およびその製造方法に関する。
【０００２】
【従来の技術】
ＦＲＡＭセルは、ＤＲＡＭセルのキャパシタを強誘電体キャパシタに置き換えた構成になっており、スイッチ用のＭＯＳトランジスタを介して強誘電体キャパシタから分極反転あるいは非反転の際の電荷を取りだす方式（データ破壊読み出し）を用いており、動作電源をオフ状態にしてもメモリセルに書かれている記憶データは失われない特徴がある。
【０００３】
ＦＲＡＭは、大容量メモリの代表であるＤＲＡＭと比較すると、不揮発性であるためにデータ保持にリフレッシュ動作が不要であって待機時の消費電力が不要であるという特徴を持つ。また、他の不揮発性メモリであるフラッシュメモリと比較すると、データ書換え回数が多く、かつデータ書き換え速度が著しく速いという特徴を持つ。また、メモリーカード等に使用される電池バックアップが必要なＳＲＡＭと比較しても、消費電力が小さく、セル面積を大幅に小さくできるという特徴を持つ。
【０００４】
上記のような特徴を持つＦＲＡＭは、バッテリーレスで高速動作が可能であるので、非接触カード（例えばＲＦ−ＩＤ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ−Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）への展開が始まりつつある。また、既存のＤＲＡＭ、フラッシュメモリ、ＳＲＡＭとの置き換え、ロジック混載デバイスへの適用等、その期待は大変大きい。
【０００５】
なお、ＦＲＡＭの製造に際しては、下地絶縁膜上に下部電極／強誘電体膜／上部電極のスタック構造を有する強誘電体キャパシタを形成し、その上層の酸化膜に開けたコンタクトホールを介してＡｌ、Ｃｕなどの金属配線を施し、パッシベーション膜で保護する。
【０００６】
ところで、前記したようにＦＲＡＭセルは高速・低消費電力動作が可能であり、高集積化の実現が期待されており、メモリセル面積の縮小や強誘電体の劣化の少ない製造プロセスの検討が必要となっている。
【０００７】
しかし、既存のＦＲＡＭデバイスは、ＤＲＡＭ、ロジック等、他のデバイスとの混載並びに高集積化に不可欠となる多層配線技術は未だ確立していない状況である。
【０００８】
ＦＲＡＭデバイスを搭載したＬＳＩの高集積化、多層配線が難しい原因の１つとして、キャパシタの微細ドライエッチング加工技術が困難であることが挙げられる。
【０００９】
即ち、図３４に示すように、キャパシタの微細ドライエッチング加工、特にキャパシタ電極に用いられるＰｔ電極１０１ を例えば半導体基板１００ 上に形成する際、フォトリソグラフィ工程によるレジストパターン１０２ を作成し、ＲＩＥ（反応性イオンエッチング）工程によりＰｔ１０１ ′を加工すると、残査（フェンス）１０３ が形成されてしまい、その後のプロセスで上記フェンス１０３ を除去することができない。また、現時点では、Ｐｔ電極１０１ の加工は高々０．５μｍレベル（プロファイル、７０度）であり、微細化する際の大きな問題となっている。
【００１０】
また、ＦＲＡＭデバイスを搭載したＬＳＩの高集積化、多層配線が難しい原因の１つとして、キャパシタに用いる強誘電体材料が還元雰囲気（特に水素雰囲気）に大変弱いことが挙げられる。即ち、既存のＬＳＩ工程は水素が混入するプロセスが殆んどであり、その一例として多層配線構造のビアを埋める工程において特にアスペクト比が大きなビアを埋める方法としてＣＶＤ法によるＷの埋め込みが主に用いられるが、このＷを埋め込む工程では水素基が多く発生するので、強誘電体に大きなダメージを与える。
【００１１】
また、図３５に示すように、ＦＲＡＭデバイスと他のデバイスとを混載する場合にも課題がある。通常、下部電極１０５ ／強誘電体膜１０６ ／上部電極１０７ のスタック構造を有する強誘電体キャパシタをＦＲＡＭデバイスに形成する工程は、他のデバイスを形成した後に実施される。この最大理由は、強誘電体膜１０６ が前述したように還元雰囲気に弱いためである。この結果、強誘電体キャパシタ分の段差が相互デバイス間に生じ、この段差上で下層あるいは上層の絶縁膜１０８ 、１０８ ′に開けたコンクタトホールを介して配線１０９ 形成することは困難となる。
【００１２】
【発明が解決しようとする課題】
上記したように従来のＦＲＡＭデバイスを内蔵する半導体集積回路の構造は、他のデバイスとの混載並びに高集積化が困難であるという問題があった。
【００１３】
本発明は上記の問題点を解決すべくなされたもので、高集積化および他のデバイスとの混載を容易ならしめ、電極加工が容易で強誘電体キャパシタにダメージが入らない構造を有する半導体集積回路およびその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
第１の発明に係る半導体集積回路は、半導体基板上に形成された第１絶縁膜と、前記第１絶縁膜に掘られた第１の溝に埋め込まれた後に表面が平坦化された第１の電極と、前記第１の溝に第１の電極が埋め込まれた状態の前記第１絶縁膜上に堆積された第２絶縁膜と、前記第１の電極の上部に対応して前記第２絶縁膜に掘られた第２の溝内に順次堆積された後に表面が平坦化された強誘電体膜および第２の電極とを具備し、前記第１の電極、強誘電体膜、第２の電極で構成される強誘電体キャパシタ部を有することを特徴とする。
【００１５】
第２の発明に係る半導体集積回路は、半導体基板上に形成された第１絶縁膜と、前記第１絶縁膜に掘られた第１の溝内に順次堆積された後に表面が平坦化された第１の電極および強誘電体膜と、前記第１の溝に第１の電極および強誘電体膜が埋め込まれた状態の前記第１絶縁膜上に堆積された第２絶縁膜と、前記強誘電体膜の上部に対応して前記第２絶縁膜に掘られた第２の溝に埋め込まれた後に表面が平坦化された第２の電極とを具備し、前記第１の電極、強誘電体膜、第２の電極で構成される強誘電体キャパシタ部を有することを特徴とする。
【００１６】
第３の発明に係る半導体集積回路は、半導体基板上に形成された第１絶縁膜と、前記第１絶縁膜に掘られた第１の溝内に堆積された後に表面が平坦化された第１の電極と、前記第１の溝に第１の電極が埋め込まれた状態の前記第１絶縁膜上に堆積された第２絶縁膜と、前記第１の電極の上部に対応して前記第２絶縁膜に掘られた第２の溝内に堆積された後に表面が平坦化された強誘電体膜と、前記第２の溝に強誘電体膜が埋め込まれた状態の前記第２絶縁膜上に堆積された第３絶縁膜と、前記強誘電体膜の上部に対応して前記第３絶縁膜に掘られた第３の溝内に堆積された後に表面が平坦化された第２の電極とを具備し、前記第１の電極、強誘電体膜、第２の電極で強誘電体キャパシタ部が構成され、複数個の強誘電体キャパシタ部の各第１の電極が一直線上に配列されており、前記第２の溝およびそれに埋め込まれた強誘電体膜は、前記第１の電極より大きい面積を有し、前記各第１の電極に個別に対応して形成されており、前記第３の溝およびそれに埋め込まれた第２の電極は、前記複数個の強誘電体キャパシタ部の各第１の電極の上方でその配列方向に連続的に形成されていることを特徴とする。
【００１７】
第４の発明に係る半導体集積回路の製造方法は、半導体基板上に表面が平坦化された第１絶縁膜を形成する工程と、前記第１絶縁膜に第１の溝を掘る工程と、前記第１絶縁膜を含む半導体基板上に第１の電極膜を堆積した後に表面を平坦化することにより、前記第１の溝に第１の電極を埋め込み形成する工程と、前記第１の電極が埋め込まれた第１絶縁膜上に第２絶縁膜を堆積する工程と、前記第１の電極の上部に対応して前記第２絶縁膜に第２の溝を掘る工程と、前記第２絶縁膜を含む半導体基板上に強誘電体膜および第２の電極膜を順次堆積した後に表面を平坦化することにより、前記第２の溝に強誘電体膜および第２の電極を埋め込み形成する工程とを具備し、前記第１の電極、強誘電体膜、第２の電極で強誘電体メモリセルの強誘電体キャパシタ部を形成することを特徴とする。
【００１８】
第５の発明に係る半導体集積回路の製造方法は、半導体基板上に表面が平坦化された第１絶縁膜を形成する工程と、前記第１絶縁膜に第１の溝を掘る工程と、前記第１絶縁膜を含む半導体基板上に第１の電極膜および強誘電体膜を順次堆積した後に表面を平坦化することにより、前記第１の溝に第１の電極および強誘電体膜を埋め込み形成する工程と、前記第１の電極が埋め込まれた第１絶縁膜上に第２絶縁膜を堆積する工程と、前記強誘電体膜の上部に対応して前記第２絶縁膜に第２の溝を掘る工程と、前記第２絶縁膜を含む半導体基板上に第２の電極膜を堆積した後に表面を平坦化することにより、前記第２の溝に第２の電極を埋め込み形成する工程とを具備し、前記第１の電極、強誘電体膜、第２の電極で強誘電体メモリセルの強誘電体キャパシタ部を形成することを特徴とする。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００２１】
第１の実施の形態は、ＦＲＡＭと例えばロジック回路とが混載された少なくとも二層配線構造を有するＬＳＩにおけるＦＲＡＭの強誘電体キャパシタ部および混載デバイスの配線を製造する際に強誘電体メモリセルの強誘電体キャパシタの下方部にビット線を形成する製造工程であり、以下、実施例１〜実施例３を説明する。
【００２２】
（実施例１）（図１乃至図７）
図１乃至図７は、実施例１の製造工程の工程順におけるＬＳＩの断面構造および平面パターンを示している。
【００２３】
まず、図１に示すように、半導体基板（例えばシリコン基板）１０上にメモリセルの電荷転送用のＭＯＳトランジスタ（パストランジスタ）１２ａ、他のデバイス（ロジック回路などの混載デバイス）用のＭＯＳトランジスタ１２ｂなどのＭＯＳトランジスタを形成する。
【００２４】
ここで、１１は基板表層部に選択的に形成された素子分離領域、１３は基板表面に形成されたゲート酸化膜、Ｇはゲート酸化膜１３上に形成されたＭＯＳトランジスタ用のゲート電極部（ワード線ＷＬの一部）である。
【００２５】
この場合、素子分離領域１１は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）、ＬＯＣＯＳ膜（選択酸化膜）など、任意の構造を採用してよい。また、各ワード線ＷＬは、例えばＰドープ・ポリシリコンおよびＷＳｉの２層構造になっており、表面が絶縁膜１５により保護されている。なお、前記ＭＯＳトランジスタは、例えばＮチャネル型のものであり、そのドレイン・ソース領域は、基板表層部の素子形成領域に選択的に形成された基板あるいはウエル領域とは逆導電型の不純物拡散層からなる。
【００２６】
次に、ゲート電極部Ｇ上を含む基板上に平坦化用の第１の層間絶縁膜（例えばＢＰＳＧ膜）１７を堆積した後、化学的機械研磨（ＣＭＰ）により表面を平坦化する。
【００２７】
次に、図２に示すように、第１の層間絶縁膜１７に、ビット線用溝（点線で図示する）２２ａ、コンタクト用溝およびロジック回路などの混載デバイスの第１層配線用溝（点線で図示する）２２ｂなどを選択的に形成し、さらに、配線・キャパシタ用のコンタクトホール２１を形成する。この場合、前記ビット線用溝２２ａの底面には、前記ＭＯＳトランジスタ１２ａのドレイン領域上に対応する部分にビット線コンタクトホール２１を形成し、前記コンタクト用溝の底面には、前記ＭＯＳトランジスタ１２ａのソース領域上に対応する部分にキャパシタコンタクトプラグ用のコンタクトホール２１を形成し、前記第１層配線用溝２２ｂの底面には、配線コンタクトプラグ用のコンタクトホール２１を形成する。
【００２８】
なお、上記ビット線コンタクトホール２２ａ、ビット線用溝２２ｂなどは、紙面より背面側に位置するので点線で図示している。
【００２９】
次に、図３（ａ）に示すように、スパッタ法を用いてバリアメタルとしてＴｉ、ＴｉＮを蒸着後、ＣＶＤ法を用いてＷ膜を堆積することにより、前記配線・キャパシタ用コンタクトホール２１、ビット線用溝２２ａおよび混載デバイスの第１層配線用溝２２ｂに埋め込み、ＣＭＰにより平坦化を行い、コンタクトプラグ３１およびビット線（ＢＬ）（点線で図示する）３２ａ、混載デバイスの第１層配線（点線で図示する）３２ｂを形成する。この際、上記ビット線３２ａの形成と同時に、隣接するロジック回路などの混載デバイスの第１層配線３２ｂを形成することができる。これにより、従来に比べて配線形成の工程数を削減できる。
【００３０】
この後、第２層間絶縁膜４１を形成した後、その表面に絶縁膜として窒化シリコン（ＳｉｘＮｙ）膜３４、あるいは酸化チタン（ＴｉＯ２ ）膜を堆積する。このＳｉｘＮｙ膜３４は、この後のキャパシタ形成工程で用いる酸素処理の際の酸素に対するバリア膜となり、下地トランジスタを酸素から保護する役目を有する。
【００３１】
なお、図３（ｂ）は、図３（ａ）中のＦＲＡＭ部のセルアレイの一部を透視した平面パターンを示しており、ＳＤＧはＭＯＳトランジスタ１２ａのソース・ドレイン・ゲート領域、ＷＬはワード線、ＢＬはビット線３２ａ、３１ｃは第１のキャパシタコンタクトプラグ、３２ｃはビット線用コンタクトプラグである。
【００３２】
次に、図４に示すように、前記ＳｉｘＮｙ膜３４および第２層間絶縁膜４１の前記第１のキャパシタコンタクトプラグ３１の上部にコンタクトホールを形成し、Ｔｉ／ＴｉＮ／Ｗを順次堆積させる。この後、ＣＭＰによりＳｉｘＮｙ膜３４の表面を露出させるとともに平坦化することにより、前記第１のキャパシタコンタクトプラグ３１ｃの上部に連なる第２のキャパシタコンタクトプラグ４２を形成する。
【００３３】
次に、図５（ａ）に示すように、第３層間絶縁膜５１を形成した後、前記第２のキャパシタコンタクトプラグ４２の上部にキャパシタ下部電極用の第１の溝を形成する。この後、下部電極材料であるＴｉ、Ｐｔをスパッタ法により順次堆積し、ＣＭＰを用いて第３層間絶縁膜５１の表面を露出させるとともに平坦化することによりキャパシタ下部電極５２を形成する。
【００３４】
この際、上記キャパシタ下部電極５２の形成と同時に、隣接する混載デバイスの第２層配線５３を形成することができる。これにより、従来に比べて配線形成の工程数を削減できる。
【００３５】
なお、図５（ｂ）は、図５（ａ）中のＦＲＡＭ部の一部を透視した平面パターンを示しており、図３（ｂ）に示した平面パターンと比べて、追加分としてキャパシタ下部電極５２が形成されており、その他は同じである。
【００３６】
次に、図６（ａ）に示すように、第４層間絶縁膜６１を形成した後、前記キャパシタ下部電極５２上に対応する部分に強誘電体膜・キャパシタ上部電極用の第２の溝を形成する。この後、強誘電体膜としてチタン酸ジルコン酸鉛（ＰＺＴ；Ｐｂ（Ｚｒ１−ｘ Ｔｉｘ ）Ｏ３ ）および上部電極膜としてプラチナ（Ｐｔ）をスパッタ法により順次堆積し、ＣＭＰを用いて第４層間絶縁膜６１の表面を露出させることにより平坦化することにより、強誘電体膜６２およびキャパシタ上部電極（キャパシタプレート線）６３を形成する。この際、８５０℃でのＲＴＡ（高速熱処理）を行い、前記強誘電体膜６２のＰＺＴを結晶化した後、上部電極（Ｐｔ）を堆積する。
【００３７】
この後、絶縁膜としてＳｉｘＮｙ膜６４（あるいはＴｉＯ２ 膜）を堆積させておく。このＳｉｘＮｙ膜６４は、この後のプラグ埋め込み工程プロセス中に生じる水素のバリア膜となり、強誘電体キャパシタを保護する役目を有する。
【００３８】
なお、図６（ｂ）は、図６（ａ）中のＦＲＡＭ部の一部を透視した平面パターンを示しており、図５（ｂ）に示した平面パターンと比べて、追加分として強誘電体膜６２および上部電極６３が形成されており、上部電極６３はそれより幅が広い強誘電体膜６２を介して下層の前記キャパシタ下部電極（図５中の５２）に対向しており、その他は同じである。この場合、上部電極６３は、ワード線ＷＬに平行に連続的に形成され、キャパシタプレート線ＰＬとなっている。
【００３９】
次に、図７に示すように、第５層間絶縁膜７１を形成した後、配線用のコンタクトホールの形成、Ａｌの堆積、ＲＩＥ加工を行ってＡｌ配線７２を形成する。この際、上記Ａｌ配線７２の形成と同時に、隣接する混載デバイスの第３層配線７３を形成することができる。これにより、従来に比べて配線形成の工程数を削減できる。
【００４０】
この後、二層配線構造のＬＳＩの場合は、トップパッシベーション絶縁膜を堆積し、パッド部を開口する。三層、四層配線以上の配線構造のＬＳＩの場合は、前記したような層間絶縁膜を形成した後にＡｌリフロー法による配線層を堆積し、パターニングを行う工程を必要回数繰り返し、この後にトップパッシベーション絶縁膜を堆積し、パッド部を開口する。
【００４１】
上記実施例１の工程によれば、ＣＭＰを用いて配線および強誘電体キャパシタを形成することにより、従来のＲＩＥを用いる場合に比べて強誘電体キャパシタの加工を容易化することができる。
【００４２】
また、強誘電体キャパシタ部の下部電極５２の形成時に、隣接する他のデバイスの配線層５３も形成することにより工程数を減じさせることができ、しかも強誘電体メモリ部と他デバイスとの段差が減じ、デバイス相互間の配線形成が容易になることは明白である。
【００４３】
なお、上記実施例１の工程により形成されたＦＲＡＭ部のセルアレイは、図７に示したように、半導体基板１０上に形成された第１絶縁膜５１に掘られた第１の溝に埋め込まれ、表面が平坦化された第１の電極５２と、前記第１の電極が埋め込まれた状態の第１絶縁膜５１上に堆積された第２絶縁膜６１と、前記第１の電極の上部に対応して第２絶縁膜に掘られた第２の溝内に順次堆積された後に表面が平坦化された強誘電体膜６２および第２の電極６３とを具備し、前記第１の電極、強誘電体膜、第２の電極で構成される強誘電体キャパシタ部を有することを特徴とする。
【００４４】
また、上記ＦＲＡＭ部のセルアレイは、図３（ｂ）、図５（ｂ）、図６（ｂ）に示したように、シリコン基板の表層部に形成された電荷転送用の１個のＭＯＳトランジスタと情報記憶用の１個の強誘電体キャパシタとが直列接続された構成を単位セルとし、複数個の単位セルが平面的にみて行列状に配列されており、各素子領域（活性化領域）ＳＤＧ間には素子間分離領域用の酸化膜１１が形成されている。
【００４５】
本例では、上記各列の素子領域ＳＤＧは１列毎に素子領域ＳＤＧの１つ分の長さ（１ピッチ）ずつ位置が偏移しており、各素子領域ＳＤＧが全体として市松状の配置（正格子に対してジグザグ状の配置）で形成されているが、このような配置に限らず、各素子領域ＳＤＧが全体として正格子状の配置で形成されてもよい。
【００４６】
上記各素子領域ＳＤＧは、中央部から一端側の領域に第１のＭＯＳトランジスタを構成する第１のドレイン・チャネル・ソース領域が直線方向に形成されており、上記中央部から他端側の領域に第２のＭＯＳトランジスタを構成する第２のドレイン・チャネル・ソース領域が直線方向に形成されており、上記中央部は上記第１、第２のＭＯＳトランジスタに共通のドレイン領域となっている。
【００４７】
そして、上記ＭＯＳトランジスタのチャネル領域上にゲート酸化膜１３を介してゲート電極部Ｇが形成され、同一行の複数個のＭＯＳトランジスタのゲート電極部Ｇは連続的に連なってワード線ＷＬとして形成され、ワード線ＷＬ群は互いに平行に形成されている。また、ワード線ＷＬ群は、前記素子領域ＳＤＧの配列方向に直交する方向に形成されている。
【００４８】
さらに、上層の第１層間絶縁膜１７には前記ワード線ＷＬ群の形成方向とそれぞれ直交する方向にビット線ＢＬ群が埋め込み形成されている。
【００４９】
この場合、上記第１層間絶縁膜１７には、素子領域ＳＤＧの各中央部の不純物拡散領域（ドレイン領域、本例のＮチャネル型ＭＯＳトランジスタではｎ型）上に対応してビット線コンタクトプラグが開口されており、前記第１層間絶縁膜１７に設けた溝内で上記ビット線コンタクトプラグ上を通るようにビット線ＢＬが形成されており、各ビット線ＢＬは上記ビット線コンタクトプラグコンタクトを介してそれぞれ同一列の複数個の素子領域ＳＤＧの各ドレイン領域にコンタクトしている。
【００５０】
また、前記第１層間絶縁膜１７には、素子領域ＳＤＧの各一端部の不純物拡散領域（ソース領域、本例のＮチャネル型ＭＯＳトランジスタではｎ型）の上に対応して第１のキャパシタコンタクトプラグ３１が形成されている。
【００５１】
そして、前記ビット線ＢＬの上面および前記第１のキャパシタコンタクトプラグ３１の上面の一部には、第２層間絶縁膜４１およびＳｉｘＮｙ膜（あるいはＴｉＯ２ 膜）３４が形成されている。上記第２層間絶縁膜４１およびＳｉｘＮｙ膜３４には前記第１のキャパシタコンタクトプラグ３１に連なる第２のキャパシタコンタクトプラグ４２が形成されている。
【００５２】
さらに、基板表面平坦化用の第３層間絶縁膜５１が形成されており、この上には、単位セル毎にＳＤＧ領域のソース領域の上方を覆うようにスタック構造の強誘電体キャパシタ（下部電極５２、強誘電体膜６２、上部電極６３）が形成されている。この場合、列方向に隣り合う複数の素子領域ＳＤＧは１ピッチずつ位置が偏移しているが、それぞれのソース領域およびその上方の下部電極５２は列方向に一直線上に配列されており、それぞれの上部電極６３は対応する下部電極５２領域上に強誘電体膜６２を介して前記ワード線ＷＬ群の形成方向と平行な方向に（つまり、ビット線ＢＬに直交する方向に）連続的に形成され、キャパシタプレート線ＰＬとなっている。
【００５３】
次に、前記実施例１に示したようなＣＭＰを用いた強誘電体キャパシタ部の形成工程を取り出し、その複数例を詳細に説明する。
【００５４】
（強誘電体キャパシタ部の形成工程例１）（図１０乃至図１２）
まず、図１０に示すように、シリコン基板１上に形成された表面が平坦な第１絶縁膜（酸化膜）２にＲＩＥにより第１の溝２ａを形成する。この後、前記第１の溝内に下部電極膜３を堆積して埋め込み、ＣＭＰを用いて表面を平坦化することにより下部電極３ａを形成する。
【００５５】
この後、図１１に示すように、前記下部電極３ａが埋め込まれて平坦化された第１絶縁膜２上に第２絶縁膜（酸化膜）４を堆積し、ＲＩＥにより第２の溝４ａを形成する。この後、前記第２の溝内に強誘電体膜５および上部電極膜６を順次堆積して埋め込み、ＣＭＰを用いて表面を平坦化することによりキャパシタ絶縁膜５ａおよび上部電極６ａを形成する。
【００５６】
図１２は、上記したように形成された強誘電体キャパシタ部の平面パターンの一例を示している。即ち、複数個の強誘電体キャパシタ部の各下部電極３ａが一直線上に配列されており、第２の溝およびそれに埋め込まれた強誘電体膜５ａは、下部電極３ａの幅より広い幅を有し、複数個の強誘電体キャパシタ部の各下部電極の上部を含む領域に共通に形成されており、上部電極６ａは、複数個の強誘電体キャパシタ部の各下部電極３ａの上方でその配列方向に連続的に形成されている。
【００５７】
上記した形成工程例１により形成された強誘電体キャパシタ部によれば、下部電極３ａの面積を正確に形成でき、この下部電極３ａの面積でキャパシタの面積を正確に決定することが形成できる。
【００５８】
（強誘電体キャパシタ部の形成工程例２）（図１３乃至図１５）
まず、図１３に示すように、シリコン基板１上に形成された表面が平坦な第１絶縁膜（酸化膜）２にＲＩＥにより第１の溝２ａを形成する。この後、前記第１の溝内に下部電極膜３および強誘電体膜５を堆積して埋め込み、ＣＭＰを用いて表面を平坦化することにより下部電極３ｂおよびキャパシタ絶縁膜５ｂを形成する。
【００５９】
この後、図１４に示すように、前記下部電極３ｂおよびキャパシタ絶縁膜５ｂが埋め込まれて平坦化された第１絶縁膜２上に第２絶縁膜（酸化膜）４を堆積し、ＲＩＥにより第２の溝４ａを形成する。この後、前記第２の溝内に上部電極膜６を堆積して埋め込み、ＣＭＰを用いて表面を平坦化することにより上部電極６ｂを形成する。
【００６０】
図１５は、上記したように形成された強誘電体キャパシタ部の平面パターンの一例を示している。即ち、第１の溝に埋め込まれた複数個の強誘電体キャパシタ部の各下部電極３ｂおよび各キャパシタ絶縁膜５ｂが各セル毎に独立に形成されるとともに一直線上に配列されている。そして、第２の溝およびそれに埋め込まれた上部電極６６は、各キャパシタ絶縁膜５ｂより小さい面積を有するとともに各キャパシタ絶縁膜５ｂに個別に対応して形成されている。さらに各上部電極６ｂは、電極取り出し用配線８により接続される。
【００６１】
上記した形成工程例２により形成された強誘電体キャパシタ部によれば、上部電極６ｂの面積を正確に形成でき、この上部電極６ｂの面積でキャパシタの面積を正確に決定することが形成できる。
【００６２】
（強誘電体キャパシタ部の形成工程例３）（図１６乃至図１９）
まず、図１６に示すように、シリコン基板１上に形成された表面が平坦な第１絶縁膜（酸化膜）２にＲＩＥにより第１の溝２ａを形成する。この後、前記第１の溝内に下部電極膜３を堆積して埋め込み、ＣＭＰを用いて表面を平坦化することにより下部電極３ｃを形成する。
【００６３】
この後、図１７に示すように、前記下部電極が埋め込まれて平坦化された第１絶縁膜２上に第２絶縁膜（酸化膜）４を堆積し、ＲＩＥにより第２の溝４ａを形成する。この後、前記第２の溝内に強誘電体膜５を堆積して埋め込み、ＣＭＰを用いて表面を平坦化することによりキャパシタ絶縁膜５ｃを形成する。
【００６４】
この後、図１８に示すように、前記キャパシタ絶縁膜５ｃが埋め込まれて平坦化された第２絶縁膜４上に第３絶縁膜（酸化膜）７を堆積し、ＲＩＥにより第３の溝７ａを形成する。この後、前記第３の溝内に上部電極膜６を堆積して埋め込み、ＣＭＰを用いて表面を平坦化することにより上部電極６ｃを形成する。
【００６５】
図１９は、上記したように形成された強誘電体キャパシタ部の平面パターンの一例を示している。即ち、複数個の強誘電体キャパシタ部の各下部電極３ｃが一直線上に配列されており、第２の溝およびそれに埋め込まれた強誘電体膜５ｃは、下部電極３ｃより大きい面積を有するとともに各下部電極３ｃに個別に対応して形成されており、第３の溝およびそれに埋め込まれた上部電極６ｃは、複数個の強誘電体キャパシタ部の各下部電極３ｃの上方でその配列方向に連続的に形成されている。
【００６６】
上記した形成工程例３により形成された強誘電体キャパシタ部によれば、下部電極３ｃの面積を正確に形成でき、この下部電極３ｃの面積でキャパシタの面積を正確に決定することが形成できる。
【００６７】
なお、前記したような強誘電体キャパシタ部の形成工程例１、２、３とは別の形成工程として、図示しないが、表面が平坦化された下地絶縁膜に強誘電体キャパシタ埋め込み用の溝を形成し、この溝内に下部電極膜、強誘電体膜、上部電極膜を一括して順次埋め込んだ後にＣＭＰを用いて表面を平坦化することにより強誘電体キャパシタ部を形成する方法があるが、この方法は、上部電極の面積の制御が困難であり、強誘電体キャパシタの容量のばらつきが大きくなる。
【００６８】
換言すれば、集積度がより高いＬＳＩでは、ＣＭＰを用いた強誘電体キャパシタ部の形成方法の中でも、前記強誘電体キャパシタ部の形成工程例１〜３が特に適している。
【００６９】
（実施例２）（図８）
実施例２の製造工程は、実施例１の強誘電体キャパシタ部の形成工程として前記形成工程例１に代えて形成工程例２を採用したものであり、それにより製造されたＬＳＩの一部の断面構造の一例を図８に示している。
【００７０】
図８において、５２ｂは下部電極、６２ｂは強誘電体膜、６３ｂは上部電極であり、その他の図７中と同一部分には同一符号を付している。
【００７１】
（実施例３）（図９）
実施例３の製造工程は、実施例１の強誘電体キャパシタ部の形成工程として前記形成工程例１に代えて形成工程例３を採用したものであり、それにより製造されたＬＳＩの一部の断面構造の一例を図９に示している。
【００７２】
図９において、５２ｃは下部電極、６２ｃは強誘電体膜、６３ｃは上部電極、６５は絶縁膜であり、その他の図７中と同一部分には同一符号を付している。
【００７３】
（第２の実施の形態）（実施例４〜実施例６）
第２の実施の形態は、強誘電体メモリセルの強誘電体キャパシタ部の上方部にビット線を形成する製造工程であり、以下、実施例４〜実施例６を説明する。
【００７４】
（実施例４）（図２０乃至図２４）
図２０乃至図２４は、前記第１の実施の形態で述べた強誘電体キャパシタ部の形成工程１と同様の工程を採用した場合の工程順におけるＬＳＩの断面構造および平面パターンを示している。
【００７５】
まず、図２０に示すように、フィールド酸化膜１１、スイッチングＭＯＳトランジスタ１２ａ、１２ｂ、ゲート電極表面絶縁膜１５を形成した後、第１層間絶縁膜１７（例えばＢＰＳＧ）を形成し、ＣＭＰにより、前記第１層間絶縁膜１７の表面を平坦化する。この後、キャパシタ用コンタクトホール２２および上部ビット線用のコンタクトホール２２ａを形成する。
【００７６】
次に、図２１（ａ）に示すように、バリアメタルとしてＴｉ、ＴｉＮを蒸着後、ＣＶＤ法を用いてＷ膜を堆積し、前記コンタクトホールに埋め込み、コンタクトプラグ３１、３２ａを形成する。この後、エッチバックあるいはＣＭＰを行い、第１層間絶縁膜１７の表面を露出させる。
【００７７】
次に、前記平坦化された表面に絶縁膜としてＳｉｘＮｙ膜（あるいはＴｉＯ２ 膜）３４を堆積させておく。このＳｉｘＮｙ膜３４は、この後のキャパシタ形成工程で用いる酸素処理の際の酸素に対するバリア膜となり、下地トランジスタを酸素から保護する役目を有する。
【００７８】
なお、図２１（ｂ）は、図２１（ａ）中のＦＲＡＭ部のセルアレイの一部を透視した平面パターンを示しており、
ＳＤＧはＭＯＳトランジスタ１２ａのソース・ドレイン・ゲート領域、ＷＬはワード線、３１ｃはキャパシタコンタクトプラグ、３２ａは第１のビット線コンタクトプラグである。
【００７９】
次に、図２２（ａ）に示すように、前記平坦化されたＳｉｘＮｙ膜３４上に第２層間絶縁膜４１を形成した後、キャパシタ下部電極形成予定領域にキャパシタ下部電極形成用の溝を形成するとともに第１のビット線コンタクトプラグのコンタクト部用の溝および混載デバイスの第１層配線用の溝を形成し、下部電極膜としてＴｉ／Ｐｔを堆積させる。この後、ＣＭＰにより前記第２層間絶縁膜４１の表面を露出させることにより、前記溝内にキャパシタ下部電極４２が残る。この際、キャパシタ下部電極４２の形成と同時に、第１のビット線コンタクトプラグのコンタクト部４２ａおよび隣接する混載デバイスの第１層配線４３を形成することができる。これにより、従来に比べて配線形成の工程数を削減できる。
【００８０】
なお、図２２（ｂ）は、図２２（ａ）中のＦＲＡＭ部のセルアレイの一部を透視した平面パターンを示しており、図２１（ｂ）に示した平面パターンと比べて、キャパシタ下部電極４２および第１のビット線コンタクトプラグのコンタクト部４２ａが付加されており、その他は同じである。
【００８１】
次に、図２３（ａ）に示すように、前記平坦化された第２層間絶縁膜４１上に第３層間絶縁膜５１を形成する。この後、前記第３層間絶縁膜５１の前記キャパシタ下部電極４２上に対応する部分に強誘電体膜・キャパシタ上部電極用の第２の溝を形成する。この後、スパッタ法によりＰＺＴ膜、上部電極用のＰｔ膜を順次堆積し、ＣＭＰを用いて第３層間絶縁膜５１の表面を露出させることにより、前記溝内にキャパシタ絶縁膜５２およびキャパシタ上部電極５３が残る。この後、８５０℃でのＲＴＡを行い、前記ＰＺＴを結晶化する。
【００８２】
この後、前記平坦化された第３間絶縁膜５１の表面に、絶縁膜としてＳｉｘＮｙ膜（あるいはＴｉＯ２ 膜）５４を堆積させておく。このＳｉｘＮｙ膜５４は、この後のプラグ埋め込み工程プロセス中に生じる水素のバリア膜となり、強誘電体キャパシタを保護する役目を有する。
【００８３】
なお、図２３（ｂ）は、図２３（ａ）中のＦＲＡＭ部の一部を透視した平面パターンを示しており、図２２（ｂ）に示した平面パターンと比べて、キャパシタ絶縁膜５２およびキャパシタ上部電極５３が付加されており、その他は同じである。
【００８４】
次に、図２４（ａ）に示すように、前記ＳｉｘＮｙ膜５４上に第４層間絶縁膜７１を形成し、この絶縁膜７１、前記ＳｉｘＮｙ膜５４および第３層間絶縁膜５１の前記第１のビット線コンタクトプラグのコンタクト部４２ａ上に対応する部分にコンタクトホールを形成する。この後、バリアメタルとしてＴｉ、ＴｉＮを蒸着した後、ＣＶＤ法を用いてＷ膜を堆積し、前記コンタクトホールに埋め込み、第２のビット線コンタクトプラグ６３を形成する。この後、エッチバックあるいはＣＭＰを行い、第４層間絶縁膜７１の表面を露出させる。
【００８５】
次に、前記平坦化された第４層間絶縁膜７１上に、ビット線用のＡｌ堆積、ＲＩＥ加工を行ってビット線（ＢＬ）７２を形成する。この際、Ａｌ配線７２の形成と同時に、隣接する混載デバイスの第２層配線７３を形成することができる。これにより、従来に比べて配線形成の工程数を削減できる。
【００８６】
なお、図２４（ｂ）は、図２４（ａ）中のＦＲＡＭ部の一部を透視した平面パターンを示しており、図２３（ｂ）に示した平面パターンと比べて、ビット線７２が付加されており、その他は同じである。
【００８７】
上記実施例４の工程によれば、ＣＭＰを用いて強誘電体キャパシタおよび配線を形成することにより、従来のＲＩＥを用いる場合に比べてキャパシタ加工を容易化することができる。
【００８８】
また、キャパシタ部の下部電極の形成時に隣接する他のデバイスの配線層も形成することにより工程数を減じさせることができ、しかも強誘電体メモリ部と他のデバイスとの段差は減じ、デバイス相互間の配線形成が容易になることは明白である。
【００８９】
なお、第２の実施の形態においても、強誘電体キャパシタ部の形成に際して前記第１の実施の形態で述べた強誘電体キャパシタ部の形成工程例２、３と同様の工程を採用することが可能である。
【００９０】
（実施例５）（図２５）
前記第１の実施の形態で述べた強誘電体キャパシタ部の形成工程２と同様の工程を採用した場合以外は実施例４と全く同様に製造したＬＳＩについて、強誘電体キャパシタ部の断面構造を図２５に示している。
【００９１】
図２５において、４２ｂは下部電極、５２ｂは強誘電体膜、５３ｂは上部電極であり、その他の図２４中と同一部分には同一符号を付している。
【００９２】
（実施例６）（図２６）
前記第１の実施の形態で述べた強誘電体キャパシタ部の形成工程３と同様の工程を採用した場合以外は実施例４と全く同様に製造したＬＳＩについて、強誘電体キャパシタ部の断面構造を図２６に示している。
【００９３】
図２６において、４２ｃは下部電極、５２ｃは強誘電体膜、５３ｃは上部電極、６１は絶縁膜であり、その他の図２４中と同一部分には同一符号を付している。
【００９４】
（第３の実施の形態）（実施例７〜実施例９）
第３の実施の形態は、強誘電体キャパシタの下部あるいは上部電極と同一配線層にビット線を形成する場合の製造工程であり、以下、実施例７〜実施例９を説明する。
【００９５】
（実施例７）（図２７乃至図３１）
図２７乃至図３１は、前記第１の実施の形態で述べた強誘電体キャパシタ部の形成工程１と同様の工程を採用した場合の工程順におけるＬＳＩの断面構造および平面パターンを示している。
【００９６】
まず、図２７に示すように、フィールド酸化膜１１、スイッチングＭＯＳトランジスタ１２ａ、１２ｂ、ゲート電極保護膜１５を形成した後、第１層間絶縁膜１７（例えばＢＰＳＧ）を形成し、ＣＭＰにより、前記第１層間絶縁膜１７の表面を平坦化する。この後、キャパシタ下部電極用のコンタクトホール２２、上部ビット線用のコンタクトホール２２ａを形成する。
【００９７】
次に、図２８（ａ）に示すように、バリアメタルとしてＴｉ、ＴｉＮを蒸着後、ＣＶＤ法を用いてＷ膜を堆積し、前記コンタクトホールに埋め込み、キャパシタコンタクトプラグ３１、ビット線コンタクトプラグ３２ａを形成する。この後、エッチバックあるいはＣＭＰを行い、第１層間絶縁膜１７の表面を露出させる。
【００９８】
この後、前記平坦化された第１層間絶縁膜１７の表面に絶縁膜としてＳｉｘＮｙ膜（あるいはＴｉＯ２ 膜）３４を堆積させておく。このＳｉｘＮｙ膜３４は、この後のキャパシタ形成工程で用いる酸素処理の際の酸素に対するバリア膜となり、下地トランジスタを酸素から保護する役目を有する。
【００９９】
なお、図２８（ｂ）は、図２８（ａ）中のＦＲＡＭ部のセルアレイの一部を透視した平面パターンを示しており、ＳＤＧはＭＯＳトランジスタ１２ａのソース・ドレイン・ゲート領域、ＷＬはワード線、３１ｃはキャパシタプラグの３１コンタクト部、３２ｃはビット線コンタクトプラグである。
【０１００】
次に、図２９（ａ）に示すように、前記ＳｉｘＮｙ膜３４上に第２層間絶縁膜４１を形成した後、キャパシタ下部電極形成予定領域・ビット線形成予定領域にそれぞれ溝（図示せず）を形成し、下部電極膜としてＴｉ／Ｐｔを堆積させる。この後、ＣＭＰにより前記第２層間絶縁膜４１の表面を露出させることにより、前記溝内にキャパシタ下部電極４２が残るとともにビット線（図示せず）が残る。
【０１０１】
この際、前記キャパシタ下部電極４２の形成と同時に、隣接する混載デバイスの第１層配線４３を形成することができる。これにより、従来に比べて配線形成の工程数を削減できる。
【０１０２】
なお、図２９（ｂ）は、図２９（ａ）中のＦＲＡＭ部のセルアレイの一部を透視した平面パターンを示しており、図２８（ｂ）に示した平面パターンと比べて、キャパシタ下部電極４２およびビット線ＢＬが付加されており、その他は同じである。
【０１０３】
次に、図３０（ａ）に示すように、前記平坦化された第２層間絶縁膜４１上に第３層間絶縁膜５１を形成する。この後、前記第３層間絶縁膜５１の前記キャパシタ下部電極４２上に対応する部分に強誘電体膜・キャパシタ上部電極用の第２の溝を形成する。この後、スパッタ法によりＰＺＴ膜、上部電極用のＰｔ膜を順次堆積し、ＣＭＰを用いて第３層間絶縁膜５１の表面を露出させることにより、前記溝内にキャパシタ絶縁膜５２が残るとともにキャパシタ上部電極５３が残る。この後、８５０℃でのＲＴＡを行い、前記ＰＺＴを結晶化する。
【０１０４】
次に、前記平坦化された第３層間絶縁膜５１の表面に、絶縁膜として水素基を含まないＳｉｘＮｙ膜（あるいはＴｉＯ２ 膜）５４をスパッタ法により堆積させておく。このＳｉｘＮｙ膜５４は、この後のプラグ埋め込み工程で用いる水素処理の際の水素に対するバリア膜となり、強誘電体キャパシタを水素から保護する役目を有する。
【０１０５】
なお、図３０（ｂ）は、図３０（ａ）中のＦＲＡＭ部のセルアレイの一部を透視した平面パターンを示しており、図２９（ｂ）に示した平面パターンと比べて、キャパシタ絶縁膜５２およびキャパシタ上部電極５３（キャパシタプレート線ＰＬ）が付加されており、その他は同じである。
【０１０６】
次に、図３１に示すように、前記ＳｉｘＮｙ膜５４上に第４層間絶縁膜７１を形成した後に平坦化する。次に、前記平坦化された第４層間絶縁膜７１上に、上部配線用のＡｌ堆積、ＲＩＥ加工を行って上部配線（Ａｌ配線）７２を形成する。この際、上記Ａｌ配線７２の形成と同時に、隣接する混載デバイスの第２層配線７３を形成することができる。これにより、従来に比べて配線形成の工程数を削減できる。
【０１０７】
上記実施例７の工程によれば、ＣＭＰを用いて強誘電体キャパシタおよび配線を形成することにより、従来のＲＩＥを用いる場合に比べてキャパシタ加工を容易化することができる。
【０１０８】
また、キャパシタ部の下部電極の形成時に隣接する他のデバイスの配線層も形成することにより工程数を減じさせることができ、しかも強誘電体メモリ部と他のデバイスとの段差は減じ、相互デバイス上の平坦化が可能になり、微細配線の形成が容易になることは明白である。
【０１０９】
（実施例８）（図３２）
前記第１の実施の形態で述べた強誘電体キャパシタ部の形成工程２と同様の工程を採用した場合以外は実施例７と全く同様に製造したＬＳＩについて、強誘電体キャパシタ部の断面構造を図３２に示している。
【０１１０】
図３２において、４２ｂは下部電極、５２ｂは強誘電体膜、５３ｂは上部電極であり、その他の図３１中と同一部分には同一符号を付している。
【０１１１】
（実施例９）（図３３）
前記第１の実施の形態で述べた強誘電体キャパシタ部の形成工程３と同様の工程を採用した場合以外は実施例７と全く同様に製造したＬＳＩについて、強誘電体キャパシタ部の断面構造を図３３に示している。
【０１１２】
図３３において、４２ｃは下部電極、５２ｃは強誘電体膜、５３ｃは上部電極、６１は絶縁膜であり、その他の図３１中と同一部分には同一符号を付している。
【０１１３】
なお、前記第１〜第３の実施の形態において、前記各実施例１〜９に示したＳｉｘＮｙ膜（あるいはＴｉＯ２ 膜）を用いない場合には、ＣＶＤ法によるＷの埋め込みを用いてコンタクトプラグを形成すると、プロセス中に生じる水素によって強誘電体膜を用いたキャパシタが劣化する。
【０１１４】
そこで、このような場合には、ＣＶＤ法によるＷの埋め込みに代えてＡｌリフロー法を用いてコンタクトプラグを形成するとよい。上記Ａｌリフロー法とは、Ａｒ雰囲気中で基板温度を４００℃〜４７０℃に設定して高周波マグネトロンスパッタによりＡｌを堆積する方法（Ａｌを高温で溶解し泳動的にビアを埋め込むＡｌリフロー法）であり、プロセス中に水素を含まないので、強誘電体キャパシタ膜に対するダメージが少ない。
【０１１５】
ところで、前記各実施例１〜９では、強誘電体キャパシタの上部電極あるいは下部電極の材料としてＰｔを採用した。その理由は、Ｐｔは、高融点金属であり、かつ、酸化されない金属であるからであり、強誘電体特性に関しても強誘電体キャパシタに適している。
【０１１６】
他に、強誘電体キャパシタに適する材料としては、前記Ｐｔのほか、Ｉｒ、ＩｒＯｘ、Ｒｕ、ＲｕＯｘ、Ｒｅ、ＲｅＯｘ、それらの化合物などの貴金属あるいは導電性酸化物が挙げられる。
【０１１７】
ここで、Ｐｔの比抵抗は９．８１Ωｍ（Ｉｒの比抵抗は４．８１Ωｍ）であり、従来のＬＳＩに用いられているＡｌの比抵抗２．５０Ωｍ、現在実用化の検討が進んでいるＣｕの比抵抗１．５５Ωｍと比較すると、４〜６倍位高い。即ち、他の混載デバイスの配線を強誘電体キャパシタの電極に従来用いられているＰｔあるいはＩｒで形成しようとすると、配線抵抗が大きくなり、素子の高速動作が制限されてしまう。そこで、強誘電体キャパシタの電極にＡｌ、Ｃｕのような低抵抗の材質のものを用いることも考えられる。
【０１１８】
しかし、強誘電体キャパシタを形成するためには、少なくとも６００℃以上の熱処理が必要なため、この温度以下の融点を有する元素は適さない。何故なら、強誘電体キャパシタの形成時に融解が生じてしまうためである。強誘電体膜を結晶化するのに必要な６００℃以上の融点を有し、低抵抗の材料としては、Ｃｕ （融点１０８５℃）、Ｗ（融点３３８７℃）、Ｍｏ（融点２６１０℃）が挙げられる。但し、強誘電体キャパシタの上部電極に関しては、強誘電体膜の形成後に形成するので、Ｃｕ、Ｗ、Ｍｏ等の材質のほか、Ａｌ材料を採用することが可能になる。
【０１１９】
一方で、前述したように強誘電体膜に直接に接触する電極に関しては、酸化されないＰｔ、あるいは酸化されても低抵抗のＩｒ、ＩｒＯｘ、Ｒｕ、ＲｕＯｘ、Ｒｅ、ＲｅＯｘやそれらの化合物が適するので、電極構造としては以下のような低抵抗の構造のものが適する。
【０１２０】
即ち、強誘電体キャパシタの電極材料を用いて低抵抗の配線を形成するには、上部電極として（Ｃｕ／Ｔｉ／ＴｉＮ／Ｐｔ）、強誘電体膜としてＰＺＴ、下部電極として（Ｐｔ／ＴｉＮ／Ｔｉ／Ｃｕ）が考えられる。ここで、Ｔｉ／ＴｉＮはＣｕ電極の酸化に対するバリアメタルである。
【０１２１】
また、上部電極として低抵抗メタル（Ｃｕ、Ｗ、Ｍｏ、Ｒｈなど）／バリアメタル（Ｔｉ／ＴｉＮ、Ｗ／ＷＮなど）／貴金属（Ｐｔ、Ｉｒ、Ｒｕ、Ｒｅおよびその酸化物、あるいはこれらを少なくとも１つ有する化合物）の層構造、下部電極として貴金属（Ｐｔ、Ｉｒ、Ｒｕ、Ｒｅおよびその酸化物、あるいはこれらを少なくとも１つ有する化合物）／バリアメタル（Ｔｉ／ＴｉＮ、Ｗ／ＷＮなど）／低抵抗かつ高融点のメタル（Ａｌ、Ｃｕ、Ｗ、Ｍｏ、Ｒｈなど）の層構造が考えられる。
【０１２２】
上記したような電極構造を採用することにより、強誘電体キャパシタの電極材料を用いた配線を低抵抗で実現でき、素子の高速特性の制限を回避することができる。
【０１２３】
なお、本発明においては、強誘電体キャパシタにおいても、前記ＰＺＴ以外にＰＬＺＴ（Ｐｂ１−ｙ Ｌａｙ Ｚｒ１−ｘ Ｔｉｘ Ｏ３ ）、ＢＩＴ（Ｂｉ４ Ｔｉ３ Ｏ１２）等のペロブスカイト構造を含む酸化物あるいはそれらの一部を置換元素に置換した酸化物のほか、ストロンチウム・ビスマス・タンタル（ＳＢＴ；ＳｒＢｉ２ Ｔａ２ Ｏ９ ）等のビスマス層状化合物を用いることができる。
【０１２４】
【発明の効果】
上述したように本発明によれば、高集積化および他のデバイスとの混載を容易ならしめ、電極加工が容易で強誘電体キャパシタにダメージが入らない構造を有する半導体集積回路およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＦＲＡＭと他のデバイスとを混載したＬＳＩの製造工程の実施例１に係る一部を示す断面図。
【図２】図１の工程に続く工程を示す断面図。
【図３】図２の工程に続く工程を示す断面図および平面図。
【図４】図３の工程に続く工程を示す断面図。
【図５】図４の工程に続く工程を示す断面図および平面図。
【図６】図５の工程に続く工程を示す断面図および平面図。
【図７】図６の工程に続く工程を示す断面図。
【図８】本発明の第１の実施の形態に係るＬＳＩの製造工程の実施例２に係る一部を示す断面図。
【図９】本発明の第１の実施の形態に係るＬＳＩの製造工程の実施例３に係る一部を示す断面図。
【図１０】本発明のＬＳＩの製造工程におけるＣＭＰを用いた強誘電体キャパシタ部の形成工程例１の一部を示す断面図。
【図１１】図１０の工程に続く工程を示す断面図。
【図１２】図１０、図１１の工程により形成された強誘電体キャパシタ部を示す平面図。
【図１３】本発明のＬＳＩの製造工程におけるＣＭＰを用いた強誘電体キャパシタ部の形成工程例２の一部を示す断面図。
【図１４】図１３の工程に続く工程を示す断面図。
【図１５】図１３、図１４の工程により形成された強誘電体キャパシタ部を示す斜視図。
【図１６】本発明のＬＳＩの製造工程におけるＣＭＰを用いた強誘電体キャパシタ部の形成工程例３の一部を示す断面図。
【図１７】図１６の工程に続く工程を示す断面図。
【図１８】図１７の工程に続く工程を示す断面図。
【図１９】図１６乃至図１８の工程により形成された強誘電体キャパシタ部を示す平面図。
【図２０】本発明の第２の実施の形態に係るＦＲＡＭと他のデバイスとを混載したＬＳＩの製造工程の実施例４に係る一部を示す断面図。
【図２１】図２０の工程に続く工程を示す断面図および平面図。
【図２２】図２１の工程に続く工程を示す断面図および平面図。
【図２３】図２２の工程に続く工程を示す断面図および平面図。
【図２４】図２３の工程に続く工程を示す断面図。
【図２５】本発明の第２の実施の形態に係るＬＳＩの製造工程の実施例５に係る一部を示す断面図。
【図２６】本発明の第２の実施の形態に係るＬＳＩの製造工程の実施例６に係る一部を示す断面図。
【図２７】本発明の第３の実施の形態に係るＦＲＡＭと他のデバイスとを混載したＬＳＩの製造工程の実施例７に係る一部を示す断面図。
【図２８】図２７の工程に続く工程を示す断面図および平面図。
【図２９】図２８の工程に続く工程を示す断面図および平面図。
【図３０】図２９の工程に続く工程を示す断面図および平面図。
【図３１】図３０の工程に続く工程を示す断面図。
【図３２】本発明の第３の実施の形態に係るＬＳＩの製造工程の実施例８に係る一部を示す断面図。
【図３３】本発明の第３の実施の形態に係るＬＳＩの製造工程の実施例９に係る一部を示す断面図。
【図３４】キャパシタＰｔ電極をＲＩＥ加工した時の図。
【図３５】強誘電体メモリ部と混載デバイスの段差を説明する図。
【符号の説明】
２…第１絶縁膜、
３ａ…第１の電極、
４…第２絶縁膜、
５ａ…強誘電体膜、
６ａ…第２の電極。
【発明の属する技術分野】
本発明は、半導体集積回路およびその製造方法に係り、特に強誘電体膜をキャパシタ絶縁膜として用いた不揮発性強誘電体メモリ（ＦＲＡＭセル）のアレイを有する不揮発性強誘電体メモリ（ＦＲＡＭ）を含む大規模半導体集積回路（ＬＳＩ）およびその製造方法に関する。
【０００２】
【従来の技術】
ＦＲＡＭセルは、ＤＲＡＭセルのキャパシタを強誘電体キャパシタに置き換えた構成になっており、スイッチ用のＭＯＳトランジスタを介して強誘電体キャパシタから分極反転あるいは非反転の際の電荷を取りだす方式（データ破壊読み出し）を用いており、動作電源をオフ状態にしてもメモリセルに書かれている記憶データは失われない特徴がある。
【０００３】
ＦＲＡＭは、大容量メモリの代表であるＤＲＡＭと比較すると、不揮発性であるためにデータ保持にリフレッシュ動作が不要であって待機時の消費電力が不要であるという特徴を持つ。また、他の不揮発性メモリであるフラッシュメモリと比較すると、データ書換え回数が多く、かつデータ書き換え速度が著しく速いという特徴を持つ。また、メモリーカード等に使用される電池バックアップが必要なＳＲＡＭと比較しても、消費電力が小さく、セル面積を大幅に小さくできるという特徴を持つ。
【０００４】
上記のような特徴を持つＦＲＡＭは、バッテリーレスで高速動作が可能であるので、非接触カード（例えばＲＦ−ＩＤ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ−Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）への展開が始まりつつある。また、既存のＤＲＡＭ、フラッシュメモリ、ＳＲＡＭとの置き換え、ロジック混載デバイスへの適用等、その期待は大変大きい。
【０００５】
なお、ＦＲＡＭの製造に際しては、下地絶縁膜上に下部電極／強誘電体膜／上部電極のスタック構造を有する強誘電体キャパシタを形成し、その上層の酸化膜に開けたコンタクトホールを介してＡｌ、Ｃｕなどの金属配線を施し、パッシベーション膜で保護する。
【０００６】
ところで、前記したようにＦＲＡＭセルは高速・低消費電力動作が可能であり、高集積化の実現が期待されており、メモリセル面積の縮小や強誘電体の劣化の少ない製造プロセスの検討が必要となっている。
【０００７】
しかし、既存のＦＲＡＭデバイスは、ＤＲＡＭ、ロジック等、他のデバイスとの混載並びに高集積化に不可欠となる多層配線技術は未だ確立していない状況である。
【０００８】
ＦＲＡＭデバイスを搭載したＬＳＩの高集積化、多層配線が難しい原因の１つとして、キャパシタの微細ドライエッチング加工技術が困難であることが挙げられる。
【０００９】
即ち、図３４に示すように、キャパシタの微細ドライエッチング加工、特にキャパシタ電極に用いられるＰｔ電極１０１ を例えば半導体基板１００ 上に形成する際、フォトリソグラフィ工程によるレジストパターン１０２ を作成し、ＲＩＥ（反応性イオンエッチング）工程によりＰｔ１０１ ′を加工すると、残査（フェンス）１０３ が形成されてしまい、その後のプロセスで上記フェンス１０３ を除去することができない。また、現時点では、Ｐｔ電極１０１ の加工は高々０．５μｍレベル（プロファイル、７０度）であり、微細化する際の大きな問題となっている。
【００１０】
また、ＦＲＡＭデバイスを搭載したＬＳＩの高集積化、多層配線が難しい原因の１つとして、キャパシタに用いる強誘電体材料が還元雰囲気（特に水素雰囲気）に大変弱いことが挙げられる。即ち、既存のＬＳＩ工程は水素が混入するプロセスが殆んどであり、その一例として多層配線構造のビアを埋める工程において特にアスペクト比が大きなビアを埋める方法としてＣＶＤ法によるＷの埋め込みが主に用いられるが、このＷを埋め込む工程では水素基が多く発生するので、強誘電体に大きなダメージを与える。
【００１１】
また、図３５に示すように、ＦＲＡＭデバイスと他のデバイスとを混載する場合にも課題がある。通常、下部電極１０５ ／強誘電体膜１０６ ／上部電極１０７ のスタック構造を有する強誘電体キャパシタをＦＲＡＭデバイスに形成する工程は、他のデバイスを形成した後に実施される。この最大理由は、強誘電体膜１０６ が前述したように還元雰囲気に弱いためである。この結果、強誘電体キャパシタ分の段差が相互デバイス間に生じ、この段差上で下層あるいは上層の絶縁膜１０８ 、１０８ ′に開けたコンクタトホールを介して配線１０９ 形成することは困難となる。
【００１２】
【発明が解決しようとする課題】
上記したように従来のＦＲＡＭデバイスを内蔵する半導体集積回路の構造は、他のデバイスとの混載並びに高集積化が困難であるという問題があった。
【００１３】
本発明は上記の問題点を解決すべくなされたもので、高集積化および他のデバイスとの混載を容易ならしめ、電極加工が容易で強誘電体キャパシタにダメージが入らない構造を有する半導体集積回路およびその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
第１の発明に係る半導体集積回路は、半導体基板上に形成された第１絶縁膜と、前記第１絶縁膜に掘られた第１の溝に埋め込まれた後に表面が平坦化された第１の電極と、前記第１の溝に第１の電極が埋め込まれた状態の前記第１絶縁膜上に堆積された第２絶縁膜と、前記第１の電極の上部に対応して前記第２絶縁膜に掘られた第２の溝内に順次堆積された後に表面が平坦化された強誘電体膜および第２の電極とを具備し、前記第１の電極、強誘電体膜、第２の電極で構成される強誘電体キャパシタ部を有することを特徴とする。
【００１５】
第２の発明に係る半導体集積回路は、半導体基板上に形成された第１絶縁膜と、前記第１絶縁膜に掘られた第１の溝内に順次堆積された後に表面が平坦化された第１の電極および強誘電体膜と、前記第１の溝に第１の電極および強誘電体膜が埋め込まれた状態の前記第１絶縁膜上に堆積された第２絶縁膜と、前記強誘電体膜の上部に対応して前記第２絶縁膜に掘られた第２の溝に埋め込まれた後に表面が平坦化された第２の電極とを具備し、前記第１の電極、強誘電体膜、第２の電極で構成される強誘電体キャパシタ部を有することを特徴とする。
【００１６】
第３の発明に係る半導体集積回路は、半導体基板上に形成された第１絶縁膜と、前記第１絶縁膜に掘られた第１の溝内に堆積された後に表面が平坦化された第１の電極と、前記第１の溝に第１の電極が埋め込まれた状態の前記第１絶縁膜上に堆積された第２絶縁膜と、前記第１の電極の上部に対応して前記第２絶縁膜に掘られた第２の溝内に堆積された後に表面が平坦化された強誘電体膜と、前記第２の溝に強誘電体膜が埋め込まれた状態の前記第２絶縁膜上に堆積された第３絶縁膜と、前記強誘電体膜の上部に対応して前記第３絶縁膜に掘られた第３の溝内に堆積された後に表面が平坦化された第２の電極とを具備し、前記第１の電極、強誘電体膜、第２の電極で強誘電体キャパシタ部が構成され、複数個の強誘電体キャパシタ部の各第１の電極が一直線上に配列されており、前記第２の溝およびそれに埋め込まれた強誘電体膜は、前記第１の電極より大きい面積を有し、前記各第１の電極に個別に対応して形成されており、前記第３の溝およびそれに埋め込まれた第２の電極は、前記複数個の強誘電体キャパシタ部の各第１の電極の上方でその配列方向に連続的に形成されていることを特徴とする。
【００１７】
第４の発明に係る半導体集積回路の製造方法は、半導体基板上に表面が平坦化された第１絶縁膜を形成する工程と、前記第１絶縁膜に第１の溝を掘る工程と、前記第１絶縁膜を含む半導体基板上に第１の電極膜を堆積した後に表面を平坦化することにより、前記第１の溝に第１の電極を埋め込み形成する工程と、前記第１の電極が埋め込まれた第１絶縁膜上に第２絶縁膜を堆積する工程と、前記第１の電極の上部に対応して前記第２絶縁膜に第２の溝を掘る工程と、前記第２絶縁膜を含む半導体基板上に強誘電体膜および第２の電極膜を順次堆積した後に表面を平坦化することにより、前記第２の溝に強誘電体膜および第２の電極を埋め込み形成する工程とを具備し、前記第１の電極、強誘電体膜、第２の電極で強誘電体メモリセルの強誘電体キャパシタ部を形成することを特徴とする。
【００１８】
第５の発明に係る半導体集積回路の製造方法は、半導体基板上に表面が平坦化された第１絶縁膜を形成する工程と、前記第１絶縁膜に第１の溝を掘る工程と、前記第１絶縁膜を含む半導体基板上に第１の電極膜および強誘電体膜を順次堆積した後に表面を平坦化することにより、前記第１の溝に第１の電極および強誘電体膜を埋め込み形成する工程と、前記第１の電極が埋め込まれた第１絶縁膜上に第２絶縁膜を堆積する工程と、前記強誘電体膜の上部に対応して前記第２絶縁膜に第２の溝を掘る工程と、前記第２絶縁膜を含む半導体基板上に第２の電極膜を堆積した後に表面を平坦化することにより、前記第２の溝に第２の電極を埋め込み形成する工程とを具備し、前記第１の電極、強誘電体膜、第２の電極で強誘電体メモリセルの強誘電体キャパシタ部を形成することを特徴とする。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００２１】
第１の実施の形態は、ＦＲＡＭと例えばロジック回路とが混載された少なくとも二層配線構造を有するＬＳＩにおけるＦＲＡＭの強誘電体キャパシタ部および混載デバイスの配線を製造する際に強誘電体メモリセルの強誘電体キャパシタの下方部にビット線を形成する製造工程であり、以下、実施例１〜実施例３を説明する。
【００２２】
（実施例１）（図１乃至図７）
図１乃至図７は、実施例１の製造工程の工程順におけるＬＳＩの断面構造および平面パターンを示している。
【００２３】
まず、図１に示すように、半導体基板（例えばシリコン基板）１０上にメモリセルの電荷転送用のＭＯＳトランジスタ（パストランジスタ）１２ａ、他のデバイス（ロジック回路などの混載デバイス）用のＭＯＳトランジスタ１２ｂなどのＭＯＳトランジスタを形成する。
【００２４】
ここで、１１は基板表層部に選択的に形成された素子分離領域、１３は基板表面に形成されたゲート酸化膜、Ｇはゲート酸化膜１３上に形成されたＭＯＳトランジスタ用のゲート電極部（ワード線ＷＬの一部）である。
【００２５】
この場合、素子分離領域１１は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）、ＬＯＣＯＳ膜（選択酸化膜）など、任意の構造を採用してよい。また、各ワード線ＷＬは、例えばＰドープ・ポリシリコンおよびＷＳｉの２層構造になっており、表面が絶縁膜１５により保護されている。なお、前記ＭＯＳトランジスタは、例えばＮチャネル型のものであり、そのドレイン・ソース領域は、基板表層部の素子形成領域に選択的に形成された基板あるいはウエル領域とは逆導電型の不純物拡散層からなる。
【００２６】
次に、ゲート電極部Ｇ上を含む基板上に平坦化用の第１の層間絶縁膜（例えばＢＰＳＧ膜）１７を堆積した後、化学的機械研磨（ＣＭＰ）により表面を平坦化する。
【００２７】
次に、図２に示すように、第１の層間絶縁膜１７に、ビット線用溝（点線で図示する）２２ａ、コンタクト用溝およびロジック回路などの混載デバイスの第１層配線用溝（点線で図示する）２２ｂなどを選択的に形成し、さらに、配線・キャパシタ用のコンタクトホール２１を形成する。この場合、前記ビット線用溝２２ａの底面には、前記ＭＯＳトランジスタ１２ａのドレイン領域上に対応する部分にビット線コンタクトホール２１を形成し、前記コンタクト用溝の底面には、前記ＭＯＳトランジスタ１２ａのソース領域上に対応する部分にキャパシタコンタクトプラグ用のコンタクトホール２１を形成し、前記第１層配線用溝２２ｂの底面には、配線コンタクトプラグ用のコンタクトホール２１を形成する。
【００２８】
なお、上記ビット線コンタクトホール２２ａ、ビット線用溝２２ｂなどは、紙面より背面側に位置するので点線で図示している。
【００２９】
次に、図３（ａ）に示すように、スパッタ法を用いてバリアメタルとしてＴｉ、ＴｉＮを蒸着後、ＣＶＤ法を用いてＷ膜を堆積することにより、前記配線・キャパシタ用コンタクトホール２１、ビット線用溝２２ａおよび混載デバイスの第１層配線用溝２２ｂに埋め込み、ＣＭＰにより平坦化を行い、コンタクトプラグ３１およびビット線（ＢＬ）（点線で図示する）３２ａ、混載デバイスの第１層配線（点線で図示する）３２ｂを形成する。この際、上記ビット線３２ａの形成と同時に、隣接するロジック回路などの混載デバイスの第１層配線３２ｂを形成することができる。これにより、従来に比べて配線形成の工程数を削減できる。
【００３０】
この後、第２層間絶縁膜４１を形成した後、その表面に絶縁膜として窒化シリコン（ＳｉｘＮｙ）膜３４、あるいは酸化チタン（ＴｉＯ２ ）膜を堆積する。このＳｉｘＮｙ膜３４は、この後のキャパシタ形成工程で用いる酸素処理の際の酸素に対するバリア膜となり、下地トランジスタを酸素から保護する役目を有する。
【００３１】
なお、図３（ｂ）は、図３（ａ）中のＦＲＡＭ部のセルアレイの一部を透視した平面パターンを示しており、ＳＤＧはＭＯＳトランジスタ１２ａのソース・ドレイン・ゲート領域、ＷＬはワード線、ＢＬはビット線３２ａ、３１ｃは第１のキャパシタコンタクトプラグ、３２ｃはビット線用コンタクトプラグである。
【００３２】
次に、図４に示すように、前記ＳｉｘＮｙ膜３４および第２層間絶縁膜４１の前記第１のキャパシタコンタクトプラグ３１の上部にコンタクトホールを形成し、Ｔｉ／ＴｉＮ／Ｗを順次堆積させる。この後、ＣＭＰによりＳｉｘＮｙ膜３４の表面を露出させるとともに平坦化することにより、前記第１のキャパシタコンタクトプラグ３１ｃの上部に連なる第２のキャパシタコンタクトプラグ４２を形成する。
【００３３】
次に、図５（ａ）に示すように、第３層間絶縁膜５１を形成した後、前記第２のキャパシタコンタクトプラグ４２の上部にキャパシタ下部電極用の第１の溝を形成する。この後、下部電極材料であるＴｉ、Ｐｔをスパッタ法により順次堆積し、ＣＭＰを用いて第３層間絶縁膜５１の表面を露出させるとともに平坦化することによりキャパシタ下部電極５２を形成する。
【００３４】
この際、上記キャパシタ下部電極５２の形成と同時に、隣接する混載デバイスの第２層配線５３を形成することができる。これにより、従来に比べて配線形成の工程数を削減できる。
【００３５】
なお、図５（ｂ）は、図５（ａ）中のＦＲＡＭ部の一部を透視した平面パターンを示しており、図３（ｂ）に示した平面パターンと比べて、追加分としてキャパシタ下部電極５２が形成されており、その他は同じである。
【００３６】
次に、図６（ａ）に示すように、第４層間絶縁膜６１を形成した後、前記キャパシタ下部電極５２上に対応する部分に強誘電体膜・キャパシタ上部電極用の第２の溝を形成する。この後、強誘電体膜としてチタン酸ジルコン酸鉛（ＰＺＴ；Ｐｂ（Ｚｒ１−ｘ Ｔｉｘ ）Ｏ３ ）および上部電極膜としてプラチナ（Ｐｔ）をスパッタ法により順次堆積し、ＣＭＰを用いて第４層間絶縁膜６１の表面を露出させることにより平坦化することにより、強誘電体膜６２およびキャパシタ上部電極（キャパシタプレート線）６３を形成する。この際、８５０℃でのＲＴＡ（高速熱処理）を行い、前記強誘電体膜６２のＰＺＴを結晶化した後、上部電極（Ｐｔ）を堆積する。
【００３７】
この後、絶縁膜としてＳｉｘＮｙ膜６４（あるいはＴｉＯ２ 膜）を堆積させておく。このＳｉｘＮｙ膜６４は、この後のプラグ埋め込み工程プロセス中に生じる水素のバリア膜となり、強誘電体キャパシタを保護する役目を有する。
【００３８】
なお、図６（ｂ）は、図６（ａ）中のＦＲＡＭ部の一部を透視した平面パターンを示しており、図５（ｂ）に示した平面パターンと比べて、追加分として強誘電体膜６２および上部電極６３が形成されており、上部電極６３はそれより幅が広い強誘電体膜６２を介して下層の前記キャパシタ下部電極（図５中の５２）に対向しており、その他は同じである。この場合、上部電極６３は、ワード線ＷＬに平行に連続的に形成され、キャパシタプレート線ＰＬとなっている。
【００３９】
次に、図７に示すように、第５層間絶縁膜７１を形成した後、配線用のコンタクトホールの形成、Ａｌの堆積、ＲＩＥ加工を行ってＡｌ配線７２を形成する。この際、上記Ａｌ配線７２の形成と同時に、隣接する混載デバイスの第３層配線７３を形成することができる。これにより、従来に比べて配線形成の工程数を削減できる。
【００４０】
この後、二層配線構造のＬＳＩの場合は、トップパッシベーション絶縁膜を堆積し、パッド部を開口する。三層、四層配線以上の配線構造のＬＳＩの場合は、前記したような層間絶縁膜を形成した後にＡｌリフロー法による配線層を堆積し、パターニングを行う工程を必要回数繰り返し、この後にトップパッシベーション絶縁膜を堆積し、パッド部を開口する。
【００４１】
上記実施例１の工程によれば、ＣＭＰを用いて配線および強誘電体キャパシタを形成することにより、従来のＲＩＥを用いる場合に比べて強誘電体キャパシタの加工を容易化することができる。
【００４２】
また、強誘電体キャパシタ部の下部電極５２の形成時に、隣接する他のデバイスの配線層５３も形成することにより工程数を減じさせることができ、しかも強誘電体メモリ部と他デバイスとの段差が減じ、デバイス相互間の配線形成が容易になることは明白である。
【００４３】
なお、上記実施例１の工程により形成されたＦＲＡＭ部のセルアレイは、図７に示したように、半導体基板１０上に形成された第１絶縁膜５１に掘られた第１の溝に埋め込まれ、表面が平坦化された第１の電極５２と、前記第１の電極が埋め込まれた状態の第１絶縁膜５１上に堆積された第２絶縁膜６１と、前記第１の電極の上部に対応して第２絶縁膜に掘られた第２の溝内に順次堆積された後に表面が平坦化された強誘電体膜６２および第２の電極６３とを具備し、前記第１の電極、強誘電体膜、第２の電極で構成される強誘電体キャパシタ部を有することを特徴とする。
【００４４】
また、上記ＦＲＡＭ部のセルアレイは、図３（ｂ）、図５（ｂ）、図６（ｂ）に示したように、シリコン基板の表層部に形成された電荷転送用の１個のＭＯＳトランジスタと情報記憶用の１個の強誘電体キャパシタとが直列接続された構成を単位セルとし、複数個の単位セルが平面的にみて行列状に配列されており、各素子領域（活性化領域）ＳＤＧ間には素子間分離領域用の酸化膜１１が形成されている。
【００４５】
本例では、上記各列の素子領域ＳＤＧは１列毎に素子領域ＳＤＧの１つ分の長さ（１ピッチ）ずつ位置が偏移しており、各素子領域ＳＤＧが全体として市松状の配置（正格子に対してジグザグ状の配置）で形成されているが、このような配置に限らず、各素子領域ＳＤＧが全体として正格子状の配置で形成されてもよい。
【００４６】
上記各素子領域ＳＤＧは、中央部から一端側の領域に第１のＭＯＳトランジスタを構成する第１のドレイン・チャネル・ソース領域が直線方向に形成されており、上記中央部から他端側の領域に第２のＭＯＳトランジスタを構成する第２のドレイン・チャネル・ソース領域が直線方向に形成されており、上記中央部は上記第１、第２のＭＯＳトランジスタに共通のドレイン領域となっている。
【００４７】
そして、上記ＭＯＳトランジスタのチャネル領域上にゲート酸化膜１３を介してゲート電極部Ｇが形成され、同一行の複数個のＭＯＳトランジスタのゲート電極部Ｇは連続的に連なってワード線ＷＬとして形成され、ワード線ＷＬ群は互いに平行に形成されている。また、ワード線ＷＬ群は、前記素子領域ＳＤＧの配列方向に直交する方向に形成されている。
【００４８】
さらに、上層の第１層間絶縁膜１７には前記ワード線ＷＬ群の形成方向とそれぞれ直交する方向にビット線ＢＬ群が埋め込み形成されている。
【００４９】
この場合、上記第１層間絶縁膜１７には、素子領域ＳＤＧの各中央部の不純物拡散領域（ドレイン領域、本例のＮチャネル型ＭＯＳトランジスタではｎ型）上に対応してビット線コンタクトプラグが開口されており、前記第１層間絶縁膜１７に設けた溝内で上記ビット線コンタクトプラグ上を通るようにビット線ＢＬが形成されており、各ビット線ＢＬは上記ビット線コンタクトプラグコンタクトを介してそれぞれ同一列の複数個の素子領域ＳＤＧの各ドレイン領域にコンタクトしている。
【００５０】
また、前記第１層間絶縁膜１７には、素子領域ＳＤＧの各一端部の不純物拡散領域（ソース領域、本例のＮチャネル型ＭＯＳトランジスタではｎ型）の上に対応して第１のキャパシタコンタクトプラグ３１が形成されている。
【００５１】
そして、前記ビット線ＢＬの上面および前記第１のキャパシタコンタクトプラグ３１の上面の一部には、第２層間絶縁膜４１およびＳｉｘＮｙ膜（あるいはＴｉＯ２ 膜）３４が形成されている。上記第２層間絶縁膜４１およびＳｉｘＮｙ膜３４には前記第１のキャパシタコンタクトプラグ３１に連なる第２のキャパシタコンタクトプラグ４２が形成されている。
【００５２】
さらに、基板表面平坦化用の第３層間絶縁膜５１が形成されており、この上には、単位セル毎にＳＤＧ領域のソース領域の上方を覆うようにスタック構造の強誘電体キャパシタ（下部電極５２、強誘電体膜６２、上部電極６３）が形成されている。この場合、列方向に隣り合う複数の素子領域ＳＤＧは１ピッチずつ位置が偏移しているが、それぞれのソース領域およびその上方の下部電極５２は列方向に一直線上に配列されており、それぞれの上部電極６３は対応する下部電極５２領域上に強誘電体膜６２を介して前記ワード線ＷＬ群の形成方向と平行な方向に（つまり、ビット線ＢＬに直交する方向に）連続的に形成され、キャパシタプレート線ＰＬとなっている。
【００５３】
次に、前記実施例１に示したようなＣＭＰを用いた強誘電体キャパシタ部の形成工程を取り出し、その複数例を詳細に説明する。
【００５４】
（強誘電体キャパシタ部の形成工程例１）（図１０乃至図１２）
まず、図１０に示すように、シリコン基板１上に形成された表面が平坦な第１絶縁膜（酸化膜）２にＲＩＥにより第１の溝２ａを形成する。この後、前記第１の溝内に下部電極膜３を堆積して埋め込み、ＣＭＰを用いて表面を平坦化することにより下部電極３ａを形成する。
【００５５】
この後、図１１に示すように、前記下部電極３ａが埋め込まれて平坦化された第１絶縁膜２上に第２絶縁膜（酸化膜）４を堆積し、ＲＩＥにより第２の溝４ａを形成する。この後、前記第２の溝内に強誘電体膜５および上部電極膜６を順次堆積して埋め込み、ＣＭＰを用いて表面を平坦化することによりキャパシタ絶縁膜５ａおよび上部電極６ａを形成する。
【００５６】
図１２は、上記したように形成された強誘電体キャパシタ部の平面パターンの一例を示している。即ち、複数個の強誘電体キャパシタ部の各下部電極３ａが一直線上に配列されており、第２の溝およびそれに埋め込まれた強誘電体膜５ａは、下部電極３ａの幅より広い幅を有し、複数個の強誘電体キャパシタ部の各下部電極の上部を含む領域に共通に形成されており、上部電極６ａは、複数個の強誘電体キャパシタ部の各下部電極３ａの上方でその配列方向に連続的に形成されている。
【００５７】
上記した形成工程例１により形成された強誘電体キャパシタ部によれば、下部電極３ａの面積を正確に形成でき、この下部電極３ａの面積でキャパシタの面積を正確に決定することが形成できる。
【００５８】
（強誘電体キャパシタ部の形成工程例２）（図１３乃至図１５）
まず、図１３に示すように、シリコン基板１上に形成された表面が平坦な第１絶縁膜（酸化膜）２にＲＩＥにより第１の溝２ａを形成する。この後、前記第１の溝内に下部電極膜３および強誘電体膜５を堆積して埋め込み、ＣＭＰを用いて表面を平坦化することにより下部電極３ｂおよびキャパシタ絶縁膜５ｂを形成する。
【００５９】
この後、図１４に示すように、前記下部電極３ｂおよびキャパシタ絶縁膜５ｂが埋め込まれて平坦化された第１絶縁膜２上に第２絶縁膜（酸化膜）４を堆積し、ＲＩＥにより第２の溝４ａを形成する。この後、前記第２の溝内に上部電極膜６を堆積して埋め込み、ＣＭＰを用いて表面を平坦化することにより上部電極６ｂを形成する。
【００６０】
図１５は、上記したように形成された強誘電体キャパシタ部の平面パターンの一例を示している。即ち、第１の溝に埋め込まれた複数個の強誘電体キャパシタ部の各下部電極３ｂおよび各キャパシタ絶縁膜５ｂが各セル毎に独立に形成されるとともに一直線上に配列されている。そして、第２の溝およびそれに埋め込まれた上部電極６６は、各キャパシタ絶縁膜５ｂより小さい面積を有するとともに各キャパシタ絶縁膜５ｂに個別に対応して形成されている。さらに各上部電極６ｂは、電極取り出し用配線８により接続される。
【００６１】
上記した形成工程例２により形成された強誘電体キャパシタ部によれば、上部電極６ｂの面積を正確に形成でき、この上部電極６ｂの面積でキャパシタの面積を正確に決定することが形成できる。
【００６２】
（強誘電体キャパシタ部の形成工程例３）（図１６乃至図１９）
まず、図１６に示すように、シリコン基板１上に形成された表面が平坦な第１絶縁膜（酸化膜）２にＲＩＥにより第１の溝２ａを形成する。この後、前記第１の溝内に下部電極膜３を堆積して埋め込み、ＣＭＰを用いて表面を平坦化することにより下部電極３ｃを形成する。
【００６３】
この後、図１７に示すように、前記下部電極が埋め込まれて平坦化された第１絶縁膜２上に第２絶縁膜（酸化膜）４を堆積し、ＲＩＥにより第２の溝４ａを形成する。この後、前記第２の溝内に強誘電体膜５を堆積して埋め込み、ＣＭＰを用いて表面を平坦化することによりキャパシタ絶縁膜５ｃを形成する。
【００６４】
この後、図１８に示すように、前記キャパシタ絶縁膜５ｃが埋め込まれて平坦化された第２絶縁膜４上に第３絶縁膜（酸化膜）７を堆積し、ＲＩＥにより第３の溝７ａを形成する。この後、前記第３の溝内に上部電極膜６を堆積して埋め込み、ＣＭＰを用いて表面を平坦化することにより上部電極６ｃを形成する。
【００６５】
図１９は、上記したように形成された強誘電体キャパシタ部の平面パターンの一例を示している。即ち、複数個の強誘電体キャパシタ部の各下部電極３ｃが一直線上に配列されており、第２の溝およびそれに埋め込まれた強誘電体膜５ｃは、下部電極３ｃより大きい面積を有するとともに各下部電極３ｃに個別に対応して形成されており、第３の溝およびそれに埋め込まれた上部電極６ｃは、複数個の強誘電体キャパシタ部の各下部電極３ｃの上方でその配列方向に連続的に形成されている。
【００６６】
上記した形成工程例３により形成された強誘電体キャパシタ部によれば、下部電極３ｃの面積を正確に形成でき、この下部電極３ｃの面積でキャパシタの面積を正確に決定することが形成できる。
【００６７】
なお、前記したような強誘電体キャパシタ部の形成工程例１、２、３とは別の形成工程として、図示しないが、表面が平坦化された下地絶縁膜に強誘電体キャパシタ埋め込み用の溝を形成し、この溝内に下部電極膜、強誘電体膜、上部電極膜を一括して順次埋め込んだ後にＣＭＰを用いて表面を平坦化することにより強誘電体キャパシタ部を形成する方法があるが、この方法は、上部電極の面積の制御が困難であり、強誘電体キャパシタの容量のばらつきが大きくなる。
【００６８】
換言すれば、集積度がより高いＬＳＩでは、ＣＭＰを用いた強誘電体キャパシタ部の形成方法の中でも、前記強誘電体キャパシタ部の形成工程例１〜３が特に適している。
【００６９】
（実施例２）（図８）
実施例２の製造工程は、実施例１の強誘電体キャパシタ部の形成工程として前記形成工程例１に代えて形成工程例２を採用したものであり、それにより製造されたＬＳＩの一部の断面構造の一例を図８に示している。
【００７０】
図８において、５２ｂは下部電極、６２ｂは強誘電体膜、６３ｂは上部電極であり、その他の図７中と同一部分には同一符号を付している。
【００７１】
（実施例３）（図９）
実施例３の製造工程は、実施例１の強誘電体キャパシタ部の形成工程として前記形成工程例１に代えて形成工程例３を採用したものであり、それにより製造されたＬＳＩの一部の断面構造の一例を図９に示している。
【００７２】
図９において、５２ｃは下部電極、６２ｃは強誘電体膜、６３ｃは上部電極、６５は絶縁膜であり、その他の図７中と同一部分には同一符号を付している。
【００７３】
（第２の実施の形態）（実施例４〜実施例６）
第２の実施の形態は、強誘電体メモリセルの強誘電体キャパシタ部の上方部にビット線を形成する製造工程であり、以下、実施例４〜実施例６を説明する。
【００７４】
（実施例４）（図２０乃至図２４）
図２０乃至図２４は、前記第１の実施の形態で述べた強誘電体キャパシタ部の形成工程１と同様の工程を採用した場合の工程順におけるＬＳＩの断面構造および平面パターンを示している。
【００７５】
まず、図２０に示すように、フィールド酸化膜１１、スイッチングＭＯＳトランジスタ１２ａ、１２ｂ、ゲート電極表面絶縁膜１５を形成した後、第１層間絶縁膜１７（例えばＢＰＳＧ）を形成し、ＣＭＰにより、前記第１層間絶縁膜１７の表面を平坦化する。この後、キャパシタ用コンタクトホール２２および上部ビット線用のコンタクトホール２２ａを形成する。
【００７６】
次に、図２１（ａ）に示すように、バリアメタルとしてＴｉ、ＴｉＮを蒸着後、ＣＶＤ法を用いてＷ膜を堆積し、前記コンタクトホールに埋め込み、コンタクトプラグ３１、３２ａを形成する。この後、エッチバックあるいはＣＭＰを行い、第１層間絶縁膜１７の表面を露出させる。
【００７７】
次に、前記平坦化された表面に絶縁膜としてＳｉｘＮｙ膜（あるいはＴｉＯ２ 膜）３４を堆積させておく。このＳｉｘＮｙ膜３４は、この後のキャパシタ形成工程で用いる酸素処理の際の酸素に対するバリア膜となり、下地トランジスタを酸素から保護する役目を有する。
【００７８】
なお、図２１（ｂ）は、図２１（ａ）中のＦＲＡＭ部のセルアレイの一部を透視した平面パターンを示しており、
ＳＤＧはＭＯＳトランジスタ１２ａのソース・ドレイン・ゲート領域、ＷＬはワード線、３１ｃはキャパシタコンタクトプラグ、３２ａは第１のビット線コンタクトプラグである。
【００７９】
次に、図２２（ａ）に示すように、前記平坦化されたＳｉｘＮｙ膜３４上に第２層間絶縁膜４１を形成した後、キャパシタ下部電極形成予定領域にキャパシタ下部電極形成用の溝を形成するとともに第１のビット線コンタクトプラグのコンタクト部用の溝および混載デバイスの第１層配線用の溝を形成し、下部電極膜としてＴｉ／Ｐｔを堆積させる。この後、ＣＭＰにより前記第２層間絶縁膜４１の表面を露出させることにより、前記溝内にキャパシタ下部電極４２が残る。この際、キャパシタ下部電極４２の形成と同時に、第１のビット線コンタクトプラグのコンタクト部４２ａおよび隣接する混載デバイスの第１層配線４３を形成することができる。これにより、従来に比べて配線形成の工程数を削減できる。
【００８０】
なお、図２２（ｂ）は、図２２（ａ）中のＦＲＡＭ部のセルアレイの一部を透視した平面パターンを示しており、図２１（ｂ）に示した平面パターンと比べて、キャパシタ下部電極４２および第１のビット線コンタクトプラグのコンタクト部４２ａが付加されており、その他は同じである。
【００８１】
次に、図２３（ａ）に示すように、前記平坦化された第２層間絶縁膜４１上に第３層間絶縁膜５１を形成する。この後、前記第３層間絶縁膜５１の前記キャパシタ下部電極４２上に対応する部分に強誘電体膜・キャパシタ上部電極用の第２の溝を形成する。この後、スパッタ法によりＰＺＴ膜、上部電極用のＰｔ膜を順次堆積し、ＣＭＰを用いて第３層間絶縁膜５１の表面を露出させることにより、前記溝内にキャパシタ絶縁膜５２およびキャパシタ上部電極５３が残る。この後、８５０℃でのＲＴＡを行い、前記ＰＺＴを結晶化する。
【００８２】
この後、前記平坦化された第３間絶縁膜５１の表面に、絶縁膜としてＳｉｘＮｙ膜（あるいはＴｉＯ２ 膜）５４を堆積させておく。このＳｉｘＮｙ膜５４は、この後のプラグ埋め込み工程プロセス中に生じる水素のバリア膜となり、強誘電体キャパシタを保護する役目を有する。
【００８３】
なお、図２３（ｂ）は、図２３（ａ）中のＦＲＡＭ部の一部を透視した平面パターンを示しており、図２２（ｂ）に示した平面パターンと比べて、キャパシタ絶縁膜５２およびキャパシタ上部電極５３が付加されており、その他は同じである。
【００８４】
次に、図２４（ａ）に示すように、前記ＳｉｘＮｙ膜５４上に第４層間絶縁膜７１を形成し、この絶縁膜７１、前記ＳｉｘＮｙ膜５４および第３層間絶縁膜５１の前記第１のビット線コンタクトプラグのコンタクト部４２ａ上に対応する部分にコンタクトホールを形成する。この後、バリアメタルとしてＴｉ、ＴｉＮを蒸着した後、ＣＶＤ法を用いてＷ膜を堆積し、前記コンタクトホールに埋め込み、第２のビット線コンタクトプラグ６３を形成する。この後、エッチバックあるいはＣＭＰを行い、第４層間絶縁膜７１の表面を露出させる。
【００８５】
次に、前記平坦化された第４層間絶縁膜７１上に、ビット線用のＡｌ堆積、ＲＩＥ加工を行ってビット線（ＢＬ）７２を形成する。この際、Ａｌ配線７２の形成と同時に、隣接する混載デバイスの第２層配線７３を形成することができる。これにより、従来に比べて配線形成の工程数を削減できる。
【００８６】
なお、図２４（ｂ）は、図２４（ａ）中のＦＲＡＭ部の一部を透視した平面パターンを示しており、図２３（ｂ）に示した平面パターンと比べて、ビット線７２が付加されており、その他は同じである。
【００８７】
上記実施例４の工程によれば、ＣＭＰを用いて強誘電体キャパシタおよび配線を形成することにより、従来のＲＩＥを用いる場合に比べてキャパシタ加工を容易化することができる。
【００８８】
また、キャパシタ部の下部電極の形成時に隣接する他のデバイスの配線層も形成することにより工程数を減じさせることができ、しかも強誘電体メモリ部と他のデバイスとの段差は減じ、デバイス相互間の配線形成が容易になることは明白である。
【００８９】
なお、第２の実施の形態においても、強誘電体キャパシタ部の形成に際して前記第１の実施の形態で述べた強誘電体キャパシタ部の形成工程例２、３と同様の工程を採用することが可能である。
【００９０】
（実施例５）（図２５）
前記第１の実施の形態で述べた強誘電体キャパシタ部の形成工程２と同様の工程を採用した場合以外は実施例４と全く同様に製造したＬＳＩについて、強誘電体キャパシタ部の断面構造を図２５に示している。
【００９１】
図２５において、４２ｂは下部電極、５２ｂは強誘電体膜、５３ｂは上部電極であり、その他の図２４中と同一部分には同一符号を付している。
【００９２】
（実施例６）（図２６）
前記第１の実施の形態で述べた強誘電体キャパシタ部の形成工程３と同様の工程を採用した場合以外は実施例４と全く同様に製造したＬＳＩについて、強誘電体キャパシタ部の断面構造を図２６に示している。
【００９３】
図２６において、４２ｃは下部電極、５２ｃは強誘電体膜、５３ｃは上部電極、６１は絶縁膜であり、その他の図２４中と同一部分には同一符号を付している。
【００９４】
（第３の実施の形態）（実施例７〜実施例９）
第３の実施の形態は、強誘電体キャパシタの下部あるいは上部電極と同一配線層にビット線を形成する場合の製造工程であり、以下、実施例７〜実施例９を説明する。
【００９５】
（実施例７）（図２７乃至図３１）
図２７乃至図３１は、前記第１の実施の形態で述べた強誘電体キャパシタ部の形成工程１と同様の工程を採用した場合の工程順におけるＬＳＩの断面構造および平面パターンを示している。
【００９６】
まず、図２７に示すように、フィールド酸化膜１１、スイッチングＭＯＳトランジスタ１２ａ、１２ｂ、ゲート電極保護膜１５を形成した後、第１層間絶縁膜１７（例えばＢＰＳＧ）を形成し、ＣＭＰにより、前記第１層間絶縁膜１７の表面を平坦化する。この後、キャパシタ下部電極用のコンタクトホール２２、上部ビット線用のコンタクトホール２２ａを形成する。
【００９７】
次に、図２８（ａ）に示すように、バリアメタルとしてＴｉ、ＴｉＮを蒸着後、ＣＶＤ法を用いてＷ膜を堆積し、前記コンタクトホールに埋め込み、キャパシタコンタクトプラグ３１、ビット線コンタクトプラグ３２ａを形成する。この後、エッチバックあるいはＣＭＰを行い、第１層間絶縁膜１７の表面を露出させる。
【００９８】
この後、前記平坦化された第１層間絶縁膜１７の表面に絶縁膜としてＳｉｘＮｙ膜（あるいはＴｉＯ２ 膜）３４を堆積させておく。このＳｉｘＮｙ膜３４は、この後のキャパシタ形成工程で用いる酸素処理の際の酸素に対するバリア膜となり、下地トランジスタを酸素から保護する役目を有する。
【００９９】
なお、図２８（ｂ）は、図２８（ａ）中のＦＲＡＭ部のセルアレイの一部を透視した平面パターンを示しており、ＳＤＧはＭＯＳトランジスタ１２ａのソース・ドレイン・ゲート領域、ＷＬはワード線、３１ｃはキャパシタプラグの３１コンタクト部、３２ｃはビット線コンタクトプラグである。
【０１００】
次に、図２９（ａ）に示すように、前記ＳｉｘＮｙ膜３４上に第２層間絶縁膜４１を形成した後、キャパシタ下部電極形成予定領域・ビット線形成予定領域にそれぞれ溝（図示せず）を形成し、下部電極膜としてＴｉ／Ｐｔを堆積させる。この後、ＣＭＰにより前記第２層間絶縁膜４１の表面を露出させることにより、前記溝内にキャパシタ下部電極４２が残るとともにビット線（図示せず）が残る。
【０１０１】
この際、前記キャパシタ下部電極４２の形成と同時に、隣接する混載デバイスの第１層配線４３を形成することができる。これにより、従来に比べて配線形成の工程数を削減できる。
【０１０２】
なお、図２９（ｂ）は、図２９（ａ）中のＦＲＡＭ部のセルアレイの一部を透視した平面パターンを示しており、図２８（ｂ）に示した平面パターンと比べて、キャパシタ下部電極４２およびビット線ＢＬが付加されており、その他は同じである。
【０１０３】
次に、図３０（ａ）に示すように、前記平坦化された第２層間絶縁膜４１上に第３層間絶縁膜５１を形成する。この後、前記第３層間絶縁膜５１の前記キャパシタ下部電極４２上に対応する部分に強誘電体膜・キャパシタ上部電極用の第２の溝を形成する。この後、スパッタ法によりＰＺＴ膜、上部電極用のＰｔ膜を順次堆積し、ＣＭＰを用いて第３層間絶縁膜５１の表面を露出させることにより、前記溝内にキャパシタ絶縁膜５２が残るとともにキャパシタ上部電極５３が残る。この後、８５０℃でのＲＴＡを行い、前記ＰＺＴを結晶化する。
【０１０４】
次に、前記平坦化された第３層間絶縁膜５１の表面に、絶縁膜として水素基を含まないＳｉｘＮｙ膜（あるいはＴｉＯ２ 膜）５４をスパッタ法により堆積させておく。このＳｉｘＮｙ膜５４は、この後のプラグ埋め込み工程で用いる水素処理の際の水素に対するバリア膜となり、強誘電体キャパシタを水素から保護する役目を有する。
【０１０５】
なお、図３０（ｂ）は、図３０（ａ）中のＦＲＡＭ部のセルアレイの一部を透視した平面パターンを示しており、図２９（ｂ）に示した平面パターンと比べて、キャパシタ絶縁膜５２およびキャパシタ上部電極５３（キャパシタプレート線ＰＬ）が付加されており、その他は同じである。
【０１０６】
次に、図３１に示すように、前記ＳｉｘＮｙ膜５４上に第４層間絶縁膜７１を形成した後に平坦化する。次に、前記平坦化された第４層間絶縁膜７１上に、上部配線用のＡｌ堆積、ＲＩＥ加工を行って上部配線（Ａｌ配線）７２を形成する。この際、上記Ａｌ配線７２の形成と同時に、隣接する混載デバイスの第２層配線７３を形成することができる。これにより、従来に比べて配線形成の工程数を削減できる。
【０１０７】
上記実施例７の工程によれば、ＣＭＰを用いて強誘電体キャパシタおよび配線を形成することにより、従来のＲＩＥを用いる場合に比べてキャパシタ加工を容易化することができる。
【０１０８】
また、キャパシタ部の下部電極の形成時に隣接する他のデバイスの配線層も形成することにより工程数を減じさせることができ、しかも強誘電体メモリ部と他のデバイスとの段差は減じ、相互デバイス上の平坦化が可能になり、微細配線の形成が容易になることは明白である。
【０１０９】
（実施例８）（図３２）
前記第１の実施の形態で述べた強誘電体キャパシタ部の形成工程２と同様の工程を採用した場合以外は実施例７と全く同様に製造したＬＳＩについて、強誘電体キャパシタ部の断面構造を図３２に示している。
【０１１０】
図３２において、４２ｂは下部電極、５２ｂは強誘電体膜、５３ｂは上部電極であり、その他の図３１中と同一部分には同一符号を付している。
【０１１１】
（実施例９）（図３３）
前記第１の実施の形態で述べた強誘電体キャパシタ部の形成工程３と同様の工程を採用した場合以外は実施例７と全く同様に製造したＬＳＩについて、強誘電体キャパシタ部の断面構造を図３３に示している。
【０１１２】
図３３において、４２ｃは下部電極、５２ｃは強誘電体膜、５３ｃは上部電極、６１は絶縁膜であり、その他の図３１中と同一部分には同一符号を付している。
【０１１３】
なお、前記第１〜第３の実施の形態において、前記各実施例１〜９に示したＳｉｘＮｙ膜（あるいはＴｉＯ２ 膜）を用いない場合には、ＣＶＤ法によるＷの埋め込みを用いてコンタクトプラグを形成すると、プロセス中に生じる水素によって強誘電体膜を用いたキャパシタが劣化する。
【０１１４】
そこで、このような場合には、ＣＶＤ法によるＷの埋め込みに代えてＡｌリフロー法を用いてコンタクトプラグを形成するとよい。上記Ａｌリフロー法とは、Ａｒ雰囲気中で基板温度を４００℃〜４７０℃に設定して高周波マグネトロンスパッタによりＡｌを堆積する方法（Ａｌを高温で溶解し泳動的にビアを埋め込むＡｌリフロー法）であり、プロセス中に水素を含まないので、強誘電体キャパシタ膜に対するダメージが少ない。
【０１１５】
ところで、前記各実施例１〜９では、強誘電体キャパシタの上部電極あるいは下部電極の材料としてＰｔを採用した。その理由は、Ｐｔは、高融点金属であり、かつ、酸化されない金属であるからであり、強誘電体特性に関しても強誘電体キャパシタに適している。
【０１１６】
他に、強誘電体キャパシタに適する材料としては、前記Ｐｔのほか、Ｉｒ、ＩｒＯｘ、Ｒｕ、ＲｕＯｘ、Ｒｅ、ＲｅＯｘ、それらの化合物などの貴金属あるいは導電性酸化物が挙げられる。
【０１１７】
ここで、Ｐｔの比抵抗は９．８１Ωｍ（Ｉｒの比抵抗は４．８１Ωｍ）であり、従来のＬＳＩに用いられているＡｌの比抵抗２．５０Ωｍ、現在実用化の検討が進んでいるＣｕの比抵抗１．５５Ωｍと比較すると、４〜６倍位高い。即ち、他の混載デバイスの配線を強誘電体キャパシタの電極に従来用いられているＰｔあるいはＩｒで形成しようとすると、配線抵抗が大きくなり、素子の高速動作が制限されてしまう。そこで、強誘電体キャパシタの電極にＡｌ、Ｃｕのような低抵抗の材質のものを用いることも考えられる。
【０１１８】
しかし、強誘電体キャパシタを形成するためには、少なくとも６００℃以上の熱処理が必要なため、この温度以下の融点を有する元素は適さない。何故なら、強誘電体キャパシタの形成時に融解が生じてしまうためである。強誘電体膜を結晶化するのに必要な６００℃以上の融点を有し、低抵抗の材料としては、Ｃｕ （融点１０８５℃）、Ｗ（融点３３８７℃）、Ｍｏ（融点２６１０℃）が挙げられる。但し、強誘電体キャパシタの上部電極に関しては、強誘電体膜の形成後に形成するので、Ｃｕ、Ｗ、Ｍｏ等の材質のほか、Ａｌ材料を採用することが可能になる。
【０１１９】
一方で、前述したように強誘電体膜に直接に接触する電極に関しては、酸化されないＰｔ、あるいは酸化されても低抵抗のＩｒ、ＩｒＯｘ、Ｒｕ、ＲｕＯｘ、Ｒｅ、ＲｅＯｘやそれらの化合物が適するので、電極構造としては以下のような低抵抗の構造のものが適する。
【０１２０】
即ち、強誘電体キャパシタの電極材料を用いて低抵抗の配線を形成するには、上部電極として（Ｃｕ／Ｔｉ／ＴｉＮ／Ｐｔ）、強誘電体膜としてＰＺＴ、下部電極として（Ｐｔ／ＴｉＮ／Ｔｉ／Ｃｕ）が考えられる。ここで、Ｔｉ／ＴｉＮはＣｕ電極の酸化に対するバリアメタルである。
【０１２１】
また、上部電極として低抵抗メタル（Ｃｕ、Ｗ、Ｍｏ、Ｒｈなど）／バリアメタル（Ｔｉ／ＴｉＮ、Ｗ／ＷＮなど）／貴金属（Ｐｔ、Ｉｒ、Ｒｕ、Ｒｅおよびその酸化物、あるいはこれらを少なくとも１つ有する化合物）の層構造、下部電極として貴金属（Ｐｔ、Ｉｒ、Ｒｕ、Ｒｅおよびその酸化物、あるいはこれらを少なくとも１つ有する化合物）／バリアメタル（Ｔｉ／ＴｉＮ、Ｗ／ＷＮなど）／低抵抗かつ高融点のメタル（Ａｌ、Ｃｕ、Ｗ、Ｍｏ、Ｒｈなど）の層構造が考えられる。
【０１２２】
上記したような電極構造を採用することにより、強誘電体キャパシタの電極材料を用いた配線を低抵抗で実現でき、素子の高速特性の制限を回避することができる。
【０１２３】
なお、本発明においては、強誘電体キャパシタにおいても、前記ＰＺＴ以外にＰＬＺＴ（Ｐｂ１−ｙ Ｌａｙ Ｚｒ１−ｘ Ｔｉｘ Ｏ３ ）、ＢＩＴ（Ｂｉ４ Ｔｉ３ Ｏ１２）等のペロブスカイト構造を含む酸化物あるいはそれらの一部を置換元素に置換した酸化物のほか、ストロンチウム・ビスマス・タンタル（ＳＢＴ；ＳｒＢｉ２ Ｔａ２ Ｏ９ ）等のビスマス層状化合物を用いることができる。
【０１２４】
【発明の効果】
上述したように本発明によれば、高集積化および他のデバイスとの混載を容易ならしめ、電極加工が容易で強誘電体キャパシタにダメージが入らない構造を有する半導体集積回路およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＦＲＡＭと他のデバイスとを混載したＬＳＩの製造工程の実施例１に係る一部を示す断面図。
【図２】図１の工程に続く工程を示す断面図。
【図３】図２の工程に続く工程を示す断面図および平面図。
【図４】図３の工程に続く工程を示す断面図。
【図５】図４の工程に続く工程を示す断面図および平面図。
【図６】図５の工程に続く工程を示す断面図および平面図。
【図７】図６の工程に続く工程を示す断面図。
【図８】本発明の第１の実施の形態に係るＬＳＩの製造工程の実施例２に係る一部を示す断面図。
【図９】本発明の第１の実施の形態に係るＬＳＩの製造工程の実施例３に係る一部を示す断面図。
【図１０】本発明のＬＳＩの製造工程におけるＣＭＰを用いた強誘電体キャパシタ部の形成工程例１の一部を示す断面図。
【図１１】図１０の工程に続く工程を示す断面図。
【図１２】図１０、図１１の工程により形成された強誘電体キャパシタ部を示す平面図。
【図１３】本発明のＬＳＩの製造工程におけるＣＭＰを用いた強誘電体キャパシタ部の形成工程例２の一部を示す断面図。
【図１４】図１３の工程に続く工程を示す断面図。
【図１５】図１３、図１４の工程により形成された強誘電体キャパシタ部を示す斜視図。
【図１６】本発明のＬＳＩの製造工程におけるＣＭＰを用いた強誘電体キャパシタ部の形成工程例３の一部を示す断面図。
【図１７】図１６の工程に続く工程を示す断面図。
【図１８】図１７の工程に続く工程を示す断面図。
【図１９】図１６乃至図１８の工程により形成された強誘電体キャパシタ部を示す平面図。
【図２０】本発明の第２の実施の形態に係るＦＲＡＭと他のデバイスとを混載したＬＳＩの製造工程の実施例４に係る一部を示す断面図。
【図２１】図２０の工程に続く工程を示す断面図および平面図。
【図２２】図２１の工程に続く工程を示す断面図および平面図。
【図２３】図２２の工程に続く工程を示す断面図および平面図。
【図２４】図２３の工程に続く工程を示す断面図。
【図２５】本発明の第２の実施の形態に係るＬＳＩの製造工程の実施例５に係る一部を示す断面図。
【図２６】本発明の第２の実施の形態に係るＬＳＩの製造工程の実施例６に係る一部を示す断面図。
【図２７】本発明の第３の実施の形態に係るＦＲＡＭと他のデバイスとを混載したＬＳＩの製造工程の実施例７に係る一部を示す断面図。
【図２８】図２７の工程に続く工程を示す断面図および平面図。
【図２９】図２８の工程に続く工程を示す断面図および平面図。
【図３０】図２９の工程に続く工程を示す断面図および平面図。
【図３１】図３０の工程に続く工程を示す断面図。
【図３２】本発明の第３の実施の形態に係るＬＳＩの製造工程の実施例８に係る一部を示す断面図。
【図３３】本発明の第３の実施の形態に係るＬＳＩの製造工程の実施例９に係る一部を示す断面図。
【図３４】キャパシタＰｔ電極をＲＩＥ加工した時の図。
【図３５】強誘電体メモリ部と混載デバイスの段差を説明する図。
【符号の説明】
２…第１絶縁膜、
３ａ…第１の電極、
４…第２絶縁膜、
５ａ…強誘電体膜、
６ａ…第２の電極。
Claims (14)
- 半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜に掘られた第１の溝に埋め込まれた後に表面が平坦化された第１の電極と、
前記第１の溝に第１の電極が埋め込まれた状態の前記第１絶縁膜上に堆積された第２絶縁膜と、
前記第１の電極の上部に対応して前記第２絶縁膜に掘られた第２の溝内に順次堆積された後に表面が平坦化された強誘電体膜および第２の電極とを具備し、
前記第１の電極、強誘電体膜、第２の電極で構成される強誘電体キャパシタ部を有することを特徴とする半導体集積回路。 - 請求項１記載の半導体集積回路において、
複数個の強誘電体キャパシタ部の各第１の電極が一直線上に配列されており、前記第２の溝およびそれに埋め込まれた強誘電体膜は、前記第１の電極の幅より広い幅を有し、前記複数個の強誘電体キャパシタ部の各第１の電極の上部を含む領域に共通に形成されており、前記第２の電極は、前記複数個の強誘電体キャパシタ部の各第１の電極の上方でその配列方向に連続的に形成されていることを特徴とする半導体集積回路。 - 半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜に掘られた第１の溝内に順次堆積された後に表面が平坦化された第１の電極および強誘電体膜と、
前記第１の溝に第１の電極および強誘電体膜が埋め込まれた状態の前記第１絶縁膜上に堆積された第２絶縁膜と、
前記強誘電体膜の上部に対応して前記第２絶縁膜に掘られた第２の溝に埋め込まれた後に表面が平坦化された第２の電極とを具備し、
前記第１の電極、強誘電体膜、第２の電極で構成される強誘電体キャパシタ部を有することを特徴とする半導体集積回路。 - 請求項３記載の半導体集積回路において、
複数個の強誘電体キャパシタ部の各第１の電極および強誘電体膜は一直線上に配列されており、前記第２の溝およびそれに埋め込まれた各第２の電極は、前記キャパシタ絶縁膜より小さい面積を有し、前記キャパシタ絶縁膜に個別に対応して形成されており、前記各第２の電極は電極取り出し用配線により接続されることを特徴とする半導体集積回路。 - 半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜に掘られた第１の溝内に堆積された後に表面が平坦化された第１の電極と、
前記第１の溝に第１の電極が埋め込まれた状態の前記第１絶縁膜上に堆積された第２絶縁膜と、
前記第１の電極の上部に対応して前記第２絶縁膜に掘られた第２の溝内に堆積された後に表面が平坦化された強誘電体膜と、
前記第２の溝に強誘電体膜が埋め込まれた状態の前記第２絶縁膜上に堆積された第３絶縁膜と、
前記強誘電体膜の上部に対応して前記第３絶縁膜に掘られた第３の溝内に堆積された後に表面が平坦化された第２の電極とを具備し、
前記第１の電極、強誘電体膜、第２の電極で強誘電体キャパシタ部が構成され、
複数個の強誘電体キャパシタ部の各第１の電極が一直線上に配列されており、前記第２の溝およびそれに埋め込まれた強誘電体膜は、前記第１の電極より大きい面積を有し、前記各第１の電極に個別に対応して形成されており、前記第３の溝およびそれに埋め込まれた第２の電極は、前記複数個の強誘電体キャパシタ部の各第１の電極の上方でその配列方向に連続的に形成されていることを特徴とする半導体集積回路。 - 請求項１乃至５のいずれか１項に記載の半導体集積回路において、
前記強誘電体キャパシタ部の上層あるいは下層に窒化シリコン膜および酸化チタン膜の一方が設けられていることを特徴とする半導体集積回路。 - 請求項１乃至６のいずれか１項に記載の半導体集積回路において、
前記強誘電体キャパシタ部を含む強誘電体メモリと同一半導体チップ上に混載され、前記第１の電極、第２の電極の少なくとも一方と同時に形成された金属配線を含む少なくとも２層以上の多層配線構造を有する他のデバイスをさらに具備することを特徴とする半導体集積回路。 - 請求項７記載の半導体集積回路において、
前記強誘電体メモリのビット線は、前記強誘電体キャパシタ部の下方あるいは上方に位置することを特徴とする半導体集積回路。 - 請求項７記載の半導体集積回路において、
前記強誘電体メモリのビット線は、前記強誘電体キャパシタ部の第１の電極あるいは第２の電極と同一配線層に位置することを特徴とする半導体集積回路。 - 半導体基板上に表面が平坦化された第１絶縁膜を形成する工程と、
前記第１絶縁膜に第１の溝を掘る工程と、
前記第１絶縁膜を含む半導体基板上に第１の電極膜を堆積した後に表面を平坦化することにより、前記第１の溝に第１の電極を埋め込み形成する工程と、
前記第１の電極が埋め込まれた第１絶縁膜上に第２絶縁膜を堆積する工程と、
前記第１の電極の上部に対応して前記第２絶縁膜に第２の溝を掘る工程と、
前記第２絶縁膜を含む半導体基板上に強誘電体膜および第２の電極膜を順次堆積した後に表面を平坦化することにより、前記第２の溝に強誘電体膜および第２の電極を埋め込み形成する工程とを具備し、
前記第１の電極、強誘電体膜、第２の電極で強誘電体メモリセルの強誘電体キャパシタ部を形成することを特徴とする半導体集積回路の製造方法。 - 半導体基板上に表面が平坦化された第１絶縁膜を形成する工程と、
前記第１絶縁膜に第１の溝を掘る工程と、
前記第１絶縁膜を含む半導体基板上に第１の電極膜および強誘電体膜を順次堆積した後に表面を平坦化することにより、前記第１の溝に第１の電極および強誘電体膜を埋め込み形成する工程と、
前記第１の電極が埋め込まれた第１絶縁膜上に第２絶縁膜を堆積する工程と、
前記強誘電体膜の上部に対応して前記第２絶縁膜に第２の溝を掘る工程と、
前記第２絶縁膜を含む半導体基板上に第２の電極膜を堆積した後に表面を平坦化することにより、前記第２の溝に第２の電極を埋め込み形成する工程とを具備し、
前記第１の電極、強誘電体膜、第２の電極で強誘電体メモリセルの強誘電体キャパシタ部を形成することを特徴とする半導体集積回路の製造方法。 - 請求項１０又は１１記載の半導体集積回路の製造方法において、
前記強誘電体キャパシタ部を含む強誘電体メモリと同一半導体チップ上に少なくとも２層以上の多層配線構造を有する他のデバイスを混載する際、前記多層配線の一部をなす金属配線を前記第１の電極、第２の電極の少なくとも一方の形成と同時に形成することを特徴とする半導体集積回路の製造方法。 - 請求項１２記載の半導体集積回路の製造方法において、
前記強誘電体メモリのビット線を前記強誘電体キャパシタ部の下方あるいは上方に配置することを特徴とする半導体集積回路の製造方法。 - 請求項１２記載の半導体集積回路の製造方法において、
前記強誘電体メモリのビット線を前記強誘電体キャパシタ部の第１の電極あるいは第２の電極と同一配線層に配置することを特徴とする半導体集積回路の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19216897A JP3569112B2 (ja) | 1997-07-17 | 1997-07-17 | 半導体集積回路およびその製造方法 |
| US09/095,890 US6303958B1 (en) | 1997-07-17 | 1998-06-11 | Semiconductor integrated circuit and method for manufacturing the same |
| KR1019980028814A KR100308136B1 (ko) | 1997-07-17 | 1998-07-16 | 반도체 집적회로 및 그 제조방법 |
| CNB981178596A CN1158708C (zh) | 1997-07-17 | 1998-07-17 | 半导体集成电路及其制造方法 |
| US09/922,074 US6511877B2 (en) | 1997-07-17 | 2001-08-06 | Semiconductor integrated circuit and method for manufacturing the same |
| US10/310,954 US6750093B2 (en) | 1997-07-17 | 2002-12-06 | Semiconductor integrated circuit and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19216897A JP3569112B2 (ja) | 1997-07-17 | 1997-07-17 | 半導体集積回路およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140768A JPH1140768A (ja) | 1999-02-12 |
| JP3569112B2 true JP3569112B2 (ja) | 2004-09-22 |
Family
ID=16286824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19216897A Expired - Fee Related JP3569112B2 (ja) | 1997-07-17 | 1997-07-17 | 半導体集積回路およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6303958B1 (ja) |
| JP (1) | JP3569112B2 (ja) |
| KR (1) | KR100308136B1 (ja) |
| CN (1) | CN1158708C (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316801B1 (en) | 1998-03-04 | 2001-11-13 | Nec Corporation | Semiconductor device having capacitive element structure and multilevel interconnection structure and method of fabricating the same |
| KR100285698B1 (ko) * | 1998-07-13 | 2001-04-02 | 윤종용 | 반도체장치의제조방법 |
| US6268260B1 (en) * | 1999-03-31 | 2001-07-31 | Lam Research Corporation | Methods of forming memory cell capacitor plates in memory cell capacitor structures |
| JP3762148B2 (ja) | 1999-06-30 | 2006-04-05 | 株式会社東芝 | 半導体装置の製造方法 |
| DE50103433D1 (de) * | 2000-03-02 | 2004-10-07 | Lucatron Ag Baar | Elektronisch detektierbare Resonanzetikette, insbesondere RFID-Labels |
| KR100403611B1 (ko) * | 2000-06-07 | 2003-11-01 | 삼성전자주식회사 | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 |
| JP2002110932A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2002151657A (ja) | 2000-11-08 | 2002-05-24 | Sanyo Electric Co Ltd | 誘電体素子およびその製造方法 |
| JP2002190581A (ja) * | 2000-12-20 | 2002-07-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4886160B2 (ja) * | 2001-05-07 | 2012-02-29 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | セルフアセンブリによるポリマーフィルムを用いた記憶装置およびその製造方法 |
| KR100414873B1 (ko) * | 2001-05-11 | 2004-01-13 | 주식회사 하이닉스반도체 | 강유전체 메모리소자의 제조 방법 |
| KR100420122B1 (ko) * | 2001-07-21 | 2004-03-02 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그 제조방법 |
| KR100427040B1 (ko) * | 2001-09-14 | 2004-04-14 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자 및 그 제조 방법 |
| US6773929B2 (en) | 2001-09-14 | 2004-08-10 | Hynix Semiconductor Inc. | Ferroelectric memory device and method for manufacturing the same |
| JP2003133522A (ja) * | 2001-10-26 | 2003-05-09 | Seiko Epson Corp | 容量素子、その製造方法、半導体装置及びその製造方法 |
| KR20030057644A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 강유전체 캐패시터의 상부전극 형성방법 |
| JP2003264235A (ja) * | 2002-03-08 | 2003-09-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR20040069665A (ko) * | 2003-01-30 | 2004-08-06 | 주식회사 하이닉스반도체 | 에스램 셀 및 그의 제조방법 |
| JP4016340B2 (ja) * | 2003-06-13 | 2007-12-05 | ソニー株式会社 | 半導体装置及びその実装構造、並びにその製造方法 |
| JP3961994B2 (ja) * | 2003-07-28 | 2007-08-22 | 株式会社東芝 | 半導体記憶装置 |
| JP2005150237A (ja) * | 2003-11-12 | 2005-06-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7348887B1 (en) | 2004-06-15 | 2008-03-25 | Eigent Technologies, Llc | RFIDs embedded into semiconductors |
| US7712674B1 (en) | 2005-02-22 | 2010-05-11 | Eigent Technologies Llc | RFID devices for verification of correctness, reliability, functionality and security |
| JP4766924B2 (ja) * | 2005-05-30 | 2011-09-07 | パナソニック株式会社 | 半導体記憶装置及びその製造方法 |
| JP4679270B2 (ja) * | 2005-06-30 | 2011-04-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP4716938B2 (ja) * | 2006-06-30 | 2011-07-06 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2008071897A (ja) * | 2006-09-13 | 2008-03-27 | Toshiba Corp | 半導体メモリ及び半導体メモリの製造方法 |
| KR101923221B1 (ko) | 2007-12-07 | 2018-11-28 | 에바텍 아크티엔게젤샤프트 | Ｈｉｐｉｍｓ를 이용한 반응성 스퍼터링 |
| JP2009231443A (ja) * | 2008-03-21 | 2009-10-08 | Oki Semiconductor Co Ltd | 高耐圧半導体デバイス、及び高耐圧半導体デバイスの製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2573384B2 (ja) * | 1990-01-24 | 1997-01-22 | 株式会社東芝 | 半導体記憶装置とその製造方法 |
| JPH0823079A (ja) | 1994-07-08 | 1996-01-23 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH08139293A (ja) | 1994-09-17 | 1996-05-31 | Toshiba Corp | 半導体基板 |
| JPH09139480A (ja) * | 1995-01-27 | 1997-05-27 | Toshiba Corp | 薄膜キャパシタおよびこれを用いた半導体記憶装置 |
| US5629229A (en) * | 1995-07-12 | 1997-05-13 | Sharp Kabushiki Kaisha | Metalorganic chemical vapor deposition of (Ba1-x Srx)RuO3 /(Ba1-x Srx)TIO3 /(Ba1-x Srx)TiO3 /(Ba1- Srx)RuO3 capacitors for high dielectric materials |
| JPH09135007A (ja) | 1995-09-05 | 1997-05-20 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| JP3595397B2 (ja) | 1995-11-24 | 2004-12-02 | 株式会社日立製作所 | 半導体装置の製造方法 |
-
1997
- 1997-07-17 JP JP19216897A patent/JP3569112B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-11 US US09/095,890 patent/US6303958B1/en not_active Expired - Lifetime
- 1998-07-16 KR KR1019980028814A patent/KR100308136B1/ko not_active IP Right Cessation
- 1998-07-17 CN CNB981178596A patent/CN1158708C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100308136B1 (ko) | 2001-12-17 |
| CN1158708C (zh) | 2004-07-21 |
| JPH1140768A (ja) | 1999-02-12 |
| KR19990013932A (ko) | 1999-02-25 |
| CN1211825A (zh) | 1999-03-24 |
| US6303958B1 (en) | 2001-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3569112B2 (ja) | 半導体集積回路およびその製造方法 | |
| US6700146B2 (en) | Semiconductor memory device and method for producing the same | |
| US6617628B2 (en) | Ferroelectric memory device and method of fabricating the same | |
| US6713310B2 (en) | Ferroelectric memory device using via etch-stop layer and method for manufacturing the same | |
| US7821047B2 (en) | Semiconductor apparatus and method for manufacturing the same | |
| JPH1117124A (ja) | 半導体装置およびその製造方法 | |
| US6927437B2 (en) | Ferroelectric memory device | |
| US6777736B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6677630B1 (en) | Semiconductor device having ferroelectric film and manufacturing method thereof | |
| US6511877B2 (en) | Semiconductor integrated circuit and method for manufacturing the same | |
| JP2002373974A (ja) | 強誘電体メモリ素子およびその製造方法 | |
| US7501675B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2000031398A (ja) | 半導体装置及びその製造方法 | |
| US6724026B2 (en) | Memory architecture with memory cell groups | |
| US7052951B2 (en) | Ferroelectric memory devices with enhanced ferroelectric properties and methods for fabricating such memory devices | |
| US6800890B1 (en) | Memory architecture with series grouped by cells | |
| JP4035350B2 (ja) | 半導体装置及び半導体装置製造方法 | |
| US20060214206A1 (en) | Ferroelectric memory device and method of manufacturing the same | |
| US20040099894A1 (en) | Semiconductor device having ferroelectric film and manufacturing method thereof | |
| US6720598B1 (en) | Series memory architecture | |
| JP2005093605A (ja) | 半導体装置およびその製造方法 | |
| KR100295568B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| JP3715551B2 (ja) | 半導体装置の製造方法 | |
| KR100528163B1 (ko) | 강유전체 메모리 소자 및 그 제조방법 | |
| KR100772692B1 (ko) | 강유전체 메모리 셀 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040617 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |