KR100490651B1 - 강유전체 메모리 소자 및 그 제조방법 - Google Patents
강유전체 메모리 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100490651B1 KR100490651B1 KR10-2002-0086310A KR20020086310A KR100490651B1 KR 100490651 B1 KR100490651 B1 KR 100490651B1 KR 20020086310 A KR20020086310 A KR 20020086310A KR 100490651 B1 KR100490651 B1 KR 100490651B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- lower electrode
- ferroelectric
- oxygen diffusion
- memory device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 50
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 50
- 239000001301 oxygen Substances 0.000 claims abstract description 50
- 238000009792 diffusion process Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000003860 storage Methods 0.000 claims abstract description 26
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000002265 prevention Effects 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 9
- 238000007254 oxidation reaction Methods 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 8
- 238000001764 infiltration Methods 0.000 abstract description 2
- 230000008595 infiltration Effects 0.000 abstract description 2
- 230000002401 inhibitory effect Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 117
- 239000003990 capacitor Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- -1 silicon oxide nitride Chemical class 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 후속 열처리 공정시 산소침입에 의한 스토리지노드 콘택의 산화를 억제하여 콘택저항 증가를 방지할 수 있는 강유전체 메모리 소자 및 그 제조방법을 제공한다.
본 발명은 상부에 스토리지노드 콘택 및 층간절연막이 형성된 반도체 기판; 스토리지노드 콘택 상에 형성된 하부전극; 하부전극 측부의 일부분을 둘러싸도록 층간절연막 상에 형성된 고립절연막; 하부전극 측부의 나머지 부분을 둘러싸도록 고립절연막 상에 형성된 산소확산방지막; 산소확산방지막과 하부전극 상에 형성된 강유전체막; 및 하부전극 상의 강유전체막 상부에 형성된 상부전극을 포함하는 강유전체 메모리 소자에 의해 달성될 수 있다.
Description
본 발명은 강유전체 메모리 소자 및 그 제조방법에 관한 것으로, 특히 산소확산방지막을 구비한 강유전체 메모리 소자 및 그 제조방법에 관한 것이다.
반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레시(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되고 있다. 이러한 강유전체 재료를 사용하는 FeRAM(ferroelectric random access memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다. FeRAM 소자의 강유전체 재료로는 페로브스카이트(perovskite) 또는 쌍층(bi-layered) 페로브스카이트 구조를 갖는 BLT((Bi,La)4Ti3O12)), SBT(SrBi2Ta2O9), SBTN(SrBi2(Ta1-x, Nbx)2O9), PZT((Pb, Zr)TiO3) 등의 박막이 주로 사용되고, 강유전체 박막 형성시 수반되는 고온의 열처리 과정을 감안하여 캐패시터의 상부 및 하부 전극으로는 우수한 내산화성을 갖는 Pt, Ir, Ru, Pt 등의 귀금속이 사용되고 있다.
도 1은 종래의 강유전체 메모리 소자의 셀영역을 나타낸 단면도로서, 도 1에 도시된 바와 같이, 소자분리막(11), 게이트 절연막(12), 게이트(13), 게이트 스페이서(14), 접합영역(15), 제 1 층간절연막(16) 및 비트라인(17) 등의 하부 구조물이 형성된 반도체 기판(10) 상에 제 2 층간절연막(18)이 형성되고, 제 1 및 제 2 층간절연막(18)에는 그 내부에 구비된 콘택홀을 통하여 접합영역(15)의 일부와 콘택하는 스토리지노드 콘택(19)이 형성되어 있다. 스토리지노드 콘택(19) 상에는 하부전극(20)이 형성되어 있고, 하부전극(20) 측부를 완전히 둘러싸도록 고립절연막(21)이 형성되어 있다. 하부전극(20) 및 고립절연막(21) 상에는 강유전체막(22)이 형성되어 있고, 하부전극(20) 상의 강유전체막(22) 상부에는 상부전극(23)이 형성되어 있다.
그러나, 강유전체막(22)의 특성 향상을 위하여 강유전체막(22)의 증착 후 수행되는 산소분위기에서 열처리의 열처리 공정 및 후속 열공정에 의해 스토리지노드 콘택(19)으로 도 1의 A 내지 D와 같은 경로를 통하여 산소가 칩입하여 산화를 일으켜 콘택저항을 증가시키게 된다. 즉, 도 1의 화살표 A와 같이 산소가 고립절연막(21) 및 제 2 층간절연막(18) 등의 산화방지 특성이 약한 산화물을 통하여 칩입하거나, 화살표 B와 같이 일부는 산화물을 통하여 칩입하고 또 다른 일부는 산화물과 하부전극(20) 사이의 경계면을 통하여 칩입하거나, 화살표 C와 같이 상기 경계면만을 통하여 칩입하거나, 화살표 D와 같이 하부전극(20)의 산소방지 특성이 약한 박막을 통하여 칩입하게 된다. 이와 같이 콘택저항이 증가하게 되면, 캐패시터에 인가되는 전압이 Vcc 이하로 되어 충분한 전하가 캐패시터에 공급되지 못하여, 결과적으로 데이터 "1"과 데이터 "0" 사이에 신호마진(signal margin)이 심각하게 감소되는 문제가 발생하게 된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 후속 열처리 공정시 산소침입에 의한 스토리지노드 콘택의 산화를 억제하여 콘택저항 증가를 방지할 수 있는 강유전체 메모리 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 상부에 스토리지노드 콘택 및 층간절연막이 형성된 반도체 기판; 스토리지노드 콘택 상에 형성된 하부전극; 하부전극 측부의 일부분을 둘러싸도록 층간절연막 상에 형성된 고립절연막; 하부전극 측부의 나머지 부분을 둘러싸도록 고립절연막 상에 형성된 산소확산방지막; 산소확산방지막과 하부전극 상에 형성된 강유전체막; 및 하부전극 상의 강유전체막 상부에 형성된 상부전극을 포함하는 강유전체 메모리 소자에 의해 달성될 수 있다.
또한, 상기 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 상기의 본 발명의 목적은 셀영역 및 주변영역이 정의되고, 상부에 스토리지노드 콘택 및 층간절연막이 형성된 반도체 기판을 준비하는 단계; 스토리지노드 콘택 상부에 하부전극을 형성하는 단계; 하부전극을 덮도록 상기 층간절연막 상에 고립절연막을 형성하는 단계; 고립절연막을 제 1 전면식각하여 하부전극의 상부 표면 및 측부 일부를 노출시키는 단계; 노출된 하부전극을 덮도록 고립절연막 상에 산소확산방지막을 형성하는 단계; 산소확산방지막을 제 2 전면식각하여 하부전극의 상부 표면을 노출시키는 단계; 하부전극 및 산소확산방지막 상에 강유전체막을 형성하는 단계; 주변영역의 강유전체막 및 산소확산방지막을 제거하는 단계; 및 하부전극 상의 강유전체막 상부에 상부전극을 형성하는 단계를 포함하는 강유전체 메모리 소자의 제조방법에 의해 달성될 수 있다.
여기서, 하부전극은 Pt막, Ir막, IrOx막, Ru막, Re막 및 Rh막으로부터 선택되는 하나의 막 또는 이들의 적층막으로 이루어지고, 산소확산방지막은 실리콘나이트라이드막, 실리콘옥시나이트라이드막 및 알루미나막 중 선택되는 하나의 막 또는 이들의 적층막으로 형성하거나, 변조된 조성을 가지는 실리콘나이트라이드막, 실리콘옥시나이트라이드막 및 알루미나막 중 선택되는 하나의 막 또는 이들의 적층막으로 이루어진다.
또한, 고립절연막의 제 1 전면식각은 화학기계연마 공정이나 습식에치백 또는 건식에치백으로 수행하고, 산소확산방지막의 제 2 전면식각은 화학기계연마 공정으로 수행하며, 제 2 전면식각 후의 상기 산소확산방지막의 두께는 10 내지 5000Å이다.
또한, 강유전체막은 페로브스카이트 또는 적층 페로브스카이트 구조를 가지는 물질, 바람직하게 SBT, BLT 또는 PZT로 이루어지거나, 불순물이 첨가되거나 조성이 변조된 SBT, BLT 또는 PZT로 이루어진다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 2는 본 발명의 실시예에 따른 강유전체 메모리 소자의 셀영역을 나타낸 단면도이고, 도 3a 내지 도 3e는 본 발명의 실시예에 따른 강유전체 메모리 소자의 제조방법을 설명하기 위한 단면도로서, 도 1에서와 동일한 구성에 대해서는 동일한 도면부호를 부여한다.
먼저, 본 발명의 실시예에 따른 강유전체 메모리 소자를 살펴보면, 도 2에 도시된 바와 같이, 소자분리막(11), 게이트 절연막(12), 게이트(13), 게이트 스페이서(14), 접합영역(15), 제 1 층간절연막(16) 및 비트라인(17) 등의 하부 구조물이 형성된 반도체 기판(10) 상에 제 2 층간절연막(18)이 형성되고, 제 1 및 제 2 층간절연막(18)에는 그 내부에 구비된 콘택홀을 통하여 접합영역(15)의 일부와 콘택하는 스토리지노드 콘택(19)이 형성되어 있다. 스토리지노드 콘택(19) 상에는 하부전극(20)이 형성되어 있고, 하부전극(20) 측부의 일부분을 둘러싸도록 고립절연막(21A)이 형성되어 있으며, 고립절연막(21A) 상에는 하부전극(20) 측부의 나머지 부분을 둘러싸도록 산소확산방지막(100)이 형성되어 있다. 하부전극(20) 및 산소확산방지막(100) 상에는 강유전체막(22)이 형성되어 있고, 하부전극(20) 상의 강유전체막(22) 상부에는 상부전극(23)이 형성되어 있다.
이와 같이, 강유전체막(22)과 고립절연막(21A) 사이에 하부전극(20)의 측부를 둘러싸도록 산소확산 방지막(100)을 형성함에 따라, 열처리 공정시 산소확산 방지막(100)에 의해 도 1의 화살표 A와 같은 경로 뿐만 아니라 B, C, D와 같은 경로를 통하여 스토리지노드 콘택(19)으로 산소가 칩입하는 것이 방지된다.
다음으로, 본 발명의 실시예에 따른 강유전체 메모리 소자의 제조방법을 도 3a 내지 도 3e를 참조하여 설명한다.
도 3a를 참조하면, 소자분리막(11)이 형성된 반도체 기판(10) 상에 게이트 절연막(12) 및 게이트(13)를 순차적으로 형성하고, 게이트 측벽(13)에 게이트 스페이서(14)를 형성한 후, 게이트(13) 양 측의 기판 표면에 접합영역(15)을 형성한다. 여기서, 게이트(13) 상부에는 질화막의 하드 마스크가 형성되어 있고, 게이트(13)는 금속막/폴리실리콘막의 이중막으로 이루어진다. 그 다음, 기판 전면 상에 제 1 층간절연막(16)을 형성하고, 접합영역(15)의 일부분이 노출되도록 제 1 층간절연막(16)을 식각하여 비트라인용 콘택홀을 형성한 후, 콘택홀에 매립되도록 제 1 폴리실리콘막을 증착하고 패터닝하여 비트라인(17)을 형성하여, 하부 구조물을 완성한다. 그 다음, 비트라인(17)을 덮도록 기판 전면 상에 제 2 층간절연막(18)을 형성하고, 접합영역(15)의 다른 부분이 노출되도록 제 2 및 제 1 층간절연막(18, 16)을 식각하여 스토리지노드용 콘택홀을 형성한다. 그 후, 콘택홀에 매립되도록 제 2 폴리실리콘막을 증착하고 화학기계연마(Chemical Mechanical Polishing; CMP) 공정이나 에치백 공정에 의해 제 2 폴리실리콘막을 분리시켜 스토리지노드 콘택(19)을 형성한다.
도 3b를 참조하면, 스토리지노드 콘택(19) 및 제 2 층간절연막(19) 상부에 하부전극용 물질막으로서 Pt막, Ir막, IrOx막, Ru막, Re막 및 Rh막으로부터 선택되는 하나의 막 또는 이들의 적층막을 증착하고 패터닝하여 스토리지노드 콘택(19) 상부에 하부전극(20)을 형성한다.
도 3c를 참조하면, 하부전극(20)을 덮도록 제 2 층간절연막(19) 상부에 고립절연막(21A)을 증착하고 고립절연막(21A)을 제 1 전면식각하여 하부전극(20)의 상부 표면 및 측부 일부를 노출시킨다. 바람직하게, 제 1 전면식각은 CMP 공정이나 건식 에치백(dry etch back) 또는 습식 에치백(wet etch back)으로 수행한다.
도 3d를 참조하면, 노출된 하부전극(20)을 덮도록 고립절연막(21A) 상부에 산소확산방지막(100)을 형성하고, 산소확산방지막(100)을 제 2 전면식각하여 하부전극(20)의 상부 표면을 노출시킨다. 바람직하게, 산소확산방지막(100)은 실리콘나이트라이드(Silicon Nitride; Si3N4)막, 실리콘옥시나이트라이드(Silicon Oxynitride; SiOxNy)막 및 알루미나(Aluminum Oxide; Al2O3)막 중 선택되는 하나의 막 또는 이들의 적층막으로 형성하거나, 변조된 조성을 가지는 Si3N4막, SiOx
Ny막 및 Al2O3막 중 선택되는 하나 또는 이들의 적층막으로 형성한다. 또한, 제 2 전면식각은 CMP 공정으로 수행하여 고립절연막(21A) 상의 산소확산방지막(100)의 손실을 최소화한다. 또한, 전면식각 후 산소확산방지막(100)이 10 내지 5000Å의 두께를 갖도록 한다.
도 3e를 참조하면, 산소확산방지막(100) 및 하부전극(20) 상에 강유전체막(22)을 증착하고 산소 분위기에서 열처리 공정을 수행하여 강유전체막(22)을 특성을 향상시킨다. 이때, 강유전체막(22)과 고립절연막(21A) 사이에 하부전극(20)의 측부를 둘러싸도록 형성된 산소확산 방지막(100)에 의해 스토리지노드 콘택(19)으로의 산소칩입이 차단되어 스토리지노드 콘택(19)의 산화가 일어나지 않게 된다. 여기서, 강유전체막(22)은 페로브스카이트 또는 적층 페로브스카이트 구조를 가지는 물질, 바람직하게 SBT, BLT 또는 PZT로 형성하거나, 불순물이 첨가되거나 조성이 변조된 SBT, BLT 또는 PZT로 형성한다. 그 다음, 주변영역의 강유전체막(22) 및 고립절연막(21A)을 식각하여 제거하여, 후속 공정시 층간절연막의 두께 측정이 용이하도록 한다. 그 다음, 강유전체막(22) 상부에 상부전극용 물질막을 증착하고 패터닝하여 하부전극(20) 상의 강유전체막(22) 상부에 상부전극(23)을 형성한다.
상기 실시예에 의하면, 강유전체막과 고립절연막 사이에 하부전극의 측부를 둘러싸도록 산소확산방지막을 형성하여 열처리 공정시 산소의 확산을 차단함으로써 산소침입에 의한 스토리지노드 콘택의 산화를 방지할 수 있게 된다. 이에 따라, 콘택저항 증가 및 이에 따른 캐패시터로의 불충분한 전하공급을 방지할 수 있게 되어, 결과적으로 소자의 안정성 및 신뢰성을 확보할 수 있게 된다.
또한, 산소확산방지막을 강유전체막과 고립절연막 사이에 형성함에 따라 주변영역의 강유전체막 제거시 동시에 제거할 수 있으므로, 주변영역의 산소확산방지막 제거를 위한 별도의 마스크 공정 및 식각공정이 요구되지 않는다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 강유전체막과 고립절연막 사이에 하부전극의 측부를 둘러싸도록 산소확산 방지막을 형성하여 후속 열처리 공정시 스토리지노드 콘택으로의 산소칩입을 차단하여 산화를 방지함으로써, 콘택저항 증가 및 이에 따른 캐패시터로의 불충분한 전하공급을 방지할 수 있어 소자의 안정성 및 신뢰성을 확보할 수 있다.
도 1은 종래의 강유전체 메모리 소자를 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 강유전체 메모리 소자를 나타낸 단면도.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 강유전체 메모리 소자의 제조방법을 설명하기 위한 순차적 단면도.
※도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 11 : 소자분리막
12 : 게이트 절연막 13 : 게이트
14 : 게이트 스페이서 15 : 접합영역
16, 18 : 제 1 및 제 2 층간절연막
17 : 비트라인 19 : 스토리지노드 콘택
20 : 하부전극 21, 21A : 고립절연막
22 : 강유전체막 23 : 상부전극
100 : 산소확산방지막
Claims (14)
- 상부에 스토리지노드 콘택 및 층간절연막이 형성된 반도체 기판;상기 스토리지노드 콘택 상에 형성된 하부전극;상기 하부전극 측부의 일부분을 둘러싸도록 상기 층간절연막 상에 형성된 고립절연막;상기 하부전극 측부의 나머지 부분을 둘러싸도록 상기 고립절연막 상에 형성된 산소확산방지막;상기 산소확산방지막과 하부전극 상에 형성된 강유전체막; 및상기 하부전극 상의 상기 강유전체막 상부에 형성된 상부전극을 포함하는 강유전체 메모리 소자.
- 제 1 항에 있어서,상기 하부전극은 Pt막, Ir막, IrOx막, Ru막, Re막 및 Rh막으로부터 선택되는 하나의 막 또는 이들의 적층막으로 이루어진 것을 특징으로 하는 강유전체 메모리 소자.
- 제 1 항에 있어서,상기 산소확산방지막은 실리콘나이트라이드막, 실리콘옥시나이트라이드막 및 알루미나막 중 선택되는 하나의 막 또는 이들의 적층막으로 이루어지거나, 변조된 조성을 가지는 실리콘나이트라이드막, 실리콘옥시나이트라이드막 및 알루미나막 중 선택되는 하나의 막 또는 이들의 적층막으로 이루어진 것을 특징으로 하는 강유전체 메모리 소자.
- 제 1 항 또는 제 3 항에 있어서,상기 산소확산방지막의 두께는 10 내지 5000Å인 것을 특징으로 하는 강유전체 메모리 소자.
- 제 1 항에 있어서,상기 강유전체막은 페로브스카이트 또는 적층 페로브스카이트 구조를 가지는 물질로 이루어진 것을 특징으로 하는 강유전체 메모리 소자.
- 제 1 항 또는 제 5 항에 있어서,상기 강유전체막은 SBT, BLT 또는 PZT로 이루어지거나, 불순물이 첨가되거나 조성이 변조된 SBT, BLT 또는 PZT로 이루어진 것을 특징으로 하는 강유전체 메모리 소자.
- 셀영역 및 주변영역이 정의되고, 상부에 스토리지노드 콘택 및 층간절연막이 형성된 반도체 기판을 준비하는 단계;상기 스토리지노드 콘택 상부에 하부전극을 형성하는 단계;상기 하부전극을 덮도록 상기 층간절연막 상에 고립절연막을 형성하는 단계;상기 고립절연막을 제 1 전면식각하여 하부전극의 상부 표면 및 측부 일부를 노출시키는 단계;상기 노출된 하부전극을 덮도록 상기 고립절연막 상에 산소확산방지막을 형성하는 단계;상기 산소확산방지막을 제 2 전면식각하여 상기 하부전극의 상부 표면을 노출시키는 단계;상기 하부전극 및 산소확산방지막 상에 강유전체막을 형성하는 단계;상기 주변영역의 강유전체막 및 산소확산방지막을 제거하는 단계; 및상기 하부전극 상의 강유전체막 상부에 상부전극을 형성하는 단계를 포함하는 강유전체 메모리 소자의 제조방법.
- 제 7 항에 있어서,상기 하부전극은 Pt막, Ir막, IrOx막, Ru막, Re막 및 Rh막으로부터 선택되는 하나의 막 또는 이들의 적층막으로 형성하는 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
- 제 7 항에 있어서,상기 제 1 전면식각은 화학기계연마 공정이나 습식에치백 또는 건식에치백으로 수행하는 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
- 제 7 항에 있어서,상기 산소확산방지막은 실리콘나이트라이드막, 실리콘옥시나이트라이드막 및 알루미나막 중 선택되는 하나의 막 또는 이들의 적층막으로 형성하거나, 변조된 조성을 가지는 실리콘나이트라이드막, 실리콘옥시나이트라이드막 및 알루미나막 중 선택되는 하나의 막 또는 이들의 적층막으로 형성하는 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
- 제 7 항 또는 제 10 항에 있어서,상기 제 2 전면식각은 화학기계연마 공정으로 수행하는 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
- 제 11 항에 있어서,상기 제 2 전면식각 후의 상기 산소확산방지막의 두께는 10 내지 5000Å인 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
- 제 7 항에 있어서,상기 강유전체막은 페로브스카이트 또는 적층 페로브스카이트 구조를 가지는 물질로 형성하는 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
- 제 7 항 또는 제 13 항에 있어서,상기 강유전체막은 SBT, BLT 또는 PZT로 형성하거나, 불순물이 첨가되거나 조성이 변조된 SBT, BLT 또는 PZT로 형성하는 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086310A KR100490651B1 (ko) | 2002-12-30 | 2002-12-30 | 강유전체 메모리 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086310A KR100490651B1 (ko) | 2002-12-30 | 2002-12-30 | 강유전체 메모리 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040059806A KR20040059806A (ko) | 2004-07-06 |
| KR100490651B1 true KR100490651B1 (ko) | 2005-05-24 |
Family
ID=37351773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0086310A KR100490651B1 (ko) | 2002-12-30 | 2002-12-30 | 강유전체 메모리 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100490651B1 (ko) |
-
2002
- 2002-12-30 KR KR10-2002-0086310A patent/KR100490651B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040059806A (ko) | 2004-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI304259B (en) | Semiconductor device and method of manufacturing the same | |
| KR100407575B1 (ko) | 강유전체 메모리 장치 및 그 형성 방법 | |
| WO2010032456A1 (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
| KR100536590B1 (ko) | 강유전체 커패시터 및 그 제조 방법 | |
| JP2008130615A (ja) | 半導体記憶装置及びその製造方法 | |
| US6596580B2 (en) | Recess Pt structure for high k stacked capacitor in DRAM and FRAM, and the method to form this structure | |
| KR100403957B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| JP2002231903A (ja) | 誘電体素子およびその製造方法 | |
| KR100490651B1 (ko) | 강유전체 메모리 소자 및 그 제조방법 | |
| JP4798979B2 (ja) | 強誘電体メモリの製造方法 | |
| JP4567026B2 (ja) | 半導体装置の製造方法 | |
| KR100490652B1 (ko) | 강유전체 메모리 소자의 제조방법 | |
| KR100448237B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| KR100477835B1 (ko) | 강유전체캐패시터형성방법 | |
| KR100629692B1 (ko) | 강유전체 메모리 장치의 제조 방법 | |
| KR100688054B1 (ko) | 강유전체 소자의 콘케이브 커패시터 제작 방법 | |
| KR100640781B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100528163B1 (ko) | 강유전체 메모리 소자 및 그 제조방법 | |
| KR100772530B1 (ko) | 반도체 소자의 오목형 캐패시터 형성방법 | |
| KR100846365B1 (ko) | 노블계 하드마스크를 이용한 강유전체 메모리소자의캐패시터 제조 방법 | |
| KR100866709B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20020002613A (ko) | 접촉 저항 증가 및 막의 들림을 효과적으로 방지할 수있는 반도체 메모리 소자 및 그 제조 방법 | |
| JP2006060020A (ja) | 半導体装置の製造方法 | |
| KR20010004303A (ko) | 강유전체 메모리 소자 제조 방법 | |
| KR20030023142A (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |