JP2006060020A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】スタック型の強誘電体メモリの製造方法において、酸素アニール時に、強誘電体キャパシタとトランジスタのソースドレイン領域とを直結するコンタクトプラグが酸化することを、確実に防止する。
【解決手段】下側電極８１、誘電体層９１、上側電極１５からなるキャパシタＣとタングステンプラグ６１との間に、導電性の酸素バリア層７１を形成する。この酸素バリア層７１と同一面内で連続するように、絶縁性酸素バリア層３１を層間絶縁膜２上に形成する。この状態で、ＰＺＴからなる誘電体層９１の酸素欠損を回復される酸素アニール工程を行う。
【選択図】 図２

Description

この発明は、トランジスタのソースドレイン領域と、酸素含有化合物からなる誘電体層を備えたキャパシタと、がコンタクトプラグで直結された半導体装置を、前記誘電体層の酸素欠損を回復させる酸素アニール工程を経て製造する方法に関する。

近年、キャパシタの誘電体層として強誘電体層を設けた強誘電体メモリ（ＦＲＡＭ：ferroelectric random access memory）の開発が進んでいる。強誘電体は、電圧を印加したときに起こる分極が印加を止めても残留し、この残留分極が数十年は保持されるという特徴を有する。また、強誘電体の分極は数ｎｓという非常に短い時間で起こり、電界を印加することで分極の向きが変わるという特徴を有する。従って、強誘電体メモリは情報の保持特性の高い不揮発性メモリであり、キャパシタに対する書き込みと読み出しを高速に実行することができる。

強誘電体メモリの構造として、トランジスタのソースドレイン領域とキャパシタとをコンタクトプラグで直結する「スタック型」がある。コンタクトプラグの材料としては、抵抗の低いタングステンが好適である。このようなスタック型の強誘電体メモリは、セル面積を小さくできる点で有効であるが、酸素含有化合物からなる強誘電体層の酸素欠損を回復させる酸素アニール時に、タングステンプラグが酸化されて抵抗が上昇するという問題点を有している。

下記の特許文献１には、酸素含有化合物からなる誘電体層（酸化タンタル等からなる高誘電体層やＢＳＴおよびＰＺＴ等からなる強誘電体層）を備えたキャパシタを有するスタック型のメモリについて記載されている。また、酸素アニール時にコンタクトプラグの酸化を防止する方法として、コンタクトプラグ（ポリシリコンプラグまたはタングステンプラグ）上に、タングステンシリサイドからなる酸素バリア膜を設ける方法が記載されている。
特開２００２−９４０３０号公報

特許文献１に記載された方法でスタック型の強誘電体メモリを製造する際には、トランジスタのソースドレイン領域の上にコンタクトプラグを形成した後、層間絶縁膜の上面全体に酸素バリア用の薄膜を形成し、その上に、下側電極用薄膜、強誘電体薄膜、上側電極用薄膜を順に形成し、これらの積層膜をフォトリソ・エッチング法によりパターニングして、キャパシタを形成する。その後に酸素アニール工程を行う。

すなわち、酸素アニール工程は、図４に示すように、ソースドレイン領域１２の上にコンタクトプラグ６０が形成され、その上に、酸素バリア膜７０がコンタクトプラグ６０の周囲の層間絶縁膜２上にもオーバーラップして形成され、その上に、下側電極８１、強誘電体層９１、上側電極１５からなるキャパシタＣが形成された状態で行われる。
したがって、コンタクトプラグの上面に酸素バリア膜を形成する方法では、強誘電体メモリの微細化、高集積化に伴ってキャパシタの幅が小さくなると、オーバーラップ寸法ａが小さくなって、層間絶縁膜を介してコンタクトホールの側面からコンタクトプラグに酸素が侵入し易くなるため、コンタクトプラグの酸化防止効果が不十分となる。例えばオーバーラップ寸法ａが０．１μｍ以下になると、コンタクトホールの側面からの酸素侵入が顕著になると推測される。

本発明は、このような従来技術の問題点に着目してなされたものであり、酸素含有化合物からなる誘電体層を備えたキャパシタと、トランジスタのソースドレイン領域と、がコンタクトプラグで直結されたスタック型のメモリにおいて、前記誘電体層の酸素欠損を回復させる酸素アニール時に前記コンタクトプラグの酸化を確実に防止できるようにすることを課題とする。

上記課題を解決するために、本発明は、トランジスタのソースドレイン領域と、酸素含有化合物からなる誘電体層を備えたキャパシタと、がコンタクトプラグで直結された半導体装置を、前記誘電体層の酸素欠損を回復させる酸素アニール工程を経て製造する方法において、前記コンタクトプラグの上面に酸素バリア性能を有する導電性薄膜が形成されるとともに、前記コンタクトプラグの周囲の層間絶縁膜上に、酸素バリア性能を有する絶縁性薄膜が、前記導電性薄膜と同一面内で連続するように形成された状態で、前記酸素アニール工程を行うことを特徴とする半導体装置の製造方法を提供する。

本発明の方法によれば、酸素アニール工程で、前記酸素バリア性能を有する絶縁性薄膜により、層間絶縁膜への酸素侵入が防止されるため、コンタクトホールの側面からコンタクトプラグに酸素が侵入しない。したがって、コンタクトプラグ上面の酸素バリア性能を有する導電性薄膜（導電性薄膜からなる酸素バリア層）のオーバーラップ寸法が、例えば０．１μｍ以下と小さい場合でも、コンタクトプラグの酸化が効果的に防止される。

本発明の方法の一例として、ゲートおよびソースドレイン領域からなる電界効果トランジスタが形成された半導体基板上に、層間絶縁膜を形成する工程と、前記層間絶縁膜を貫通するコンタクトホールを前記ソースドレイン領域の上に形成する工程と、前記コンタクトホール内に導電性材料を充填してコンタクトプラグを形成する工程と、前記コンタクトプラグおよび前記絶縁性薄膜上に酸素バリア性能を有する導電性薄膜を形成する工程と、前記導電性薄膜をパターニングして、この導電性薄膜からなる酸素バリア層を前記コンタクトプラグ上に形成し、この酸素バリア層の周囲の前記層間絶縁膜を露出させる工程と、前記露出させた層間絶縁膜上に、酸素バリア性能を有する絶縁性薄膜を形成する工程と、前記酸素バリア層および酸素バリア性能を有する絶縁性薄膜の上に、下側電極用薄膜、酸素含有化合物からなる誘電体薄膜、および上側電極用薄膜を順に形成する工程と、前記下側電極用薄膜、誘電体薄膜、および上側電極用薄膜をパターニングして、下側電極、誘電体層、上側電極からなるキャパシタを、前記酸素バリア層を介して前記コンタクトプラグ上に形成する工程と、前記誘電体層の酸素欠損を回復させる酸素アニール工程と、をこの順に行うことを特徴とする半導体装置の製造方法が挙げられる。

キャパシタを構成する「酸素含有化合物からなる誘電体層」としては、酸化タンタル（Ｔａ₂ Ｏ₅ ）、（Ｂａ，Ｓｒ）ＴｉＯ₃ 等からなる高誘電体層、ＰＺＴ（Ｐｂ（Ｚｒ_x Ｔｉ_(1-x) ）Ｏ₃ ）、ＳＢＴ（ＳｒＢｉ₂ Ｔａ₂ Ｏ₉ ）等からなる強誘電体層が挙げられる。
本発明の方法で使用する「酸素バリア性能を有する導電性薄膜」としては、Ｔｉ−Ａｌ−Ｎ、Ｔｉ−Ｓｉ−Ｎ、およびＣｒ−Ｔｉ−Ｎのいずれかからなるものが挙げられる。「酸素バリア性能を有する絶縁性薄膜」としては、ＡｌＮおよびＳｉＮ_X のいずれかからなるものが挙げられる。

本発明の方法は、前記コンタクトプラグが酸化されやすい材料（例えば、タングステンやアルミニウム）からなるものである場合に好適である。
本発明は、前記誘電体層が強誘電体層であるスタック型の強誘電体メモリの製造方法として好適である。

以下、本発明の実施形態について説明する。
図１〜３を用いて、本発明の一実施形態について説明する。図１〜３は、メモリのワード線に平行な断面図に相当する。
先ず、図１（ａ）に示すように、電界効果トランジスタが形成されたシリコンウエハ（半導体基板）１上にＳｉＯ₂ からなる層間絶縁膜２を形成する。図１（ａ）において、符号１１はＬＯＣＯＳ膜からなる素子分離領域であり、符号１２は一方のソースドレイン領域である。なお、電界効果トランジスタのゲートと他方のソースドレイン領域は、図１の紙面に垂直な断面方向に存在する。

次に、層間絶縁膜２を貫通するコンタクトホール４を、フォトリソ・エッチング法により、ソースドレイン領域１２の上に形成する。図１（ｂ）はこの状態を示す。
次に、スパッタリング法により、ウエハ全面にＴｉ膜とＴｉＮ膜をこの順に形成することにより、Ｔｉ／ＴｉＮからなる密着層５を、コンタクトホール４の内壁および底面と層間絶縁膜２の上面に形成する。図１（ｃ）はこの状態を示す。

次に、図１（ｄ）に示すように、ＣＶＤ法によりタングステン層６をウエハ全面に堆積することにより、コンタクトホール４内をタングステンで埋める。
次に、ＣＭＰ法により絶縁性薄膜３が露出するまでウエハ表面を研磨して、タングステン層６と密着層５を除去することにより、タングステンプラグ６１を形成する。すなわち、図２（ａ）に示すように、コンタクトホール４内に密着層５を介してタングステンプラグ６１が形成される。

次に、図２（ｂ）に示すように、ウエハ全面（タングステンプラグ６１および層間絶縁膜２上）に、酸素バリア性能を有する導電性薄膜７を形成する。ここでは、Ｔｉ−Ａｌ−Ｎ薄膜７を、原子比がＴｉ：Ａｌ＝６：４であるＴｉＡｌ合金からなるターゲットを用い、窒素雰囲気でスパッタリングを行うことにより形成した。
次に、導電性薄膜７をフォトリソ・エッチング法によりパターニングして、タングステンプラグ６１の上に酸素バリア層７１を存在させ、タングステンプラグ６１の周囲の層間絶縁膜２が露出された状態とする。ここでは、酸素バリア層７１を、タングステンプラグ６１上面全体だけでなく、その周囲の層間絶縁膜２上までオーバーラップして形成した。図２（ｃ）はこの状態を示す。

次に、図２（ｄ）に示すように、ウエハ全面（酸素バリア層７１および層間絶縁膜２上）に、酸素バリア性能を有する絶縁性薄膜３０を形成する。ここでは、窒化アルミニウム（ＡｌＮ）薄膜３をスパッタリング法により形成した。
次に、ＣＭＰ法により酸素バリア層７１が露出するまでウエハ表面を研磨する。これにより、図３（ａ）に示すように、酸素バリア性能を有する絶縁性薄膜３０が、導電性の酸素バリア層７１と同じ厚さの絶縁性酸素バリア層３１となり、酸素バリア層７１と同一面内に連続して形成された状態となる。また、図２（ｃ）の工程で露出させた層間絶縁膜２上に、絶縁性酸素バリア層３１が形成された状態となる。

次に、図３（ｂ）に示すように、ウエハ全面（導電性の酸素バリア層７１および絶縁性酸素バリア層３１の上）に、下側電極用薄膜８、誘電体薄膜９、および上側電極用薄膜１０を順に形成する。ここでは、下側電極用薄膜８として、イリジウム（Ｉｒ）薄膜、酸化イリジウム（ＩｒＯ_x ）薄膜、プラチナ（Ｐｔ）薄膜をこの順にスパッタリング法で、誘電体薄膜９としてＰＺＴ薄膜をスピンコート法で、上側電極用薄膜１０としてプラチナ（Ｐｔ）薄膜、酸化イリジウム（ＩｒＯ_x ）薄膜、イリジウム（Ｉｒ）薄膜をこの順にスパッタリング法で形成した。

次に、下側電極用薄膜８、誘電体薄膜９、および上側電極用薄膜１０をフォトリソ・エッチング法によりパターニングして、下側電極８１、誘電体層９１、上側電極１５からなるキャパシタＣを形成する。これにより、キャパシタＣとタングステンプラグ６１との間に酸素バリア層７１が存在し、キャパシタＣの周囲の層間絶縁膜２上に絶縁性酸素バリア層３１が存在する状態となる。図３（ｃ）はこの状態を示す。

次に、この状態のウエハを６００℃の酸素雰囲気に５分間保持することにより、ＰＺＴからなる誘電体層９１を酸素アニールする。このとき、絶縁性酸素バリア層（酸素バリア性能を有する絶縁性薄膜）３１が層間絶縁膜２の上に形成されていることで、層間絶縁膜２に酸素が侵入しないため、タングステンプラグ６１上の酸素バリア層７１のオーバーラップ寸法ａが例えば０．１μｍ以下と小さい場合であっても、タングステンプラグ６１の酸化が効果的に防止される。

したがって、この実施形態の方法によれば、スタック型の強誘電体メモリにおける、キャパシタの強誘電体層の酸素アニール時に、タングステンプラグの酸化を確実に防止することができる。
なお、この実施形態では、導電性の酸素バリア層７１を、タングステンプラグ６１上面全体だけでなく、その周囲の層間絶縁膜２上までオーバーラップして形成したが、導電性の酸素バリア層７１は、絶縁性酸素バリア層３１と同一面内で連続して形成されていれば、タングステンプラグ６１上面の一部に形成されているだけでもよい。

本発明の一実施形態の方法の各工程を説明する断面図。 本発明の一実施形態の方法の各工程を説明する断面図。 本発明の一実施形態の方法の各工程を説明する断面図。 従来技術の問題点を説明する断面図。

符号の説明

１…シリコンウエハ（半導体基板）、２…ＳｉＯ₂ 膜（層間絶縁膜）、３０…窒化アルミニウム薄膜（酸素バリア性能を有する絶縁性薄膜）、３１…絶縁性酸素バリア層、４…コンタクトホール、５…Ｔｉ／ＴｉＮからなる密着層、６…タングステン、６１…タングステンプラグ、７…Ｔｉ−Ａｌ−Ｎ薄膜（酸素バリア性能を有する導電性薄膜）、８…Ｉｒ／ＩｒＯ_x ／Ｐｔ積層膜（下側電極用薄膜）、９…ＰＺＴ薄膜（誘電体薄膜）、１０…Ｐｔ／ＩｒＯ_x ／Ｉｒ積層膜（上側電極用薄膜）、１１…ＬＯＣＯＳ膜（素子分離領域）、１２…ソースドレイン領域、１５…上側電極、７１…導電性の酸素バリア層、８１…下側電極、９１…誘電体層、Ｃ…キャパシタ。

Claims (5)

1. トランジスタのソースドレイン領域と、酸素含有化合物からなる誘電体層を備えたキャパシタと、がコンタクトプラグで直結された半導体装置を、前記誘電体層の酸素欠損を回復させる酸素アニール工程を経て製造する方法において、
   前記コンタクトプラグの上面に酸素バリア性能を有する導電性薄膜が形成されるとともに、前記コンタクトプラグの周囲の層間絶縁膜上に、酸素バリア性能を有する絶縁性薄膜が、前記導電性薄膜と同一面内で連続するように形成された状態で、前記酸素アニール工程を行うことを特徴とする半導体装置の製造方法。
2. ゲートおよびソースドレイン領域からなる電界効果トランジスタが形成された半導体基板上に、層間絶縁膜を形成する工程と、
   前記層間絶縁膜を貫通するコンタクトホールを前記ソースドレイン領域の上に形成する工程と、
   前記コンタクトホール内に導電性材料を充填してコンタクトプラグを形成する工程と、
   前記コンタクトプラグおよび前記絶縁性薄膜上に酸素バリア性能を有する導電性薄膜を形成する工程と、
   前記導電性薄膜をパターニングして、この導電性薄膜からなる酸素バリア層を前記コンタクトプラグ上に形成し、この酸素バリア層の周囲の前記層間絶縁膜を露出させる工程と、
   前記露出させた層間絶縁膜上に、酸素バリア性能を有する絶縁性薄膜を形成する工程と、
   前記酸素バリア層および酸素バリア性能を有する絶縁性薄膜の上に、下側電極用薄膜、酸素含有化合物からなる誘電体薄膜、および上側電極用薄膜を順に形成する工程と、
   前記下側電極用薄膜、誘電体薄膜、および上側電極用薄膜をパターニングして、下側電極、誘電体層、上側電極からなるキャパシタを、前記酸素バリア層を介して前記コンタクトプラグ上に形成する工程と、
   前記誘電体層の酸素欠損を回復させる酸素アニール工程と、をこの順に行うことを特徴とする半導体装置の製造方法。
3. 前記導電性薄膜はＴｉ−Ａｌ−Ｎ、Ｔｉ−Ｓｉ−Ｎ、およびＣｒ−Ｔｉ−Ｎのいずれかからなり、前記絶縁性薄膜はＡｌＮまたはＳｉＮ_X からなる請求項１または２に記載の半導体装置の製造方法。
4. 前記コンタクトプラグはタングステンからなる請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
5. 前記誘電体層は強誘電体層である請求項１〜４のいずれか１項に記載の半導体装置の製造方法。

Images