KR100557963B1 - 반도체소자의 세정방법 - Google Patents

반도체소자의 세정방법 Download PDF

Info

Publication number
KR100557963B1
KR100557963B1 KR1020040057681A KR20040057681A KR100557963B1 KR 100557963 B1 KR100557963 B1 KR 100557963B1 KR 1020040057681 A KR1020040057681 A KR 1020040057681A KR 20040057681 A KR20040057681 A KR 20040057681A KR 100557963 B1 KR100557963 B1 KR 100557963B1
Authority
KR
South Korea
Prior art keywords
plug
insulating film
impurities
post
cleaning
Prior art date
Application number
KR1020040057681A
Other languages
English (en)
Other versions
KR20060008028A (ko
Inventor
김태한
이정석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040057681A priority Critical patent/KR100557963B1/ko
Publication of KR20060008028A publication Critical patent/KR20060008028A/ko
Application granted granted Critical
Publication of KR100557963B1 publication Critical patent/KR100557963B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0005—Separation of the coating from the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Abstract

본 발명은 플러그 표면의 불순물을 건식 세정 및 습식 세정처리하여 스토리지노드 콘택 저항증가 및 비트라인 페일(fail)을 방지할 수 있는 반도체소자의 세정방법에 관해 개시한 것으로서, 반도체기판 위에 상기 기판의 일부위를 노출시키는 콘택홀을 가진 제 1절연막을 형성하는 단계와, 제 1절연막 상에 다결정실리콘막을 형성하고 나서 다결정실리콘막을 연마하여 상기 제 1콘택홀을 매립시키는 플러그를 형성하는 단계와, 플러그를 포함한 기판 표면에 불순물 도핑 공정 및 열처리 공정을 차례로 실시하며 이와 동시에 상기 플러그 내의 상기 불순물이 외부로 확산되어 계면에 다량 생성되는 단계와, 결과물에 스퍼터링 공정을 실시하여 상기 불순물을 제거하는 단계와, 구조 전면에 불순물이 도핑처리된 제 2절연막을 형성하고 나서, 상기 제 2절연막을 식각하여 상기 플러그의 일부위를 노출시키는 제 2콘택홀을 형성하며 이와 동시에 상기 플러그의 표면에 폴리머가 생성되는 단계와, 상기 결과의 기판 전면에 후처리(post-treatment)를 실시하여 상기 플러그 표면에 잔존해 있는 불순물 및 폴리머를 제거하는 동시에 상기 플러그를 리세스시키는 단계를 포함하며, 상기 제 2절연막 식각공정과 상기 후처리 공정은 동일 식각장비 내에서 인-시튜로 진행한다.

Description

반도체소자의 세정방법{method for cleaning semiconductor device}
도 1은 종래기술에 따른 문제점을 설명하기 위한 도면.
도 2a 내지 도 2g는 본 발명에 따른 반도체소자의 세정방법을 설명하기 위한 공정별 단면도.
도 3은 본 발명의 세정방법을 적용시켜 불순물 및 폴리머가 제거된 상태를 보인 도면.
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 구체적으로는 플러그 표면의 불순물을 효과적으로 세정처리하여 스토리지노드 콘택의 저항증가 및 비트라인 페일(fail)을 방지할 수 있는 반도체소자의 세정방법에 관한 것이다.
최근 0.1㎛ 고집적 메모리 소자에서 패턴의 미세화로 인하여 홀 크기가 급격히 좁아지고 있으며, 또한 홀의 높은 종횡비로 인해 공정 마진(margin)이 급속하게 줄어들고 있다. 따라서, 홀이 오픈(poen)되지 않거나 열처리 등의 공정을 인해 계면에 불순물이 확산됨으로써 비정상적으로 저항값이 증가하는 경우가 발생되고 있다.
도 1은 종래기술에 따른 문제점을 설명하기 위한 도면으로서, 플러그 표면에 불순 물이 발생된 것을 보인 것이다.
공지된 바와 같이, 전극으로 사용되는 플러그용 다결정실리콘막에는 불순물이 도핑되며, 상기 플러그용 다결정실리콘막은 도핑농도 뿐만 아니라 온도 및 압력 등의 증착조건에 의해 많은 영향을 받게 된다. 이때. 플러그용 다결정실리콘막에 높은 도우즈(dose) 조건으로 도핑된 불순물을 도핑하는 경우, 도 1에 도시된 바와 같이, 후속 공정인 BPSG등의 절연막 형성공정에서 플러그 내의 다량의 불순물이 확산되어 플러그 계면에 생성되며, 또한 절연막 식각공정에서 플러그 표면에는 식각으로 인한 다량의 폴리머도 생성된다. 따라서, 이러한 계면의 불순물 및 폴리머는, 이후의 스토리지노드 전극 형성 시, 스토리지노드 콘택에 의해 노출된 플러그용 다결정실리콘막과의 접착력을 약화시키게 된다. 이로써, 저항 증가 및 비트라인 페일(fail)을 발생시켜 소자의 전기적 특성에 악영향을 미치는 문제점이 있다.
따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 아르곤 스퍼터링 공정 및 제 2절연막 식각공정과 인-시튜로 동일 식각챔버 내에서 후처리 공정을 진행함으로써, 플러그 표면의 불순물 및 폴리머를 세정처리할 수 있는 반도체소자의 세정방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명에 따른 반도체소자의 세정방법은 반도체기판 위에 상기 기판의 일부위를 노출시키는 콘택홀을 가진 제 1절연막을 형성하는 단계와, 제 1절연막 상에 다결정실리콘막을 형성하고 나서 다결정실리콘막을 연마 하여 상기 제 1콘택홀을 매립시키는 플러그를 형성하는 단계와, 플러그를 포함한 기판 표면에 불순물 도핑 공정 및 열처리 공정을 차례로 실시하며 이와 동시에 상기 플러그 내의 상기 불순물이 외부로 확산되어 계면에 다량 생성되는 단계와, 결과물에 스퍼터링 공정을 실시하여 상기 불순물을 제거하는 단계와, 구조 전면에 불순물이 도핑처리된 제 2절연막을 형성하고 나서, 상기 제 2절연막을 식각하여 상기 플러그의 일부위를 노출시키는 제 2콘택홀을 형성하며 이와 동시에 상기 플러그의 표면에 폴리머가 생성되는 단계와, 상기 결과의 기판 전면에 후처리(post-treatment)를 실시하여 상기 플러그 표면에 잔존해 있는 불순물 및 폴리머를 제거하는 동시에 상기 플러그를 리세스시키는 단계를 포함하며, 상기 제 2절연막 식각공정과 상기 후처리 공정은 동일 식각장비 내에서 인-시튜로 진행한 것을 특징으로 한다.
상기 제 2절연막 형성 공정과 제 2절연막 식각 공정 사이에 상기 제 2절연막을 800℃온도에서 15분동안 열처리하는 단계를 추가한다.
상기 제 2절연막은 BPSG막을 이용한다.
상기 스퍼터링 공정은 아르곤가스를 이용한다.
상기 스퍼터링 공정과 상기 제 2절연막 형성 공정 사이에, 상기 스퍼터링 공정이 완료된 기판 전면에 NH4OH 습식액을 이용하여 세정공정을 진행하는 단계를 추가한다.
상기 열처리 공정은 950℃온도에서 진행한다.
상기 후처리 공정은 CF4 가스, O2가스 및 Ar가스를 공급하여 30초동안 진행한다.
상기 후처리 공정 시, 상기 식각챔버 내의 압력을 40mT로, 소스파워를 1000Ｗ로, 바이어스 파워를 200Ｗ로 각각 유지한다.
상기 식각챔버는 MERIE방식의 챔버를 이용한다.
이하, 첨부된 도면을 참고로 하여 본 발명에 따른 반도체소자의 세정방법을 설명하기로 한다.
도 2a 내지 도 2g는 본 발명에 따른 반도체소자의 세정방법을 설명하기 위한 공정별 단면도이다.
본 발명에 따른 반도체소자의 세정방법은, 도 2a에 도시된 바와 같이, 소정의 하부구조를 가진 반도체기판(11)을 제공한다. 이어, 상기 기판(11) 위에 제 1절연막(13)을 형성하고 나서, 상기 제 1절연막(13)을 식각하여 기판의 일부위를 노출시키는 제1콘택홀(14)을 형성한다.
그런다음, 도 2b에 도시된 바와 같이, 상기 제1콘택홀을 포함한 제 1절연막 상에 다결정실리콘막(미도시)을 형성하고 나서, 상기 다결정실리콘막을 연마하여 상기 제 1콘택홀(14)을 매립시키는 플러그(15)를 형성한다. 이후, 상기 플러그(15)를 포함한 기판에 불순물 도핑공정(31)을 실시한다.
이어, 도 2c에 도시된 바와 같이, 상기 불순물 도핑 공정이 완료된 기판 전면에 열처리 공정(33)을 실시하여 상기 플러그(15) 내의 불순물을 활성화시킨다. 이때, 상기 열처리 공정(33) 결과, 상기 플러그(15)의 내의 불순물(17)이 밖으로 확산되어 계면에 생성된다.
그런다음, 도 2d에 도시된 바와 같이, 상기 열처리 공정이 완료된 기판에 건식 세정공정, 구체적으로는 아르곤을 이용한 스퍼터링 공정(35)을 실시한다. 이때, 상기 스퍼터링 공정(35)은 플러그의 계면에 생성된 불순물로부터 결합력이 높은 물질이 외부로 빠지게 된다. 따라서, 상기 스퍼터링 공정(35)에 의해, 도 2c와 비교하여, 도 2d에서는 플러그 계면의 불순물 량이 적어짐을 알 수 있다.
이후, 도 2e에 도시된 바와 같이, 상기 스퍼터링 공정이 완료된 기판을 습식처리조(41) 내로 옮기고 나서, 처리조(41) 내의 뜨거운 NH4OH용액(44)에 디핑시켜 습식 세정공정을 진행함으로서, 불순물을 제거한다. 도 2e에 도시된 바와 같이, 상기 습식 세정공정을 통해 도 2d와 비교하여 불순물량이 좀더 감소됨을 알 수 있다.
이어, 도 2f에 도시된 바와 같이, 습식 세정공정이 완료된 기판 위에 제 2절연막(19)을 형성한 후, 상기 제 2절연막(19)을 식각하여 상기 플러그(15)의 일부위를 노출시키는 제 2콘택홀(20)을 형성한다. 여기서, 제 2콘택홀(20)에 의해 노출된 플러그(15) 표면에는 상기 제 2절연막 식각 공정 시 발생된 폴리머(polymer)이 다량 생성되고, 또한 스퍼터링 공정 후에도 제거되지 않고 잔류된 불순물이 소량 잔존해 있다.(도 2f의 도면부호 17 참조) 이때, 상기 제 2절연막(19)으로는 BPSG막을 이용한다. 또한, 상기 제 2절연막 식각공정은 MERIE타입의 식각챔버 내에서 진행한다.
그런다음, 도 2g에 도시된 바와 같이, 상기 제 2콘택홀(20)을 포함한 기판 전면에 후처리(post treatment)공정(37)을 진행하여, 플러그(15) 표면의 불순물 및 폴리머를 제거한다. 이때, 상기 후처리공정(37)은 CF계열의 가스, O2가스 및 Ar가스를 공급하여 30초동안 진행한다. 여기서, CF계열의 가스로는, 바람직하게는 CF4 를 이용하며 20sccm으로 공급한다. 또한, 상기 후처리공정(37) 시, 식각챔버는 내부의 압력을 40mT, 소스파워를 1000Ｗ, 바이어스 파워를 200Ｗ로 하고, 온도를 40℃로 예열시킨 상태이다. 게다가, 상기 제 2절연막 식각공정과 상기 후처리 공정은 동일 식각챔버 내에서 인-시튜(in-suti)로 진행한다.
한편, 상기 후처리공정(37) 시, 바이어스 파워를 100Ｗ로 감소시키고, 압력을 40mT로 증가시킴으로써, 등방성 식각을 활성화하여 불순물 및 폴리머를 제거함과 동시에 플러그가 리세스처리된다. 따라서, 플러그가 리세스됨에 따라, 이후의 스토리지노드 전극 형성 시 접촉면적을 확보하여 저항값을 개선시킬 수 있다.
도 3은 본 발명에 다른 세정방법을 적용시켜 불순물 및 폴리머가 제거된 상태를 보인 도면이다.
본 발명에 따르면, 아르곤 스퍼터링 공정 및 제 2절연막 식각공정과 인-시튜로 동일 식각챔버 내에서 후처리 공정을 진행한 결과, 도 3에 도시된 바와 같이, 플러그 표면의 불순물 및 폴리머가 대부분 제거된다. 뿐만 아니라 상기 후처리공정 시 플러그가 리세스됨에 따라 이후의 스토리지노드 전극과의 접촉면적이 증가된다.
이상에서 설명한 바와 같이, 본 발명은 아르곤 스퍼터링 공정 및 제 2절연막 식각공정과 인-시튜로 동일 식각챔버 내에서 후처리 공정을 진행함으로써, 플러그 표면의 불순물 및 폴리머를 효과적으로 제거할 수 있다. 또한, 상기 후처리공정 시 플러그가 리세스됨에 따라 이후의 스토리지노드 전극과의 접촉면적이 증가되어 캐패시턴스가 증가되는 이점이 있다.
한편, 본 발명은 제 2절연막 식각공정과 후처리 공정을 동일한 MERIE타입 식각챔버 내에서 인-시튜로 진행함으로써, 장비 효율성 및 생산성을 향상시킨다.

Claims (9)

  1. 반도체기판 위에 상기 기판의 일부위를 노출시키는 콘택홀을 가진 제 1절연막을 형성하는 단계와,
    상기 제 1절연막 상에 다결정실리콘막을 형성하고 나서, 상기 다결정실리콘막을 연마하여 상기 제 1콘택홀을 매립시키는 플러그를 형성하는 단계와,
    상기 플러그를 포함한 기판 표면에 불순물 도핑 공정 및 열처리 공정을 차례로 실시하며, 이와 동시에 상기 플러그 내의 상기 불순물이 외부로 확산되어 계면에 다량 생성되는 단계와,
    상기 결과물에 스퍼터링 공정을 실시하여 상기 불순물을 제거하는 단계와,
    상기 구조 전면에 불순물이 도핑처리된 제 2절연막을 형성하고 나서, 상기 제 2절연막을 식각하여 상기 플러그의 일부위를 노출시키는 제 2콘택홀을 형성하며 이와 동시에 상기 플러그의 표면에 폴리머가 생성되는 단계와,
    상기 결과의 기판 전면에 후처리(post-treatment)를 실시하여 상기 플러그 표면에 잔존해 있는 불순물 및 폴리머를 제거하는 동시에 상기 플러그를 리세스시키는 단계를 포함하며,
    상기 제 2절연막 식각공정과 상기 후처리 공정은 동일 식각장비 내에서 인-시튜로 진행하는 것을 특징으로 하는 반도체소자의 세정방법.
  2. 제 1항에 있어서, 상기 제 2절연막 형성 공정과 제 2절연막 식각 공정 사이 에 상기 제 2절연막을 800℃온도에서 15분동안 열처리하는 단계를 추가하는 것을 특징으로 하는 반도체소자의 세정방법.
  3. 제 1항에 있어서, 상기 제 2절연막은 BPSG막을 이용하는 것을 특징으로 하는 반도체소자의 세정방법.
  4. 상기 제 1항에 있어서, 상기 스퍼터링 공정은 아르곤가스를 이용하는 것을 특징으로 하는 반도체소자의 세정방법.
  5. 제 1항에 있어서, 상기 스퍼터링 공정과 상기 제 2절연막 형성 공정 사이에, 상기 스퍼터링 공정이 완료된 기판 전면에 NH4OH 습식액을 이용하여 습식 세정공정을 진행하는 단계를 추가하는 것을 특징으로 하는 반도체소자의 세정방법.
  6. 제 1항에 있어서, 상기 열처리 공정은 950℃온도에서 진행하는 것을 특징으로 하는 반도체소자의 세정방법.
  7. 제 1항에 있어서, 상기 후처리 공정은 CF4 가스, O2가스 및 Ar가스를 공급하여 30초동안 진행하는 것을 특징으로 하는 반도체소자의 세정방법.
  8. 제 1항에 있어서, 상기 후처리 공정 시, 상기 식각챔버 내의 압력을 40mT로, 소스파워를 1000Ｗ로, 바이어스 파워를 200Ｗ로 각각 유지하는 것을 특징으로 하는 반도체소자의 세정방법.
  9. 제 1항에 있어서, 상기 식각챔버는 MERIE방식의 챔버를 이용하는 것을 특징으로 하는 반도체소자의 세정방법.
KR1020040057681A 2004-07-23 2004-07-23 반도체소자의 세정방법 KR100557963B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040057681A KR100557963B1 (ko) 2004-07-23 2004-07-23 반도체소자의 세정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057681A KR100557963B1 (ko) 2004-07-23 2004-07-23 반도체소자의 세정방법

Publications (2)

Publication Number Publication Date
KR20060008028A KR20060008028A (ko) 2006-01-26
KR100557963B1 true KR100557963B1 (ko) 2006-03-07

Family

ID=37119180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057681A KR100557963B1 (ko) 2004-07-23 2004-07-23 반도체소자의 세정방법

Country Status (1)

Country Link
KR (1) KR100557963B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812603B1 (ko) * 2006-11-03 2008-03-13 주식회사 하이닉스반도체 후처리에 의한 반도체소자의 콘택 형성 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722417A (ja) * 1993-07-01 1995-01-24 Kawasaki Steel Corp アルミニウム配線の形成方法
KR970023796A (ko) * 1995-10-28 1997-05-30 김광호 건식 식각세정에 의한 화학 기계적 연마(cmp)의 오염 제거방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722417A (ja) * 1993-07-01 1995-01-24 Kawasaki Steel Corp アルミニウム配線の形成方法
KR970023796A (ko) * 1995-10-28 1997-05-30 김광호 건식 식각세정에 의한 화학 기계적 연마(cmp)의 오염 제거방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812603B1 (ko) * 2006-11-03 2008-03-13 주식회사 하이닉스반도체 후처리에 의한 반도체소자의 콘택 형성 방법

Also Published As

Publication number Publication date
KR20060008028A (ko) 2006-01-26

Similar Documents

Publication Publication Date Title
KR100375218B1 (ko) 반사 방지막 및 자기정렬 콘택 기술을 사용하는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자
US20060205232A1 (en) Film treatment method preventing blocked etch of low-K dielectrics
KR100557963B1 (ko) 반도체소자의 세정방법
KR20060133606A (ko) 콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법
KR20040013781A (ko) 반도체 소자의 실리사이드막 형성방법
US6740593B2 (en) Semiconductor processing methods utilizing low concentrations of reactive etching components
KR100283482B1 (ko) 트랜치 캐패시터의 플레이트 전극 형성 방법
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100382542B1 (ko) 반도체 소자의 제조방법
KR100608144B1 (ko) 반도체 소자의 절연막 평탄화 방법
JP2003051536A (ja) 基板処理方法および半導体装置の製造方法
KR100696774B1 (ko) 반도체소자의 캐패시터 형성방법
KR0166035B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0172513B1 (ko) 반도체 소자의 콘택 형성 방법
KR100524928B1 (ko) 다마신 공정을 이용한 금속배선 형성방법
KR100209376B1 (ko) 에프. 이. 램의 평탄화 방법
KR100520140B1 (ko) 반도체소자의캐패시터제조방법
JP3555319B2 (ja) 半導体装置の製造方法
KR101043366B1 (ko) 반도체 소자의 형성 방법
KR20010066111A (ko) 반도체 소자의 접촉 구조 형성 방법
KR20030059444A (ko) 반도체 소자의 제조방법
KR101060748B1 (ko) 강유전체 반도체 메모리장치의 캐패시터 제조방법
KR0172299B1 (ko) 반도체 소자 제조 방법
KR100639216B1 (ko) 반도체 소자의 제조방법
KR100649017B1 (ko) 반도체 소자 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee