KR20060133606A - 콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법 - Google Patents

콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20060133606A
KR20060133606A KR1020050053274A KR20050053274A KR20060133606A KR 20060133606 A KR20060133606 A KR 20060133606A KR 1020050053274 A KR1020050053274 A KR 1020050053274A KR 20050053274 A KR20050053274 A KR 20050053274A KR 20060133606 A KR20060133606 A KR 20060133606A
Authority
KR
South Korea
Prior art keywords
contact hole
chamber
ammonium fluoride
temperature
substrate
Prior art date
Application number
KR1020050053274A
Other languages
English (en)
Inventor
최정식
김기석
이석민
김봉현
김대옥
이광영
강만석
김영민
전두한
강성호
오세훈
이태종
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050053274A priority Critical patent/KR20060133606A/ko
Publication of KR20060133606A publication Critical patent/KR20060133606A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

자연 산화막 및 불화암모늄염을 깨끗이 제거할 수 있는 콘택홀 세정방법 및 반도체 소자의 제조방법에 따르면, 먼저 콘택홀이 형성된 기판을 챔버 내에 로딩한 후 불화암모늄계 활성화 이온을 이용하여 상기 콘택홀 내에 잔류하는 자연 산화막을 식각한다. 이어서, 상기 챔버 내부의 온도를 제1 온도에서 제2 온도까지 상승시키면서 상기 자연 산화막의 식각시 생성되는 불화암모늄염을 제1 열 분해시킨다. 이어서, 상기 제1 열 분해시 분해되지 않은 잔류 불화암모늄염을 제2 온도에서 제2 열 분해시킨 후 상기 챔버로부터 상기 기판을 언 로딩한다. 이에 따라 상기 콘택홀에는 불화암모늄염 및 자연 산화막이 존재하지 않기 때문에 형성되는 반도체 소자의 콘택저항을 감소시킬 수 있다.

Description

콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법 {METHOD OF CLEANING CONTACT HOLE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME}
도 1은 종래의 콘택홀 세정방법의 공정 흐름을 나타내는 그래프이다.
도 2는 본 발명의 일 실시예에 따른 콘택홀 세정방법의 공정 흐름을 나타내는 그래프이다.
도 3 내지 도 5는 도 2의 콘택홀 세정방법이 적용되는 반도체 소자의 제조방법을 나타내는 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 105 : 소자 분리막
110 : 게이트 산화막 패턴 112 : 게이트 전극
114 : 게이트 마스크 120 : 게이트 구조물
125 : 게이트 스페이서 130 : 콘택 영역
140 : 층간 절연막 145 : 층간 절연막 패턴
150 : 콘택홀
본 발명은 반도체 장치의 콘택홀 세정방법 및 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 콘택홀 형성후의 콘택 세정 공정시 초래되는 문제점을 방지할 수 있는 콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법에 관한 것이다.
급속도로 발전하는 정보화 사회에 있어서 대량의 정보를 보다 빠르게 처리하게 위해 데이터 전송속도가 높은 반도체 소자가 요구되고 있다. 반도체 소자의 데이터 전송속도를 높이기 위해서는 하나의 칩(chip)상에 고집적도로 셀(cell)들을 집적시켜야한다.
따라서, 반도체 소자에 셀들을 집적시키기 위해 디자인 룰(design rule)을 축소시키는 작업이 활발하게 진행되고 있다. 상기와 같은 디자인 룰의 축소 작업으로 반도체 소자의 배선들은 입체적인 형태를 갖으며 다층으로 형성되고 있다.
상기와 같이 배선을 다층으로 형성함으로서 상기 층간 배선들을 전기적으로 연결시키기 위해 콘택이 필요하다. 상기 콘택은 각기 다른 층에 존재하는 도전성 패턴들을 전기적으로 연결시키기 위해 좁은 영역에서 층간 절연막에 콘택홀(contact hole)을 만들고 도전 물질로 매립하여 형성된다.
또한, 상기 디자인 룰의 축소로 인해 콘택을 형성하기 위한 콘택홀의 치수도 점차 축소되고 있으며, 이러한 디자인 룰에 의하여 스토리지 노드와 트랜지스터의 소스/드레인 영역과의 전기적인 접속을 위한 콘택(BC)의 공정 마진이 크게 제한되고 있다. 현재에는 콘택의 공정 마진을 확보하기 위하여 자기 정렬(self-align) 방 식이 사용되고, 이와 함께 게이트 전극과 스토리지 노드가 연결되는 것을 방지하기 위하여 게이트 전극의 측벽에 스페이서를 사용하고 있으나, 점차 고집적 반도체 소자의 디자인 룰이 작아짐에 따라, 여전히 콘택 공정 마진을 확보하는 것이 큰 문제점으로 되고 있다.
상기 콘택을 통한 반도체 소자의 처리 속도를 증가시키기 위해 콘택홀을 형 성 후 후속공정으로 도포되는 도전성 물질과 기판과의 오믹 콘택을 이루기 위하여 상기 콘택홀을 세정하는 공정을 수행하게 된다. 상기 콘택홀의 세정은 콘택홀 내에 존재하는 오염원인 유기물, 파티클 등을 제거하는 동시에 그 내부에 형성된 자연 산화막(native oxide)을 제거하는 공정이다. 상기 자연 산화막은 대기중에 노출시 기판 상에 자연적으로 형성되는 산화막을 의미한다.
상기 콘택홀을 세정하는 방법의 예로는 습식 세정방법과 건식 세정방법을 들 수 있다. 상기 습식 세정방법은 유기물과 금속성 불순물을 제1 세정액을 이용하여 먼저 제거한 후 콘택홀 내에 형성된 자연 산화막을 짧은 시간 내에 완전히 제거시키기 위해 제2 세정액인 희석된 불화수소 (Diluted HF; DHF)를 이용하여 콘택홀을 세정하는 방법이다. 상기 제2 세정액은 물과 불화 수소를 200:1 정도의 부피비로 혼합하여 제조된다.
특히 상기 세정액은 콘택홀에 노출된 기판 상에 잔류하는 자연 산화막(native oxide)의 제거하는 효과와 콘택홀 내의 파티클을 제거하는 효과가 우수하다. 그러나 상기 제2 세정액은 콘택홀이 형성되는 절연막에 대한 식각량이 크기 때문에 미세화된 소자의 제조를 위해서는 적용이 용이하지 않는 문제점이 있다.
상기 건식 세정방법은 플라즈마에 의해 활성화된 불화암모늄계(NHxFy) 활성화 이온을 이용하여 콘택홀 내에 생성된 자연 산화막을 제거하는 공정이다. 구체적으로 불화암모늄계(NHxFy) 활성화 이온은 플라즈마 챔버 내부로 불화암노늄(NF3) 가스를 제공하여 상기 불화암모늄 가스에 수소이온(H+)을 충돌시켜 형성된다. 이러한 불화암모늄계 활성화 이온은 분자 결합이 분극성을 갖는 자연 산화막의 Si-O 결합을 끊고 실리콘과 결합하여 불화암모늄염을 형성함으로서 상기 자연 산화막을 식각할 수 있다. 이때 생성된 불화암모늄염은 100C 이상으로 가열할 경우 가스 상태로 해리되어 제거(휘발)될 수 있다.
상기 불화암모늄계 활성화 이온을 이용하여 자연 산화막을 제거하는 장치(ULVAC사의 모델명 RISE-300)는 도 1에 도시된 그래프와 같이 목표 온도에 도달한 후 바로 냉각하는 공정흐름을 갖는다.
그러나, 상기 공정 플로우를 갖는 장치를 이용하여 양산에 적용되는 기판(wafer)을 대량으로 가공하는 공정을 수행할 경우 상기 기판의 고유한 열 용량으로 인해 상기 장치 내부에서는 온도 강하현상이 일어나게 된다.
이러한 온도 강하현상은 열처리 공정 온도의 저하를 초래하기 때문에 상기 콘택홀 세정 공정시 발생하는 불화암모늄염을 완전히 제거할 수 없는 문제점을 초래한다. 따라서, 상기 불화암모늄염은 이후공정에서 반도체 제조공정의 수율을 떨어뜨리는 불량 요소(Particle)로 작용한다.
따라서, 본 발명의 목적은 불화암모늄계 활성화 이온을 이용한 콘택홀 세정공정시 생성된 불화암모늄염을 효과적으로 제거할 수 있는 콘택홀 세정방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 상기 콘택홀 세정 공정을 이용하여 콘택홀을 형성하는 방법을 제공하는데 있다.
상술한 본 발명의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 콘택홀 세정방법에 의하면, 먼저 콘택홀이 형성된 기판을 챔버 내에 로딩한다. 이어서, 상기 챔버 내에서 형성된 불화암모늄계 활성화 이온을 이용하여 상기 콘택홀 내에 잔류하는 자연 산화막을 식각한다. 이어서, 상기 챔버 내부의 온도를 제1 온도에서 제2 온도까지 상승시켜 상기 자연 산화막의 식각시 생성되는 불화암모늄염을 제1 열 분해시킨다. 이어서, 상기 제1 열 분해시 분해되지 않은 잔류 불화암모늄염을 제2 온도에서 제2 열 분해시킨다. 이후, 상기 챔버로부터 상기 기판을 언 로딩함으로서 상기 콘택홀을 불순물이 존재하지 않도록 세정할 수 있다.
상술한 콘택홀 세정방법은 상기 기판을 제2 온도에서 일정시간 열처리함으로서 제1 열처리 공정시 기판의 고유한 열 용량으로 인해 기판에 열 분해되지 않고 잔류하는 불화암모늄염을 제2 열 분해하여 완전히 제거할 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 제조방법에 의하면, 기판 상에 절연막, 도전막, 절연막으로 이루어진 게이트 패턴을 형성한다. 이어서, 상기 게이트 패턴의 측벽에 절연물로 이루어 진 스페이서를 형성한다. 이어서, 상기 스페이서가 형성된 게이트 패턴을 덮는 층간 절연막을 형성한다. 이어서, 식각 마스크를 이용하여 상기 층간 절연막을 식각하여 상기 기판을 노출시키기 위한 콘택홀을 포함하는 층간절연막 패턴을 형성한다. 이어서, 상기 콘택홀을 포함하는 층간절연막이 형성된 기판을 챔버 내에 로딩한다. 이어서, 상기 챔버 내에서 형성된 불화암모늄계 활성화 이온을 이용하여 상기 콘택홀 내에 잔류하는 자연 산화막을 식각한다. 이어서, 상기 챔버 내부의 온도를 제1 온도에서 제2 온도까지 상승시켜 상기 자연 산화막의 식각시 생성되는 불화암모늄염을 제1 열 분해시킨다. 이어서, 상기 제1 열 분해시 분해되지 않은 잔류 불화암모늄염을 제2 온도에서 제2 열 분해시킨다. 이어서, 상기 챔버로부터 상기 기판을 언 로딩함으로서 상기 불화암모늄염이 잔류하지 않는 콘택홀을 형성할 수 있다. 이후 상기 콘택홀을 매몰하는 콘택을 형성한다.
본 발명에 따른 콘택홀 세정방법은 콘택홀 내에 존재하는 자연 산화막을 불화암모늄계 활성화 이온을 이용하여 식각하는 공정시 발생하는 불화암모늄염을 효과적으로 제거할 수 있다. 즉, 제1 열처리 공정시 상기 기판의 고유한 열 용량으로 인해 기판에 열 분해되지 않고 잔류하는 불화암모늄염을 완전히 제거할 수 있다. 또한, 상기 콘택홀 세정방법이 적용되는 반도체 소자의 제조방법은 자연 산화막 및 불화암모늄염이 존재하지 않는 콘택홀을 형성할 수 있어 결국 콘택 저항 감소 및 반도체 소자의 리프레쉬 특성의 개선 효과를 얻을 수 있다.
이하, 본 발명에 따른 바람직한 실시예들에 따른 콘택홀의 세정방법, 및 이 를 이용한 반도체 소자의 제조방법에 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 패드, 패턴들 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 막, 영역, 패턴 또는 구조물들이 기판, 각 막, 영역 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 막, 영역, 패턴 또는 구조물들이 직접 기판, 각 막, 영역, 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 막, 다른 영역, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다.
콘택홀 세정방법
도 2는 본 발명의 일 실시예에 따른 콘택홀 세정방법의 공정 흐름을 나타내는 그래프이다.
도 2를 참조하면, 먼저 콘택홀이 형성된 기판을 준비한 후 상기 콘택홀이 형성된 기판을 플라즈마 챔버 내에 로딩시킨다(Ⅰ단계).
상기 기판에는 도전성 패턴을 덮는 절연막이 형성되어 있으며, 상기 콘택홀은 절연막에 형성되어 상기 도전성 패턴을 노출시킬 수 있다. 이때, 상기 콘택홀 내에는 자연산화막이 형성되어 있다.
상기 플라즈마 챔버로 다수의 기판을 처리하는 배치식 플라즈마 챔버 또는 단일의 기판을 처리하는 매엽식 플라즈마 챔버를 사용할 수 있다. 구체적으로 상기 플라즈마 챔버는 상기 기판을 지지하기 위한 기판 스테이지와, 상기 콘택홀 내에 존재하는 자연 산화막을 제거하기 위해 불화암모늄계 활성화 이온을 형성하기 위한 에너지를 공급하는 에너지 공급장치, 챔버의 내부의 압력을 조절하기 위한 압력조절장치, 상기 챔버 내부로 반응가스를 제공하기 위한 가스 유입관, 유입되는 가스의 양을 조절하기 위한 유량조절장치, 및 반응 후에 가스를 반응로 외부로 방출하기 위한 가스 방출관을 포함하는 구성을 갖는다.
이어서, 상기 챔버 내에서 형성된 불화암모늄계 활성화 이온을 이용하여 상기 콘택홀 내에 잔류하는 자연 산화막을 식각한다(Ⅱ단계).
구체적으로, 상기 챔버 내로 제공되는 불활성 가스(질소가스)와 불화암모늄가스를 플라즈마 상태로 형성하여 상기 불화암모늄 활성화 이온을 형성한다. 상기 불화암모늄 활성화 이온은 플라즈마에 의해 활성화된 수소이온이 불화암모늄 가스와 충돌하여 생성된다. 상기 불화암모늄 활성화 이온의 예로서는 NH4F 이온, NH4FHF 이온 등을 들 수 있다.
이러한 불화암모늄계 활성화 이온을 이용하여 식각공정을 수행하면 상기 콘택홀 내에 잔류하는 자연 산화막을 선택적으로 제거할 수 있다. 상기 불화암모늄 활성화 이온은 분극성 결합을 갖는 자연 산화막의 Si-O 결합을 끊어 불화암모늄염으로 형성할 수 있기 때문에 상기 자연 산화막을 식각한다. 상기 식각공정시 생성되는 불화암모늄염은 100℃ 이상으로 가열할 경우 NH4F, SiF4, HF, H2O 등으로 해리 될 수 있는 특성을 갖는다.
이어서, 상기 플라즈마 챔버 내부의 온도를 제1 온도(T1)에서 제2 온도(T2)까지 상승시켜 상기 자연 산화막의 식각공정시 생성되는 불화암모늄염을 제1 열 분해시켜 제거한다(Ⅲ 단계). 상기 불화암모늄염은 100℃ 이상의 온도에서 가스 상태로 분해되는 특성을 갖기 때문에 상기 챔버 내부의 온도를 제2 온도(T1)까지 상승시켜 식각공정시 생성된 불화암모늄염을 분해시킨다. 상기 제1 온도는 상온으로서 약 20 내지 30℃이고, 상기 제2 온도(T1)는 180 내지 250℃이고, 바람직하게는 180 내지 230℃이다.
그러나 상기 챔버 내부의 온도를 제2 온도까지 상승시킬 경우 기판의 콘택홀 내에 잔류하는 불화암모늄염은 모두 분해되어 제거되어야 하나 제거되지 않고 콘택홀 내에 잔류하는 문제점이 초래된다. 이는 상기 챔버 내부의 온도는 상기 불화암모늄염을 열 분해될 수 있는 제2 온도까지 쉽게 도달할 수 있지만 상기 기판은 기판의 고유한 열 용량으로 인해 온도 강하 현상이 발생하기 때문이다. 따라서, 상기 기판이 제2 온도까지 도달하기 전에 열처리 공정이 종료되면 상기 불화암모늄염은 완전히 분해되지 못하고 기판에 일부 잔류하게 된다.
이어서, 상기 제2 온도에서 일정시간 상기 기판을 유지시켜 상기 제1 열 분해 공정시 분해되지 않은 잔류 불화암모늄염을 제2 열 분해하여 상기 기판으로부터 제거한다(Ⅳ단계).
상기 기판의 열 용량으로 인해 온도강하 현상이 일어난 기판을 제2 온도에서 일정시간 유지할 경우 상기 기판은 열 용량으로 인한 온도는 보상될 수 있다. 따라 서 상기 Ⅲ 단계에서 제거되지 못한 잔류 불화암모늄염이 Ⅳ단계 제2 열 분해될 수 있다. 이로 인해 불화암모늄염은 기판으로부터 완전히 제거된다.
이어서, 상기 기판을 제1 온도까지 냉각시킨(Ⅴ단계) 이후 상기 챔버로부터 상기 기판을 언 로딩한다(Ⅵ단계). 상술한 세정공정으로 인해 상기 자연 산화막 및 불순물이 존재하지 않는 콘택홀을 완성할 수 있다.
반도체 소자의 제조방법
도 3 내지 도 5는 도 2의 콘택홀 세정방법이 적용되는 반도체 소자의 제조방법을 나타내는 단면도들이다.
도 3을 참조하면, 소자 분리막(105)에 의해 활성 영역과 필드 영역으로 구분된 반도체 기판(100)에 게이트 구조물(120), 게이트 스페이서(125) 및 콘택영역을 포함하는 트랜지스터를 형성한다.
상기 게이트 구조물은 소자 분리막(105)이 형성된 반도체 기판(100)의 표면에 게이트 절연막 상에 도전막 및 게이트 마스크를 순차적으로 형성한다. 상기 도전막은 불순물로 도핑된 폴리실리콘 물질을 증착하여 형성할 수 있고, 폴리실리콘 및 금속 실리사이드로 이루어진 폴리실리사이드 구조로 형성할 수 있다. 상기 게이트 마스크는 실리콘 질화물과 같은 질화물로 이루어진다.
이어서, 상기 게이트 마스크(114)를 식각마스크로 이용하여 상기 도전막 및 상기 게이트 산화막을 순차적으로 패터닝한다. 이에 따라, 반도체 기판(100) 상에는 각기 게이트 산화막 패턴(110), 게이트 전극(112) 및 게이트 마스크(114)를 포 함하는 게이트 구조물(120)들이 형성된다.
이어서, 게이트 구조물(120)들이 형성된 반도체 기판(100) 상에 실리콘 질화막을 형성한 후, 이를 이방성 식각하여 각 게이트 구조물(120)들의 양 측벽에 게이트 스페이서(125)를 형성한다.
도면에 도시하지 않았지만 상기 스페이서를 형성하기 위한 식각 공정시 기판 표면의 손상을 큐어링하기 위하여 스페이서(125)가 형성된 결과물을 소정의 온도에서 열 산화시킬 수 있다. 이 때, 게이트 구조물(1200)에 노출된 기판(100) 표면에 얇은 열 산화막(MTO)이 형성된다.
이어서, 게이트 구조물들(120)을 마스크로 이용하여 게이트 구조물(120)들 사이로 노출된 반도체 기판(100)의 표면 아래로 불순물을 이온 주입한 후 열처리 공정을 수행하여 기판(100)에 콘택 영역(125)들이 형성함으로써 트랜지스터를 완성한다.
도 4를 참조하면, 상기 게이트 전극(120), 게이트 스페이서(125) 및 콘택 영역(130)을 포함하는 트랜지스터가 형성된 기판(100) 상에 층간 절연막(140)을 형성한다. 상기 층간 절연막(140)은 매몰 특성이 우수한 층간절연물질로서 실리콘산화물, BPSG(borophospho silicate glass), PSG(phospho silicate glass), HDP 산화물(high density plasma oxide), TEOS(tetraethyl orthosilicate) 등을 저압화학기상증착 공정 또는 플라즈마 증대 화학기상증착 공정을 수행한 후 평탄화 공정을 수행함으로써 형성할 수 있다.
이어서, 평탄화된 상면을 갖는 층간절연막(140) 상에 콘택홀의 형성 영역을 정의하는 포토레지스트 패턴(미도시)을 형성한다.
도 5를 참조하면, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 노출된 층간절연막(140)을 건식식각하여 층간절연막에 상기 콘택 영역을 노출시키는 콘택홀(150)을 형성한다.
이어서, 상기 층간절연막(140)을 식각하는 건식 공정은 이온화율이 높은 ICP, TCP, SWP, DRM 등의 식각 장비에서 탄소/불소의 비율이 높은 C3F8, C4F8, CO 등의 혼합가스를 이용하여 수행할 수 있다. 이후 에싱/스트립공정을 수행하여 상기 포토레지스트를 제거한다.
상기 콘택홀의 형성으로 인해 상기 층간절연막은 층간절연막 패턴으로 형성되고, 상기 콘택홀에 의해 노출된 기판의 표면 및 층간절연막 패턴의 표면에는 유기물, 금속성 불순물, 자연 산화막이 잔류한다. 이후 콘택홀이 형성된 기판들을 배치형 플라즈마 챔버 내에 로딩한 후 상기 층간절연막에 잔류하는 자연 산화막을 제거하는 콘택홀 세정공정을 수행한다.
상기 콘택홀 세정하기 위해 플라즈마 챔버 내에서 불화암모늄계 활성화 이온을 형성한 후 상기 불화암모늄계 활성화 이온을 이용하여 상기 층간절연막 패턴에 잔류하는 자연 산화막을 식각한다. 이어서, 상기 챔버 내부의 온도를 제1 온도에서 제2 온도까지 상승시켜 상기 자연 산화막의 식각시 생성되는 불화암모늄염을 제1 열 분해시키고, 상기 제1 열 분해 공정시 열 분해되지 않은 잔류 불화암모늄염을 제2 온도에서 소정시간 제2 열 분해시킨다. 이로 인해, 상기 콘택홀에 의해 노출되 는 층간절연막 패턴에는 자연 산화막이 존재하지 않는다.
여기서, 상기 콘택홀 세정공정은 도 2에서 상세히 설명하였기 때문에 구체적인 조건 및 설명은 생략하기로 한다. 이어서, 상기 챔버로부터 상기 기판을 언 로딩한 후 상기 콘택홀 내에 도전성 물질을 매몰하여 콘택(미도시)을 형성하였다.
상술한 실시예는 콘택을 형성하기 위한 반도체 소자의 제조방법을 일 예로 설명하였으나 상기 콘택홀 세정방법은 반도체 장치의 제조를 위한 모든 콘택홀 형성공정 이후에 적용할 수 있다.
이상과 같은 본 발명의 콘택홀 세정방법은 콘택홀 내에 존재하는 자연 산화막을 불화암모늄계 활성화 이온을 이용하여 식각한 후 상기 식각 공정시 발생하는 불화암모늄염을 효과적으로 제거할 수 있다. 따라서, 상기 불화암모늄염이 이후 공정에서 반도체 소자의 불량(Defect)으로 작용하는 것을 미연에 방지할 수 있다.
또한, 상기 콘택홀 세정방법이 적용되는 형성된 콘택홀은 자연 산화막 및 불화암모늄염이 존재하지 않아 콘택 저항감소 및 반도체 소자의 리프레쉬 특성의 개선 효과를 얻을 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 콘택홀이 형성된 기판을 챔버 내에 로딩하는 단계;
    상기 챔버 내에서 형성된 불화암모늄계 활성화 이온을 이용하여 상기 콘택홀 내에 잔류하는 자연 산화막을 식각하는 단계;
    상기 챔버 내부의 온도를 제1 온도에서 제2 온도까지 상승시켜 상기 자연 산화막의 식각시 생성되는 불화암모늄염을 제1 열 분해시키는 단계;
    상기 제1 열 분해시 분해되지 않은 잔류 불화암모늄염을 제2 온도에서 제2 열 분해시키는 단계; 및
    상기 챔버로부터 상기 기판을 언 로딩하는 단계를 포함하는 반도체 장치의 개구 세정방법.
  2. 제1항에 있어서, 상기 자연 산화막을 식각하는 단계는 배치식 플라즈마 챔버 또는 매엽식 플라즈마 챔버에서 수행하는 것을 특징으로 하는 반도체 장치의 콘택홀 세정방법.
  3. 제1항에 있어서, 상기 불화암모늄계 활성화 이온은 상기 챔버 내부로 제공되는 불화암모늄 가스에 수소 이온을 충돌시켜 형성하는 것을 특징으로 반도체 장치의 콘택홀 세정방법.
  4. 제1항에 있어서, 상기 제2 온도는 180 내지 250℃인 것을 특징으로 하는 반도체 장치의 콘택홀 세정방법.
  5. 제1항에 있어서, 상기 제1 열 분해는 10 내지 20초 동안 수행하고, 상기 제2 열 분해는 5 내지 10초 동안 수행하는 것을 특징으로 하는 콘택홀 세정방법.
  6. 제1항에 있어서, 상기 자연 산화막을 식각하는 단계와 상기 제1 및 제2 열 분해하는 단계는 인 시튜로 수행하는 것을 특징으로 하는 콘택홀 세정방법.
  7. 기판 상에 절연막, 도전막, 절연막을 포함하는 게이트 구조물을 형성하는 단계;
    상기 게이트 구조물의 측벽에 게이트 스페이서를 형성하는 단계;
    상기 게이트 스페이서가 형성된 게이트 구조물을 덮는 층간 절연막을 형성하는 단계;
    식각 마스크를 이용하여 상기 층간 절연막을 식각하여 상기 기판을 노출시키는 콘택홀을 포함하는 층간절연막 패턴을 형성하는 단계;
    상기 콘택홀을 포함하는 층간절연막이 형성된 기판을 챔버 내에 로딩하는 단계;
    상기 챔버 내에서 형성된 불화암모늄계 활성화 이온을 이용하여 상기 콘택홀 내에 잔류하는 자연 산화막을 식각하는 단계;
    상기 챔버 내부의 온도를 제1 온도에서 제2 온도까지 상승시켜 상기 자연 산화막의 식각 공정시 생성되는 불화암모늄염을 제1 열 분해시키는 단계;
    상기 제1 열 분해시 분해되지 않은 잔류 불화암모늄염을 제2 온도에서 제2 열 분해시키는 단계;
    상기 챔버로부터 상기 기판을 언 로딩하는 단계; 및
    상기 콘택홀을 매몰하는 콘택을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
KR1020050053274A 2005-06-21 2005-06-21 콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법 KR20060133606A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050053274A KR20060133606A (ko) 2005-06-21 2005-06-21 콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050053274A KR20060133606A (ko) 2005-06-21 2005-06-21 콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20060133606A true KR20060133606A (ko) 2006-12-27

Family

ID=37812361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050053274A KR20060133606A (ko) 2005-06-21 2005-06-21 콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20060133606A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014055236A1 (en) * 2012-10-03 2014-04-10 Applied Materials, Inc. Directional sio2 etch using low-temperature etchant deposition and plasma post-treatment
WO2014055235A1 (en) * 2012-10-02 2014-04-10 Applied Materials, Inc. Directional sio2 etch using plasma pre-treatment and high-temperature etchant deposition
US8980761B2 (en) 2012-10-03 2015-03-17 Applied Materials, Inc. Directional SIO2 etch using low-temperature etchant deposition and plasma post-treatment
US9177780B2 (en) 2012-10-02 2015-11-03 Applied Materials, Inc. Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014055235A1 (en) * 2012-10-02 2014-04-10 Applied Materials, Inc. Directional sio2 etch using plasma pre-treatment and high-temperature etchant deposition
US9177780B2 (en) 2012-10-02 2015-11-03 Applied Materials, Inc. Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
US9245769B2 (en) 2012-10-02 2016-01-26 Applied Materials, Inc. Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
US9653318B2 (en) 2012-10-02 2017-05-16 Applied Materials, Inc. Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
WO2014055236A1 (en) * 2012-10-03 2014-04-10 Applied Materials, Inc. Directional sio2 etch using low-temperature etchant deposition and plasma post-treatment
US8980761B2 (en) 2012-10-03 2015-03-17 Applied Materials, Inc. Directional SIO2 etch using low-temperature etchant deposition and plasma post-treatment
US9202745B2 (en) 2012-10-03 2015-12-01 Applied Materials, Inc. Directional SiO2 etch using low-temperature etchant deposition and plasma post-treatment

Similar Documents

Publication Publication Date Title
KR100706798B1 (ko) 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
CN100541718C (zh) 形成半导体器件精细图形的方法及用其形成接触的方法
US6168726B1 (en) Etching an oxidized organo-silane film
US7875547B2 (en) Contact hole structures and contact structures and fabrication methods thereof
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
JPH07273063A (ja) 半導体装置およびその製造方法
TW201316405A (zh) 雙重圖案化蝕刻製程
JP2006303063A (ja) 半導体装置の製造方法
CN104347417B (zh) Mos晶体管的形成方法
KR100505044B1 (ko) 세정액 및 이를 이용한 반도체 장치의 세정방법
US6838330B2 (en) Method of forming a contact hole of a semiconductor device
US7807580B2 (en) Triple poly-si replacement scheme for memory devices
US20020064968A1 (en) Methods of fabricating integrated circuit devices having spin on glass (SOG) insulating layers and integrated circuit devices fabricated thereby
KR20060133606A (ko) 콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법
US6881661B2 (en) Manufacturing method of semiconductor device
JP2007019191A (ja) 半導体装置とその製造方法
KR100801307B1 (ko) 반도체 소자 제조 방법
JP2002289554A (ja) 半導体装置及びその製造方法
KR100255168B1 (ko) 반도체소자의콘택홀세정방법
US20040152332A1 (en) Method for patterning dielectric layers on semiconductor substrates
KR100681209B1 (ko) 반도체 소자의 딥 컨택홀 형성방법
CN104051322A (zh) 一种制作半导体器件的方法
KR20050067476A (ko) 캐패시터의 제조 방법
KR20090042465A (ko) 반도체소자의 비트라인 형성방법
JP2004014918A (ja) Ｍｉｓ型半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination