KR20050067476A - 캐패시터의 제조 방법 - Google Patents
캐패시터의 제조 방법 Download PDFInfo
- Publication number
- KR20050067476A KR20050067476A KR1020030098461A KR20030098461A KR20050067476A KR 20050067476 A KR20050067476 A KR 20050067476A KR 1020030098461 A KR1020030098461 A KR 1020030098461A KR 20030098461 A KR20030098461 A KR 20030098461A KR 20050067476 A KR20050067476 A KR 20050067476A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- polysilicon
- storage node
- silicon nitride
- nitride film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000003990 capacitor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 54
- 229920005591 polysilicon Polymers 0.000 claims abstract description 54
- 238000003860 storage Methods 0.000 claims abstract description 51
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 45
- 238000011065 in-situ storage Methods 0.000 claims abstract description 10
- 239000000203 mixture Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 28
- 239000007789 gas Substances 0.000 claims description 24
- 239000011229 interlayer Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 9
- 229920000642 polymer Polymers 0.000 abstract description 5
- 239000002245 particle Substances 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 23
- 239000000460 chlorine Substances 0.000 description 13
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 하드마스크 폴리실리콘과 식각배리어막인 실리콘질화막을 두 번에 걸쳐 식각함에 따른 복잡한 공정을 단순화시키는데 적합한 캐패시터의 제조 방법을 제공하기 위한 것으로, 본 발명은 스토리지노드홀 형성후에 잔류하는 하드마스크 폴리실리콘과 스토리지노드홀 형성시 식각배리어로 작용한 실리콘질화막을 폴리실리콘 식각 장치에서 인시튜로 식각하되, 하드마스크 폴리실리콘은 Cl2/HBr의 혼합가스를 이용하여 식각하고, 실리콘질화막은 Cl2/HBr 혼합가스에 CF4 가스를 혼합한 Cl2/HBr/CF4 혼합가스 또는 CF4/O2 혼합가스를 이용하여 식각하므로써, 공정단순화효과를 얻을 수 있고, 아울러, 폴리실리콘 식각 장치로 실리콘질화막을 제거하여 스토리지노드콘택플러그 표면에 발생되는 플라즈마손실 및 폴리머를 억제시키므로써 추가 LET 공정이 생략할 수 있어 공정 단순화 및 파티클 발생을 최소화하여 수율을 향상시킬 수 있는 효과가 있다.
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 제조 방법에 관한 것이다.
최근에 반도체 소자가 고집적화되고 그에 상응하여 포토레지스트(photoresist)의 사용 가능 두께는 낮아진다. 이와 같은 포토레지스트의 두께가 작아지는 것에 의해 패터닝 공정시에 포토레지스트의 선택비는 줄어든다.
이와 같은 문제를 개선하기 위하여 캐패시터, 게이트전극 등을 비롯한 많은 식각 공정에서 하드마스크(hardmask)를 사용하고 있다.
DRAM의 캐패시터 제조 공정시, 실린더 또는 콘케이브 형태로 캐패시터의 충전용량 증대를 위해 스토리지노드산화막(Storage node oxide)의 높이를 증가시키고 있으며, 이에 따라 두께가 얇은 포토레지스트만을 이용하여 스토리지노드산화막을 패터닝하기 어렵기 때문에 하드마스크를 이용하여 스토리지노드산화막을 패터닝하고 있다.
도 1a 내지 도 1d는 종래 기술에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 워드라인과 트랜지스터가 형성된 반도체기판(11) 상부에 층간절연막(12)을 형성한다. 이때, 층간절연막(12) 형성전에 비트라인이 형성된다.
다음으로, 층간절연막(12)을 식각하여 반도체 기판(11)의 일부를 노출시키는 콘택홀을 형성하고, 콘택홀에 폴리실리콘을 매립시켜 스토리지노드콘택플러그(13)를 형성한다.
다음으로, 스토리지노드콘택플러그(13) 및 층간절연막(12) 상에 실리콘질화막(14)과 스토리지노드산화막(SN oxide, 15)을 적층한 후, 스토리지노드산화막(15) 상에 하드마스크 폴리실리콘(16)을 증착한다. 여기서, 실리콘질화막(14)은 식각배리어 역할을 한다.
다음에, 포토레지스트를 이용한 마스크(17) 및 식각을 통해 하드마스크 폴리실리콘(16)을 먼저 식각한다.
도 1b에 도시된 바와 같이, 마스크(17)를 제거한 후, 식각처리된 하드마스크 폴리실리콘(16)을 식각마스크로 하여 스토리지노드산화막(15)을 식각하여 캐패시터의 하부전극이 형성될 스토리지노드홀(Storage node hole, 18)을 형성한다. 이때, 실리콘질화막(14)이 식각배리어 역할을 한다.
도 1c에 도시된 바와 같이, 스토리지노드홀(18) 형성후 잔류하고 있는 하드마스크 폴리실리콘(16)을 에치백(Etchback)을 통해 제거한다. 이때, 실리콘질화막(14)이 식각배리어 역할을 하므로 하드마스크 폴리실리콘(16) 제거후에 여전히 잔류한다.
도 1d에 도시된 바와 같이, 잔류하고 있는 실리콘질화막(14)을 에치백하여 스토리지노드홀(18) 아래에 스토리지노드콘택플러그(13)가 드러나도록 한다.
후속 공정으로, 하부전극을 형성하기 위한 공정을 진행한다.
상술한 바와 같이, 종래 기술은 충전용량 증대를 위해 높이가 높아진 스토리지노드산화막(15)을 식각하기 위해 하드마스크 폴리실리콘(16)을 도입하므로써 스토리지노드홀(18)을 용이하게 패터닝할 수 있다.
그러나, 종래 기술은 스토리지노드홀(18) 형성후에 잔류하고 있는 하드마스크 폴리실리콘(16)을 제거하기 위한 식각 장치와 실리콘질화막(14)을 식각하기 위한 식각 장치가 필요하기 때문에, 두 가지 식각장치가 요구되어 공정이 복잡해지는 문제가 있다.
또한, 종래 기술은 실리콘질화막(14)의 에치백이 주로 플라즈마를 이용하는 건식식각공정이기 때문에, 실리콘질화막(14) 제거시에 드러나는 스토리지노드콘택플러그(13) 표면에 플라즈마로 인한 손실(plasma damage, 도 1d의 'X') 및 식각부산물인 폴리머(polymer)가 발생한다.
이와 같이, 스토리지노드콘택플러그(13) 표면에 발생한 플라즈마 손실 및 폴리머를 제거하기 위해서는 추가로 도 1d에 도시된 것처럼, LET(Light Etch Treatment) 공정을 진행해야 하는 번거로움이 있고, LET 공정을 추가하면 파티클이 발생하여 이를 제거하기 위한 세정 공정을 추가해야만 한다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 하드마스크 폴리실리콘과 식각배리어막인 실리콘질화막을 두 번에 걸쳐 식각함에 따른 복잡한 공정을 단순화시키는데 적합한 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 반도체 기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막을 관통하여 상기 반도체 기판의 일부와 연결되는 스토리지노드콘택플러그를 형성하는 단계, 상기 스토리지노드콘택플러그를 포함한 상기 층간절연막 상에 실리콘질화막,스토리지노드산화막 및 하드마스크 폴리실리콘을 적층하는 단계, 상기 하드마스크 폴리실리콘을 하부전극마스크를 식각마스크로 하여 식각하는 단계, 상기 하부전극마스크를 제거하는 단계, 상기 식각된 하드마스크 폴리실리콘을 식각마스크로 하고 상기 실리콘질화막에서 식각이 멈출때까지 상기 스토리지노드산화막을 식각하여 하부전극이 형성될 스토리지노드홀을 형성하는 단계, 상기 하드마스크 폴리실리콘과 상기 실리콘질화막을 인시튜로 제거하는 단계, 및 상기 스토리지노드홀의 내부에 하부전극을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 하드마스크 폴리실리콘과 상기 실리콘질화막을 인시튜로 제거하는 단계는 폴리실리콘 식각 장치에서 진행하며, 상기 하드마스크 폴리실리콘은 Cl2/HBr의 혼합가스를 이용하여 식각하는 것을 특징으로 하고, 상기 실리콘질화막은 Cl2/HBr 혼합가스에 CF4 가스를 혼합한 Cl2
/HBr/CF4 혼합가스를 이용하여 식각하는 것을 특징으로 하며, 상기 실리콘질화막은 CF4/O2 혼합가스를 이용하여 식각하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 워드라인과 트랜지스터가 형성된 반도체기판(21) 상부에 층간절연막(22)을 형성한다. 이때, 층간절연막(22) 형성전에 비트라인이 형성된다.
다음으로, 층간절연막(22)을 식각하여 반도체 기판(21)의 일부를 노출시키는 콘택홀을 형성하고, 콘택홀에 폴리실리콘을 매립시켜 스토리지노드콘택플러그(23)를 형성한다.
다음으로, 스토리지노드콘택플러그(23) 및 층간절연막(22) 상에 실리콘질화막(24)과 스토리지노드산화막(SN oxide, 25)을 적층한다. 여기서, 실리콘질화막(24)은 후속 스토리지노드홀(28) 형성을 위한 스토리지노드산화막(25) 식각시 식각배리어 역할을 한다.
그리고, 스토리지노드산화막(25)은 BPSG(Boro Phospho Silicate Glass), HDP(High Density Plasma Oxide), TEOS(Tetra Ethyl Ortho Silicate) 또는 USG(Undoped Silicate Glass) 중에서 선택된다. 아울러, 스토리지노드산화막(25)은 원하는 충전용량을 확보할 수 있을 정도의 높이, 예를 들어 20000Å∼30000Å 두께로 형성한다.
다음으로, 스토리지노드산화막(25) 상에 하드마스크 폴리실리콘(26)을 증착한 후, 포토레지스트를 이용한 하부전극마스크(27) 및 식각을 통해 하드마스크 폴리실리콘(26)을 식각한다.
도 2b에 도시된 바와 같이, 하부전극마스크(27)를 제거한 후, 식각처리된 하드마스크 폴리실리콘(26)을 식각마스크로 하여 실리콘질화막(24)에서 식각이 멈출때까지 스토리지노드산화막(25)을 식각하여 캐패시터의 하부전극이 형성될 스토리지노드홀(SN hole, 28)을 형성한다. 이때, 실리콘질화막(24)이 식각배리어 역할을 한다.
도 2c 및 도 2d에 도시된 바와 같이, 스토리지노드홀(28) 형성후 잔류하고 있는 하드마스크 폴리실리콘(26)을 에치백을 통해 제거함과 동시에 실리콘질화막(24)도 에치백하여 스토리지노드홀(28) 아래에 스토리지노드콘택플러그(23)가 드러나도록 한다.
상기한 것처럼, 하드마스크폴리실리콘(26)과 실리콘질화막(24)을 동시에 제거하기 위한 식각 메카니즘은 다음과 같다.
하드마스크 폴리실리콘(26) 식각시 폴리실리콘 식각장치를 이용하는데, 이때, 두 단계 레시피(Two step recipe)를 적용한 식각 공정으로 하드마스크 폴리실리콘(26)과 실리콘질화막(24)을 인시튜(in-situ)로 식각한다.
즉, 두 단계 레시피는 먼저 하드마스크폴리실리콘(26)을 식각하기 위한 제1레시피(first recipe)와 실리콘질화막(24)을 식각하기 위한 제2레시피(second recipe)를 적용함을 의미한다.
제1레시피는 염소가스(Cl2)와 브롬화수소(HBr)의 혼합가스인 Cl2/HBr 혼합가스를 이용하고, 제2레시피는 염소가스(Cl2)와 브롬화수소(HBr)의 혼합가스에 CF4 가스를 추가시킨 Cl2/HBr/CF4 혼합가스를 이용한다. 여기서, CF4는 자연산화막(Native oxide)를 제거하기 위해 주로 사용하는 가스로서, 하드마스크 폴리실리콘(26)의 식각장치에서 Cl2/HBr 혼합가스에 CF4 가스를 추가하면 실리콘질화막(24)을 용이하게 식각할 수 있다.
다른 두 단계 레시피도 가능한데, 제1레시피는 염소가스(Cl2)와 브롬화수소(HBr)의 혼합가스인 Cl2/HBr 혼합가스를 이용하고, 제2레시피는 CF4/O
2 혼합가스를 적용한다.
자세히 살펴보면, 도 2c에 도시된 바와 같이, 하드마스크 폴리실리콘(26)을 식각하기 위해 폴리실리콘 식각장치로 반도체 기판(21)을 로딩시킨 후에, 제1레시피로 설정된 Cl2/HBr 혼합가스를 이용하여 하드마스크 폴리실리콘(26)을 식각한다. 이때, 실리콘질화막(24)이 식각배리어 역할을 하므로 스토리지노드콘택플러그(23) 및 층간절연막(22)이 손상되는 것을 방지한다.
다음에, 도 2d에 도시된 바와 같이, 하드마스크 폴리실리콘(26)의 식각이 완료되면 제2레시피로 설정된 Cl2/HBr/CF4 혼합가스를 이용하여 폴리실리콘 식각 장치에서 인시튜로 실리콘질화막(24)을 식각한다. 이때, 추가된 CF4는 폴리실리콘 식각장치에서 자연산화막(native)을 식각하기 위해 주로 사용하는 가스로서, 이 CF4를 Cl2/HBr 혼합가스에 추가하면 실리콘질화막(24)을 식각할 수 있다.
도 2e는 폴리실리콘식각장치에서 하드마스크 폴리실리콘과 실리콘질화막을 인시튜로 식각후의 결과를 나타낸 도면으로서, 실리콘질화막(24) 식각후에 드러나는 스토리지노드콘택플러그(23) 표면에 플라즈마손실이 발생하지 않으며, 더욱이 폴리머도 발생하지 않는다.
후속 공정으로, 도시되지 않았지만, 공지된 기술을 이용하여 스토리지노드홀(28)의 내부에 실린더 형태의 하부전극(29)을 형성하고, 하부전극 (29) 상에 유전막(30)과 상부전극(31)을 차례로 형성하여 캐패시터를 완성한다.
상기한 바와 같이, 본 발명은 폴리실리콘 식각 장치에서 하드마스크 폴리실리콘(26)은 물론 인시튜로 실리콘질화막(24)까지 제거하면, 스토리지노드콘택플러그(23)에 플라즈마손실이 적고, 이로써 종래 기술에서 추가로 필요했던 LET 공정을 생략할 수 있어 파티클 발생이 없다. 이때, 플라즈마손실이 적은 이유는 실리콘질화막(24)을 폴리실리콘 식각 장치에서 식각하기 때문이다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 폴리실리콘 식각 장치에서 하드마스크 폴리실리콘과 실리콘질화막을 인시튜로 식각하므로써 캐패시터의 제조 공정을 단순화시킬 수 있는 효과가 있다.
또한, 폴리실리콘 식각 장치로 실리콘질화막을 제거하여 스토리지노드콘택플러그 표면에 발생되는 플라즈마손실 및 폴리머를 억제시키므로써 추가 LET 공정이 생략할 수 있어 공정 단순화 및 파티클 발생을 최소화하여 수율을 향상시킬 수 있는 효과가 있다.
도 1a 내지 도 1d는 종래 기술에 따른 캐패시터의 제조 방법을 도시한 공정 단면도,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 층간절연막
23 : 스토리지노드콘택플러그 24 : 실리콘질화막
25 : 스토리지노드산화막 26 : 하드마스크 폴리실리콘
27 : 마스크 28 : 스토리지노드홀
Claims (6)
- 반도체 기판 상부에 층간절연막을 형성하는 단계;상기 층간절연막을 관통하여 상기 반도체 기판의 일부와 연결되는 스토리지노드콘택플러그를 형성하는 단계;상기 스토리지노드콘택플러그를 포함한 상기 층간절연막 상에 실리콘질화막,스토리지노드산화막 및 하드마스크 폴리실리콘을 적층하는 단계상기 하드마스크 폴리실리콘을 하부전극마스크를 식각마스크로 하여 식각하는 단계;상기 하부전극마스크를 제거하는 단계;상기 식각된 하드마스크 폴리실리콘을 식각마스크로 하고 상기 실리콘질화막에서 식각이 멈출때까지 상기 스토리지노드산화막을 식각하여 하부전극이 형성될 스토리지노드홀을 형성하는 단계;상기 하드마스크 폴리실리콘과 상기 실리콘질화막을 인시튜로 제거하는 단계; 및상기 스토리지노드홀의 내부에 하부전극을 형성하는 단계를 포함하는 캐패시터의 제조 방법.
- 제1항에 있어서,상기 하드마스크 폴리실리콘과 상기 실리콘질화막을 인시튜로 제거하는 단계는,폴리실리콘 식각 장치에서 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제2항에 있어서,상기 폴리실리콘 식각 장치에서 상기 하드마스크 폴리실리콘과 상기 실리콘질화막은 서로 다른 식각가스를 이용하여 식각하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제3항에 있어서,상기 하드마스크 폴리실리콘은,Cl2/HBr의 혼합가스를 이용하여 식각하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제3항에 있어서,상기 실리콘질화막은,Cl2/HBr 혼합가스에 CF4 가스를 혼합한 Cl2/HBr/CF4 혼합가스를 이용하여 식각하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제3항에 있어서,상기 실리콘질화막은,CF4/O2 혼합가스를 이용하여 식각하는 것을 특징으로 하는 캐패시터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098461A KR20050067476A (ko) | 2003-12-29 | 2003-12-29 | 캐패시터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098461A KR20050067476A (ko) | 2003-12-29 | 2003-12-29 | 캐패시터의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050067476A true KR20050067476A (ko) | 2005-07-04 |
Family
ID=37258131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030098461A KR20050067476A (ko) | 2003-12-29 | 2003-12-29 | 캐패시터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050067476A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100838370B1 (ko) | 2006-03-31 | 2008-06-13 | 주식회사 하이닉스반도체 | 하드마스크 형성 방법 및 그를 이용한 스토리지노드홀 형성방법 |
| KR100850070B1 (ko) | 2006-12-27 | 2008-08-04 | 동부일렉트로닉스 주식회사 | Ｍｉｍ 커패시터의 비아홀 식각 방법 |
-
2003
- 2003-12-29 KR KR1020030098461A patent/KR20050067476A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100838370B1 (ko) | 2006-03-31 | 2008-06-13 | 주식회사 하이닉스반도체 | 하드마스크 형성 방법 및 그를 이용한 스토리지노드홀 형성방법 |
| KR100850070B1 (ko) | 2006-12-27 | 2008-08-04 | 동부일렉트로닉스 주식회사 | Ｍｉｍ 커패시터의 비아홀 식각 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6972262B2 (en) | Method for fabricating semiconductor device with improved tolerance to wet cleaning process | |
| TWI251296B (en) | Method for fabricating semiconductor device capable of preventing damage by wet cleaning process | |
| TWI281231B (en) | Method for forming storage node of capacitor in semiconductor device | |
| US7196004B2 (en) | Method and fabricating semiconductor device | |
| KR100832016B1 (ko) | 랜딩플러그콘택을 구비한 반도체소자의 제조 방법 | |
| KR100492898B1 (ko) | 반도체 소자 제조 방법 | |
| KR100366634B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100721579B1 (ko) | 캐패시터의 제조 방법 | |
| KR100265847B1 (ko) | 반도체장치의전하저장전극형성방법 | |
| KR20050067476A (ko) | 캐패시터의 제조 방법 | |
| US20020115249A1 (en) | Method for manufacturing gate spacer for self-aligned contact | |
| KR100668831B1 (ko) | 반도체 소자의 랜딩 플러그 폴리 형성방법 | |
| TWI833380B (zh) | 形成半導體結構之方法 | |
| KR20040001480A (ko) | 랜딩 플러그 형성 방법 | |
| KR100307968B1 (ko) | 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법 | |
| KR20010058980A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100701425B1 (ko) | 반도체소자 제조 방법 | |
| KR20040038049A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100695417B1 (ko) | 미세 패턴 형성이 가능한 반도체 장치 제조 방법 | |
| KR20050002351A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20040008620A (ko) | 하드마스크를 이용한 반도체소자의 제조 방법 | |
| KR20060036669A (ko) | 반도체 소자 제조 방법 | |
| KR20050063050A (ko) | 반도체 소자의 제조방법 | |
| KR20020091888A (ko) | 랜딩 플러그 콘택 형성 방법 | |
| KR20040081974A (ko) | 스토리지 노드홀의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |