KR100832016B1 - 랜딩플러그콘택을 구비한 반도체소자의 제조 방법 - Google Patents

랜딩플러그콘택을 구비한 반도체소자의 제조 방법 Download PDF

Info

Publication number
KR100832016B1
KR100832016B1 KR1020060134258A KR20060134258A KR100832016B1 KR 100832016 B1 KR100832016 B1 KR 100832016B1 KR 1020060134258 A KR1020060134258 A KR 1020060134258A KR 20060134258 A KR20060134258 A KR 20060134258A KR 100832016 B1 KR100832016 B1 KR 100832016B1
Authority
KR
South Korea
Prior art keywords
hard mask
etching
interlayer insulating
film
semiconductor device
Prior art date
Application number
KR1020060134258A
Other languages
English (en)
Inventor
이민석
이재영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060134258A priority Critical patent/KR100832016B1/ko
Priority to US11/824,218 priority patent/US20080160759A1/en
Priority to TW096124239A priority patent/TW200828502A/zh
Priority to CNA2007101820385A priority patent/CN101211823A/zh
Priority to JP2007314656A priority patent/JP2008166750A/ja
Application granted granted Critical
Publication of KR100832016B1 publication Critical patent/KR100832016B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 자기정렬콘택공정을 이용한 콘택 형성 공정시 높은 종횡비로 인한 식각타겟증가를 방지할 수 있고, 자기정렬콘택 식각공정시 사용하는 하드마스크에 의한 단차를 극복하여 후속 패터닝 공정을 용이하게 진행하면서도 공정을 단순화시킬 수 있는 반도체 소자의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 제조 방법은 복수의 패턴이 형성된 반도체기판 상에 식각배리어막을 형성하는 단계; 상기 식각배리어막 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 평탄화하는 단계; 상기 평탄화된 층간 절연막을 일부 리세스시키는 단계; 상기 리세스된 층간절연막 상에 하드마스크패턴을 형성하는 단계; 자기정렬콘택 식각으로 상기 층간절연막을 식각하여 상기 패턴 사이에 콘택홀을 형성하는 단계; 상기 콘택홀 바닥의 식각배리어막을 식각하는 단계; 및 상기 콘택홀 내에 플러그콘택을 형성하는 단계를 포함하고, 상술한 본 발명은 랜딩플러그콘택 식각 공정에 필요한 층간절연막의 두께를 감소시킬 수 있으며, 이러한 두께 감소는 종횡비의 감소를 구현하여 식각타겟을 감소시키며, 또한 낫오픈(Not Open) 등의 소자 불량을 방지할 수 있다.
하드마스크, 감광막, 랜딩플러그콘택, 자기정렬콘택, 스핀온카본

Description

랜딩플러그콘택을 구비한 반도체소자의 제조 방법{METHOD FOR FABRICATING LANDING PLUG CONATCT IN SEMICONDUCTOR DEVICE}
도 1a 내지 도 1g는 본 발명의 제1실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도.
도 2a 내지 도 2i는 본 발명의 제2실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 게이트산화막
23 : 게이트전극 24 : 게이트하드마스크
25 : 식각배리어막 26, 26A : 층간절연막
27A : 제1하드마스크 27B : 제2하드마스크
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 랜딩플러그콘택을 구비한 반도체소자의 제조 방법에 관한 것이다.
반도체소자 제조 공정시 집적도 향상을 위해 랜딩플러그콘택(Landing Plug Contact) 기술이 적용되고 있는데, 랜딩플러그콘택은 주로 홀형(Hole Type)과 바형(Bar type)의 두가지 형태의 모양이 있다. 특히, 바형의 랜딩플러그콘택은 0.16㎛ 이후의 고집적 반도체소자에서 채택하여 60nm 급에 이르기까지 사용하고 있다.
바형 랜딩플러그콘택(Bar Type LPC)은 후속 화학적기계적연마(Chemical Mechanical Polishing, CMP)공정을 이용한 분리(Isolation) 공정이 필요하므로 자기정렬콘택(Self Aligned Contact, SAC) 공정에 필요한 게이트하드마스크(Gate Hard Mask) 두께가 상대적으로 매우 높아진다.
60nm급 반도체 소자를 정의(Define)하기 위해 필요한 게이트하드마스크(Gate Hard Mask)의 두께는 2200Å 이상의 두께가 요구된다. 그 이유로는 라인패턴(Line Pattern)의 감소로 동일 식각 레시피(Recipe) 적용시 손실되는 게이트하드마스크 손실량이 더욱 증가하기 때문이다.
따라서, 60nm 급 이하의 소자를 제조하기 위해서는 게이트하드마스크의 두께가 증가하여 종횡비(Aspect Ratio)가 매우 증가하게 되고, 이와 같은 높은 종횡비를 갖는 콘택 정의(Contact Define) 능력이 필요하게 되어 안정적인 DRAM 제조 공정의 확보가 어려운 실정이다. 더욱이, 이들 콘택은 다량의 폴리머(High Polymer) 발생 식각 조건인 자기정렬콘택(SAC) 공정이기 때문에 식각 타겟(Target)의 증가는 더욱 공정의 난이도를 증가시키게 된다.
상술한 문제점은 자기정렬콘택 공정을 사용하는 비트라인콘택 또는 스토리지 노드콘택 공정에서도 발생한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 자기정렬콘택공정을 이용한 콘택 형성 공정시 높은 종횡비로 인한 식각타겟증가를 방지할 수 있는 반도체소자의 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 자기정렬콘택 식각공정시 사용하는 하드마스크에 의한 단차를 극복하여 후속 패터닝 공정을 용이하게 진행하면서도 공정을 단순화시킬 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 제조 방법은 복수의 패턴이 형성된 반도체기판 상에 식각배리어막을 형성하는 단계; 상기 식각배리어막 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 평탄화하는 단계; 상기 평탄화된 층간 절연막을 일부 리세스시키는 단계; 상기 리세스된 층간절연막 상에 하드마스크패턴을 형성하는 단계; 자기정렬콘택 식각으로 상기 층간절연막을 식각하여 상기 패턴 사이에 콘택홀을 형성하는 단계; 상기 콘택홀 바닥의 식각배리어막을 식각하는 단계; 및 상기 콘택홀 내에 플러그콘택을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 하드마스크패턴을 형성하는 단계는 상기 리세스된 층간절연막 상에 제1하드마스크를 형성하는 단계; 상기 제1하드마스크 상에 유동성이 있는 제2하드마스크를 형성하는 단계; 감광막패턴을 이용하여 상기 제2하드마스크와 제1하드마스크를 식각하는 단계를 포함하고, 상기 제1하드마스크는 상기 층간 절연막과의 식각 선택비가 높은 물질로 형성하고, 상기 제2하드마스크는 실리콘이 혼합되어 있는 유기물이며, 상기 제1하드마스크는 비정질카본 또는 스핀온 카본이고, 상기 제2하드마스크는 실리콘이 혼합되어 있는 감광막인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
도 1a 내지 도 1g는 본 발명의 제1실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체기판(11) 상에 복수의 게이트패턴을 형성한다. 이때, 게이트패턴은 게이트산화막(12), 게이트전극(13) 및 게이트하드마스크(14)를 순차적으로 적층한 후, 라인 형태(Line type)로 패터닝한 것이다. 여기서, 게이트전극(13)은 폴리실리콘 또는 폴리실리콘과 텅스텐의 적층일 수 있고, 게이트하드마스크(14)는 질화막이다.
이어서, 게이트패턴이 형성된 반도체기판(11)의 전면에 식각배리어막(Etch barrier, 15)을 형성한다. 이때, 식각배리어막(15)은 질화막(Nitride)이며, 후속 자기정렬콘택(SAC) 식각 공정을 이용한 랜딩플러그콘택 식각 공정시 식각배리어 역 할을 한다. 따라서, 식각배리어막(15)으로 사용된 질화막은 'LPC Nitride'라 할 수 있다.
이어서, 식각배리어막(15) 상에 게이트패턴 사이를 갭필하는 층간절연막(ILD, 16)을 형성한 후, 게이트패턴 상부에서 정지하는 타겟으로 화학적기계적연마(CMP)를 진행한다. 이를 'ILD CMP'라 한다. 바람직하게는, 질화막인 식각배리어막(15) 표면에서 연마가 정지되도록 하고, 식각배리어막(15)이 연마되는 경우 게이트하드마스크(14)에서 정지하도록 한다.
바람직하게, 층간절연막(16)은 산화막 계열의 물질로 형성한다. 예컨대, BPSG(Boron Phosphorous Silicate Glass), PSG(Phosphorous Silicate Glass) 또는 TEOS(Tetra Ethyl Ortho Silicate) 중에서 선택된다.
도 1b에 도시된 바와 같이, 층간절연막(16)을 일부 리세스(Recess)시켜 게이트패턴의 상부 및 측벽 일부를 돌출시킨다. 이때, 층간절연막(16)의 일부를 리세스시키기 위한 식각공정은, 습식식각(Wet etch) 또는 건식식각(Dry etch)으로 실시할 수 있으며, 습식식각의 경우 엑시튜(ex-situ) 또는 인시튜(in-situ)로 희석된 불산용액(Dilute HF, DHF)-HF와 H20가 혼합된 용액- 또는 BOE(Buffered Oxide Etchant)-HF와 NH4F가 혼합된 용액-를 이용하여 실시한다. 그리고, 건식식각은 층간절연막(16)이 산화막이므로, 산화막을 식각할 수 있는 가스, 일예로 CF4/O2의 혼합 가스를 이용한다.
층간절연막은 도면 부호 '16A'와 같이 게이트패턴 사이에서 일정 높이(도면 부호 'H')를 갖고 잔류한다. 이때, 잔류하는 층간절연막(16A)의 높이는 적어도 게이트전극(13)과 게이트하드마스크(14)의 접촉면 보다는 더 높다.
즉, 잔류되는 층간절연막(16A)의 두께는 후속 랜딩플러그를 형성하기 위한 화학적기계적연마(CMP) 공정후에 잔류되는 두께보다 더 두꺼운 두께로 잔류시켜야만 한다. 그 이유는 랜딩 플러그를 형성하기 위한 화학적기계적연마(CMP) 공정 후 이웃한 랜딩 플러그 간의 단락이 발생되지 않도록 하기 위함이다.
전술한 바와 같은 층간절연막(16A)의 리세스공정에 의해 후속 자기정렬콘택 식각시 식각되어야 할 층간절연막(16A)의 식각타겟을 감소시킬 수 있다. 이로써 게이트하드마스크(14)의 두께를 증가시키지 않아도 되는 부가적인 효과를 얻는다. 자세히 살펴보면, 랜딩 플러그 콘택 형성 공정시 게이트하드 마스크의 손실량을 감안하여 랜딩플러그 콘택 형성 공정 전에 미리 충분히 두껍게 게이트하드마스크를 증착함으로써 두께 증가가 발생되었으나, 층간절연막의 식각타겟을 감소시키면 게이트하드마스크의 두께를 증가시킬 필요가 없다.
도 1c에 도시된 바와 같이, 잔류하는 층간절연막(16A)에 의해 발생된 게이트패턴 사이의 갭(Gap)이 완전히 갭필되도록 하드마스크(17)을 형성한다. 이때, 하드 마스크(17)는 질화막과 산화막에 대한 충분한 선택비를 갖는 물질로 형성한다. 바람직하게, 비정질카본(amorphous carbon) 또는 실리콘(Si)이 함유된 감광막(PR)으로 형성한다. 예컨대, 하드마스크(17)를 비정질카본으로 형성하는 경우, 비정질카본 상부에 식각 선택비를 갖는 SiON막을 더 형성하는 것이 바람직하다. 또한, SiON막 대신에 비정질카본 상부에 산화막 계열, 예컨대 TEOS(Tetra Ethyle Ortho Silicate)막을 더 형성할 수도 있다.
위와 같은 하드마스크(17)는 후속 랜딩플러그 콘택 식각공정시 사용하기 위한 하드마스크이다. 따라서, 하드마스크(17)는 'LPC Hard Mask'라 할 수 있다.
한편, 하드 마스크(17) 상부에서 표면 굴곡이 존재하는 경우 균일성을 위해 평면(planar) OBARC막(Organic Bottom Anti Reflective Coating layer)을 더 도포할 수도 있다.
도 1d에 도시된 바와 같이, 하드 마스크(17) 상부에 감광막을 도포한 후 포토 마스크(photo mask)를 이용한 노광 및 현상공정을 실시하여 감광막 패턴(18)을 형성한다. 이때, 감광막패턴(18)은 랜딩플러그 콘택마스크(LPC Mask)라 하며, 바형 또는 홀형 콘택홀을 정의하는 마스크이다. 바람직하게는 바형 콘택마스크이다.
이어서, 감광막 패턴(18)을 이용한 랜딩플러그콘택 식각공정을 이용한다. 이때, 랜딩플러그콘택 식각 공정은 전술한 바와 같이 자기정렬콘택 식각 방법을 적용한다.
랜딩플러그콘택 식각공정은 하드마스크(17)를 먼저 식각하는데, 이때, 하드마스크(17) 식각시에 질화막과 산화막에 대해 충분한 선택비를 갖는 식각조건으로 실시하여 게이트패턴 사이에 존재하는 하드마스크(17)가 식각되도록 한다.
따라서, 감광막패턴(18)의 형태가 전사된 하드마스크패턴(17A)이 형성되며, 감광막패턴(18)은 하드마스크(17) 식각시 일부가 소모되어 도면부호 '18A'와 같은 두께로 잔류할 수 있다.
계속해서, 하드마스크(17) 식각후 노출되는 층간절연막(16A)을 식각한다. 도 1e를 참조하면, 게이트패턴 사이에 존재하는 층간절연막(16A)을 식각한다. 이때, 층간 절연막(16A)의 높이가 도 1b에서 실시되는 리세스 공정에 의해 1차적으로 그 두께가 감소되었기 때문에 그 만큼 식각타겟이 감소되어 쉽게 제거할 수 있다. 특히, 리세스를 통해 1차적으로 두께를 감소시킨 상태에서 층간절연막(16A)을 식각하므로 콘택홀이 오픈되지 않는 '낫오픈(Not open)'과 같은 불량이 발생하지 않는다.
층간절연막(16A) 식각 중에 감광막 패턴(18A)이 모두 소모되어 잔류하지 않고, 이로써 하드마스크패턴(17A)이 층간절연막(16A) 식각을 위한 식각장벽층 역할을 한다. 그리고, 층간절연막(16A)의 식각공정은 식각배리어막(15)에서 식각이 정지된다.
전술한 바와 같은 일련의 식각공정에 의해 콘택홀(100)이 형성된다.
도 1f에 도시된 바와 같이, 남아있는 하드마스크패턴(17A)을 제거한다. 이때, 하드마스크패턴(17A)이 감광막과 유사한 성질의 비정질카본이므로 산소를 이용한 스트립(Strip) 공정에 의해 용이하게 제거된다.
이어서, 식각배리어막(15)을 선택적으로 식각하여 게이트패턴 사이의 반도체기판(11)의 표면을 노출시킨다. 이로써, 랜딩플러그콘택이 형성될 콘택홀(100)의 바닥면, 즉 반도체기판(11)의 표면이 노출된다. 한편, 식각배리어막(15)의 식각은 에치백을 사용한다.
도 1g에 도시된 바와 같이, 게이트패턴 사이를 갭필하도록 도전막을 증착한 후, 에치백 또는 화학적기계적연마(CMP) 공정을 실시하여 랜딩플러그콘택(19)을 형성한다. 이때, 랜딩플러그콘택(19)은 폴리실리콘막을 사용하며, 에치백 또는 화학 적기계적연마공정시 게이트하드마스크(14) 및 층간절연막(16A)까지 일부 제거한다. 여기서, 게이트하드마스크(14)는 랜딩플러그콘택 식각이 진행된 이후이므로, 에치백 또는 화학적기계적연마공정시에 소모되어도 무방하다. 도면부호 101은 에치백 또는 화학적기계적연마가 진행되기 전의 층간절연막 및 게이트패턴의 프로파일이다.
상술한 제1실시예는, 랜딩플러그콘택 식각 공정에 필요한 층간절연막의 두께를 감소시킬 수 있으며, 이러한 두께 감소는 종횡비의 감소를 구현하여 식각타겟을 감소시키며, 또한 낫오픈(Not Open) 등의 소자 불량을 방지할 수 있다.
그리고, 제1실시예는 층간절연막의 식각타겟 감소로 자기정렬콘택식각시 발생하는 게이트하드마스크의 손실량을 감소시키게 되어 추가적으로 게이트하드마스크의 높이를 감소시켜 게이트패턴의 높이를 감소시킬 수 있는 효과가 있다.
도 2a 내지 도 2i는 본 발명의 제2실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체기판(21) 상에 복수의 게이트패턴을 형성한다. 이때, 게이트패턴은 게이트산화막(22), 게이트전극(23) 및 게이트하드마스크(24)를 순차적으로 적층한 후, 라인 형태(Line type)로 패터닝한 것이다. 여기서, 게이트전극(23)은 폴리실리콘, 폴리실리콘과 텅스텐 또는 폴리실리콘과 텅스텐실리사이드의 적층일 수 있고, 게이트하드마스크(24)는 질화막으로서 '게이트하드마스크질화막'이라고도 일컫는다.
이어서, 게이트패턴이 형성된 반도체기판(21)의 전면에 식각배리어막(Etch barrier, 25)을 형성한다. 이때, 식각배리어막(25)은 질화막(Nitride)이며, 후속 자기정렬콘택(SAC) 식각 공정을 이용한 랜딩플러그콘택 식각 공정시 식각배리어 역할을 한다. 따라서, 식각배리어막(25)으로 사용된 질화막은 'LPC Nitride'라 할 수 있다.
이어서, 식각배리어막(25) 상에 게이트패턴 사이를 갭필하는 층간절연막(ILD, 26)을 형성한 후, 게이트패턴 상부에서 정지하는 타겟으로 화학적기계적연마(CMP)를 진행한다. 이를 'ILD CMP'라 한다. 바람직하게는, 질화막인 식각배리어막(25) 표면에서 연마가 정지되도록 하고, 식각배리어막(25)이 연마되는 경우 게이트하드마스크(24)에서 정지하도록 한다.
바람직하게, 층간절연막(26)은 산화막 계열의 물질로 형성한다. 예컨대, BPSG(Boron Phosphorous Silicate Glass), PSG(Phosphorous Silicate Glass) 또는 TEOS(Tetra Ethyl Ortho Silicate) 중에서 선택된다.
위와 같은 'ILD CMP' 공정은 질화막인 식각배리어막(25) 및 게이트하드마스크(24)와 산화막인 층간절연막(26) 간에 선택비를 갖는 슬러리(Slurry)를 적용하여 질화막 물질이 전면에 드러날 수 있도록 한다.
도 2b에 도시된 바와 같이, 층간절연막(26)을 일부 리세스(Recess)시켜 게이트패턴의 상부 및 측벽 일부를 돌출시킨다. 이때, 층간절연막(26)의 일부를 리세스시키기 위한 식각공정은, 습식식각(Wet etch) 또는 건식식각(Dry etch)으로 실시할 수 있으며, 습식식각의 경우 엑시튜(ex-situ) 또는 인시튜(in-situ)로 희석된 불산 용액(Dilute HF, DHF)-HF와 H20가 혼합된 용액- 또는 BOE(Buffered Oxide Etchant)-HF와 NH4F가 혼합된 용액-를 이용하여 실시한다. 한편, 습식식각 적용시 게이트패턴이 어택받을 수 있으나, 이는 산화막 습식식각시 식각되지 않는 질화막으로 형성된 식각배리어막(25)이 존재하므로 게이트패턴의 어택은 없다. 그리고, 건식식각은 층간절연막(16)이 산화막이므로, 고선택비로 산화막을 식각할 수 있는 가스, 일예로 CF4/O2의 혼합 가스를 이용한다.
층간절연막은 도면 부호 '26A'와 같이 게이트패턴 사이에서 일정 높이(도면부호 'H')를 갖고 잔류한다. 이때, 잔류하는 층간절연막(26A)의 높이는 적어도 게이트전극(23)과 게이트하드마스크(24)의 접촉면 보다는 더 높다.
즉, 잔류되는 층간절연막(26A)의 두께는 후속 랜딩플러그콘택을 형성하기 위한 화학적기계적연마(CMP) 또는 에치백 공정후에 잔류되는 두께보다 더 두꺼운 두께로 잔류시켜야만 한다. 그 이유는 랜딩 플러그콘택을 형성하기 위한 화학적기계적연마(CMP) 또는 에치백 공정 후 이웃한 랜딩 플러그콘택 간의 단락이 발생되지 않도록 하기 위함이다.
전술한 바와 같은 층간절연막(26A)의 리세스공정에 의해 후속 자기정렬콘택 식각시 식각되어야 할 층간절연막(26A)의 식각타겟을 감소시킬 수 있다. 이로써 게이트하드마스크(24)의 두께를 증가시키지 않아도 되는 부가적인 효과를 얻는다. 자세히 살펴보면, 랜딩 플러그 콘택 형성 공정시 게이트하드 마스크의 손실량을 감안하여 랜딩플러그 콘택 형성 공정 전에 미리 충분히 두껍게 게이트하드마스크를 증 착함으로써 두께 증가가 발생되었으나, 층간절연막의 식각타겟을 감소시키면 게이트하드마스크의 두께를 증가시킬 필요가 없다.
도 2c에 도시된 바와 같이, 잔류하는 층간절연막(26A)에 의해 발생된 게이트패턴 사이의 갭(Gap)이 완전히 갭필되도록 제1하드마스크(27A)을 형성한다. 이때, 제1하드 마스크(27A)는 질화막 물질인 게이트하드마스크(24) 및 식각배리어막(25)과 산화막 물질인 층간절연막(26A)에 대해 높은 선택비를 갖는 물질을 사용한다. 바람직하게, 비정질카본(amorphous carbon) 또는 스핀온 카본(Spin on Carbon, SOC)을 사용한다. 이처럼, 제1하드마스크(27A)는 카본(Carbon)이 함유된 물질을 사용하며, 카본을 함유하므로써 산화막과 질화막에 대해 충분한 선택비를 갖게 되어 하드마스크 역할을 수행할 수 있다.
이어서, 제1하드마스크(27A) 상에 제2하드마스크(27B)를 형성한다. 이때, 제2하드마스크(27B)는 실리콘(Si)이 함유된 유기물, 예컨대 실리콘이 함유된 감광막을 사용한다. 실리콘이 함유된 감광막은 반사방지막과 하드마스크 역할을 용이하게 수행하며, 실리콘이 함유됨에 따라 통상적인 감광막에 비해 식각 선택비 상승효과를 얻는다.
실리콘이 함유된 감광막은 유동성(Flow)이 뛰어나 하부의 제1하드마스크(27A) 상에서 발생하는 표면 굴곡을 효과적으로 완화시킬 수 있다. 이때, 제2하드마스크(27B)의 두께는 하부의 제1하드마스크(27A)에 의한 단차를 완화시킬 수 있도록 200Å∼1500Å 두께로 코팅한다. 따라서, 제2하드마스크(27B)인 실리콘이 함유된 감광막을 코팅하면, 제1하드마스크(27A)로 비정질카본을 사용하는 경우에 필 요했던 SiON, TEOS 등을 추가로 형성할 필요가 없어 공정이 단순해진다.
제2하드마스크(27B)로 사용된 실리콘이 함유된 감광막의 코팅 공정은 일반적인 리소그래피 공정의 트랙(Track) 장비를 이용하여 코팅이 가능하며, 이로써 후속 유기반사방지막(Organic Bottom ARC) 및 마스크(Mask) 공정을 일괄적으로 실시할 수 있다.
결과적으로, 제1하드마스크(27A)와 제2하드마스크(27B)로 이루어진 하드마스크(200)는 표면 굴곡이 없는 평탄한 표면을 갖는다. 그리고, 하드마스크(200)는 후속 랜딩플러그 콘택 식각공정시 사용하기 위한 하드마스크이다. 따라서, 하드마스크(200)는 'LPC Hard Mask'라 할 수 있다.
도 2d에 도시된 바와 같이, 하드 마스크(200) 상부에 감광막을 도포한 후 포토 마스크(photo mask)를 이용한 노광 및 현상공정을 실시하여 감광막 패턴(28)을 형성한다. 이때, 감광막패턴(18)은 랜딩플러그 콘택마스크(LPC Mask)라 한다. 그리고, 하드마스크(200)의 표면이 평탄한 상태이므로 감광막패턴(28) 형성을 위한 노광공정이 용이하다. 한편, 감광막패턴(28) 형성전에 하드마스크(200) 상부에서 표면 굴곡이 존재하는 경우 균일성을 위해 평면(planar) OBARC막(Organic Bottom Anti Reflective Coating layer)을 더 도포할 수도 있다.
도 2e 및 조 2f에 도시된 바와 같이, 감광막 패턴(28)을 이용하여 하드마스크(200)를 식각하는데, 이때, 하드마스크(200) 식각시에 질화막과 산화막에 대해 충분한 선택비를 갖는 식각조건으로 실시하여 게이트패턴 사이에 존재하는 하드마스크(200)까지 식각되도록 한다.
따라서, 감광막패턴(28)의 형태가 전사된 하드마스크패턴(200A, 도 2f 참조)이 형성되며, 감광막패턴(28)은 하드마스크(200) 중 제2하드마스크(27B) 식각시 일부가 소모되고(도 2e의 '28A'), 제1하드마스크(27A) 식각시에는 모두 소모되어 잔류하지 않는다. 아울러, 제2하드마스크(27B)는 제1하드마스크(27A) 식각시 식각장벽층으로 사용되어 일부가 소모된다.
도 2g에 도시된 바와 같이, 하드마스크(200) 식각에 의해 하드마스크패턴(200A)을 형성한 후에 층간절연막(26A)을 식각한다. 즉, 게이트패턴 사이에 존재하는 층간절연막(26A)을 식각한다. 이때, 층간 절연막(26A)의 높이가 도 2b에서 실시되는 리세스 공정에 의해 1차적으로 그 두께가 감소되었기 때문에 그 만큼 식각타겟이 감소되어 쉽게 제거할 수 있다. 특히, 리세스를 통해 1차적으로 두께를 감소시킨 상태에서 층간절연막(26A)을 식각하므로 콘택홀이 오픈되지 않는 '낫오픈(Not open)'과 같은 불량이 발생하지 않는다.
층간절연막(26A) 식각 중에 제2하드마스크(27B)가 모두 소모되어도(점선 표시는 소모된 경우) 제1하드마스크(27A)가 식각장벽층 역할을 한다. 그리고, 층간절연막(26A)의 식각공정은 식각배리어막(25)에서 식각이 정지된다.
전술한 바와 같은 일련의 식각공정에 의해 콘택홀(201)이 형성된다.
도 2h에 도시된 바와 같이, 남아있는 하드마스크패턴(200A), 바람직하게는 제1하드마스크(27A)를 제거한다. 이때, 제1하드마스크(27A)이 감광막과 유사한 성질의 비정질카본이므로 산소를 이용한 스트립(Strip) 공정에 의해 용이하게 제거된다. 여기서, 제2하드마스크(27B)가 잔류한다고 하더라도, 제2하드마스크(27B)가 감 광막이므로, 산소에 의해 용이하게 스트립된다.
이어서, 식각배리어막(25)을 선택적으로 식각하여 게이트패턴 사이의 반도체기판(21)의 표면을 노출시킨다. 이로써, 랜딩플러그콘택이 형성될 콘택홀(201)의 바닥면, 즉 반도체기판(21)의 표면이 노출된다. 한편, 식각배리어막(25)의 식각은 에치백을 사용한다.
도 2i에 도시된 바와 같이, 게이트패턴 사이를 갭필하도록 도전막을 증착한 후, 에치백 또는 화학적기계적연마(CMP) 공정을 실시하여 랜딩플러그콘택(29)을 형성한다. 이때, 랜딩플러그콘택(29)은 폴리실리콘막을 사용하며, 에치백 또는 화학적기계적연마공정시 게이트하드마스크(24) 및 층간절연막(26A)까지 일부 제거한다. 여기서, 게이트하드마스크(24)는 랜딩플러그콘택 식각이 진행된 이후이므로, 에치백 또는 화학적기계적연마공정시에 소모되어도 무방하다. 도면부호 '202'는 에치백 또는 화학적기계적연마가 진행되기 전의 층간절연막 및 게이트패턴의 프로파일이다.
상술한 제2실시예는, 랜딩플러그콘택 식각 공정에 필요한 층간절연막의 두께를 감소시킬 수 있으며, 이러한 두께 감소는 종횡비의 감소를 구현하여 식각타겟을 감소시키며, 또한 낫오픈(Not Open) 등의 소자 불량을 방지할 수 있다.
그리고, 제2실시예는 층간절연막의 식각타겟 감소로 자기정렬콘택식각시 발생하는 게이트하드마스크의 손실량을 감소시키게 되어 추가적으로 게이트하드마스크의 높이를 감소시켜 게이트패턴의 높이를 감소시킬 수 있는 효과가 있다.
더욱이, 제2실시예는 비정질 카본 하드 마스크 사용시 패턴을 위해 증착하는 SiON, PE-TEOS 등의 추가 절연층 증착 공정이 필요한 제1실시예와 다르게 이들 절연층 공정을 생략하므로써 공정을 단순화시킬 수 있는 효과가 있다. 또한, 제2실시예는 유동성이 좋은 실리콘이 함유된 감광막을 제2하드마스크로 사용하므로써 층간절연막의 리세스에 의한 표면 굴곡(단차)을 완화시킬 수 있는 하드마스크 구조를 형성할 수 있다. 한편, 제1실시예에서는 단차피복성이 우수한 비정질카본을 하드마스크로 사용함에 따라 층간절연막의 리세스에 의한 단차가 그대로 전사되어 후속 리소그래피 공정이 용이하지 않으나, 제2실시예는 유동성이 좋은 제2하드마스크를 추가로 적용함에 따라 리세스에 의한 단차를 완화시킬 수 있다.
상술한 본 발명은 랜딩플러그콘택 공정과 유사한 공정으로 알려진 비트라인콘택 또는 스토리지노드콘택 공정에서도 동일하게 적용이 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 본 발명은 랜딩플러그콘택 식각 공정에 필요한 층간절연막의 두께를 감소시킬 수 있으며, 이러한 두께 감소는 종횡비의 감소를 구현하여 식각타겟을 감소시키며, 또한 낫오픈(Not Open) 등의 소자 불량을 방지할 수 있다.
그리고, 본 발명은 식각타겟의 감소로 자기정렬콘택식각시 발생하는 게이트 하드마스크의 손실량을 감소시키게 되어 추가적으로 게이트하드마스크의 높이를 감소시켜 게이트패턴의 높이를 감소시킬 수 있는 효과가 있다.
그리고, 본 발명은 비정질 카본 하드 마스크 사용시 패턴을 위해 증착하는 SiON, PE-TEOS 등의 추가 절연층 증착 공정을 생략하여 공정을 단순화시킬 수 있는 효과가 있다.

Claims (15)

  1. 복수의 패턴이 형성된 반도체기판 상에 식각배리어막을 형성하는 단계;
    상기 식각배리어막 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 평탄화하는 단계;
    상기 평탄화된 층간 절연막을 일부 리세스시키는 단계;
    상기 리세스된 층간절연막 상에 하드마스크패턴을 형성하는 단계;
    자기정렬콘택 식각으로 상기 층간절연막을 식각하여 상기 패턴 사이에 콘택홀을 형성하는 단계;
    상기 콘택홀 바닥의 식각배리어막을 식각하는 단계; 및
    상기 콘택홀 내에 플러그콘택을 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 하드마스크패턴을 형성하는 단계는,
    상기 리세스된 층간절연막 상에 제1하드마스크를 형성하는 단계;
    상기 제1하드마스크 상에 유동성이 있는 제2하드마스크를 형성하는 단계; 및
    감광막패턴을 이용하여 상기 제2하드마스크와 제1하드마스크를 식각하는 단계
    를 포함하는 반도체소자의 제조 방법.
  3. 제2항에 있어서,
    상기 제1하드마스크는 상기 층간 절연막과의 식각 선택비가 높은 물질로 형성하고, 상기 제2하드마스크는 실리콘이 혼합되어 있는 유기물로 형성하는 반도체소자의 제조 방법.
  4. 제3항에 있어서,
    상기 제1하드마스크는, 비정질카본 또는 스핀온 카본인 반도체소자의 제조 방법.
  5. 제3항에 있어서,
    상기 제2하드마스크는, 실리콘이 혼합되어 있는 감광막인 반도체소자의 제조 방법.
  6. 제5항에 있어서,
    상기 제2하드마스크는, 200Å∼1500Å 두께로 형성하는 반도체소자의 제조 방법.
  7. 제1항에 있어서,
    상기 리세스된 층간절연막의 높이는,
    상기 플러그콘택 형성시 잔류하는 층간절연막의 높이보다 더 높게 설정되는 반도체소자의 제조 방법.
  8. 제1항에 있어서,
    상기 층간절연막을 리세스시키는 단계는,
    습식식각 또는 건식식각으로 진행하는 반도체소자의 제조 방법.
  9. 제1항에 있어서,
    상기 콘택홀 바닥의 식각배리어막을 식각하는 단계 전에,
    상기 콘택홀 형성후 잔류하는 하드마스크패턴을 제거하는 단계를 더 포함하는 반도체소자의 제조 방법.
  10. 제1항에 있어서,
    상기 플러그콘택을 형성하는 단계는,
    상기 콘택홀을 채울때까지 전면에 도전막을 형성하는 단계; 및
    상기 도전막을 선택적으로 제거하여 서로 분리되는 상기 플러그콘택을 형성하는 단계
    를 포함하는 반도체소자의 제조 방법.
  11. 제10항에 있어서,
    상기 도전막은 폴리실리콘으로 형성하는 반도체소자의 제조 방법.
  12. 제10항에 있어서,
    상기 도전막의 선택적 제거는 에치백 또는 화학적기계적연마로 진행하는 반도체소자의 제조 방법.
  13. 제10항에 있어서,
    상기 플러그콘택은,
    랜딩플러그콘택, 비트라인콘택 또는 스토리지노드콘택 중에서 선택되는 어느 하나인 반도체소자의 제조 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 식각배리어막은 질화막으로 형성하고, 상기 층간절연막은 산화막으로 형성하며, 상기 패턴은 게이트하드마스크질화막을 포함하는 게이트패턴인 반도체소자의 제조 방법.
  15. 제14항에 있어서,
    상기 층간절연막을 리세스하는 단계는,
    희석된 불산용액 또는 BOE 용액을 사용하여 인시튜 또는 엑시튜로 진행하는 반도체소자의 제조 방법.
KR1020060134258A 2006-12-27 2006-12-27 랜딩플러그콘택을 구비한 반도체소자의 제조 방법 KR100832016B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060134258A KR100832016B1 (ko) 2006-12-27 2006-12-27 랜딩플러그콘택을 구비한 반도체소자의 제조 방법
US11/824,218 US20080160759A1 (en) 2006-12-27 2007-06-29 Method for fabricating landing plug contact in semiconductor device
TW096124239A TW200828502A (en) 2006-12-27 2007-07-04 Method for fabricating landing plug contact in semiconductor device
CNA2007101820385A CN101211823A (zh) 2006-12-27 2007-10-24 制造半导体器件中定位塞接触的方法
JP2007314656A JP2008166750A (ja) 2006-12-27 2007-12-05 ランディングプラグコンタクトを備える半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134258A KR100832016B1 (ko) 2006-12-27 2006-12-27 랜딩플러그콘택을 구비한 반도체소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100832016B1 true KR100832016B1 (ko) 2008-05-26

Family

ID=39584614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134258A KR100832016B1 (ko) 2006-12-27 2006-12-27 랜딩플러그콘택을 구비한 반도체소자의 제조 방법

Country Status (5)

Country Link
US (1) US20080160759A1 (ko)
JP (1) JP2008166750A (ko)
KR (1) KR100832016B1 (ko)
CN (1) CN101211823A (ko)
TW (1) TW200828502A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7563702B2 (en) * 2006-04-28 2009-07-21 Hynix Semiconductor Inc. Method for fabricating semiconductor device
KR101185988B1 (ko) * 2009-12-30 2012-09-25 에스케이하이닉스 주식회사 반도체 메모리소자의 랜딩플러그컨택 형성방법
JP6349852B2 (ja) * 2014-03-27 2018-07-04 日立化成株式会社 研磨剤、研磨剤用貯蔵液及び研磨方法
US10600687B2 (en) * 2017-04-19 2020-03-24 Tokyo Electron Limited Process integration techniques using a carbon layer to form self-aligned structures
US11404317B2 (en) * 2019-09-24 2022-08-02 International Business Machines Corporation Method for fabricating a semiconductor device including self-aligned top via formation at line ends

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317327B1 (ko) * 1999-03-13 2001-12-22 김영환 반도체 소자의 제조방법
KR20030096660A (ko) 2002-06-17 2003-12-31 주식회사 하이닉스반도체 반도체소자 제조방법
KR100495909B1 (ko) * 2002-12-30 2005-06-17 주식회사 하이닉스반도체 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891303A (en) * 1988-05-26 1990-01-02 Texas Instruments Incorporated Trilayer microlithographic process using a silicon-based resist as the middle layer
EP0893825A1 (en) * 1997-07-23 1999-01-27 STMicroelectronics S.r.l. Planarization method with a multilayer for integrated semiconductor electronic devices
TWI250558B (en) * 2003-10-23 2006-03-01 Hynix Semiconductor Inc Method for fabricating semiconductor device with fine patterns
KR100670706B1 (ko) * 2004-06-08 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
KR100611776B1 (ko) * 2004-10-06 2006-08-10 주식회사 하이닉스반도체 반도체 소자 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317327B1 (ko) * 1999-03-13 2001-12-22 김영환 반도체 소자의 제조방법
KR20030096660A (ko) 2002-06-17 2003-12-31 주식회사 하이닉스반도체 반도체소자 제조방법
KR100495909B1 (ko) * 2002-12-30 2005-06-17 주식회사 하이닉스반도체 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법

Also Published As

Publication number Publication date
JP2008166750A (ja) 2008-07-17
US20080160759A1 (en) 2008-07-03
CN101211823A (zh) 2008-07-02
TW200828502A (en) 2008-07-01

Similar Documents

Publication Publication Date Title
KR100743651B1 (ko) 반도체 소자의 콘택 형성방법
US20060073699A1 (en) Method for fabricating semiconductor device
KR100832016B1 (ko) 랜딩플러그콘택을 구비한 반도체소자의 제조 방법
KR100724630B1 (ko) 반도체소자의 제조 방법
KR100546936B1 (ko) 반도체 메모리 소자의 금속배선 형성방법
KR100685677B1 (ko) 반도체 소자 제조 방법
KR100315034B1 (ko) 반도체소자의제조방법
KR20080045960A (ko) 반도체 소자의 랜딩플러그 형성방법
KR100597594B1 (ko) 반도체 소자의 콘택플러그 형성방법
KR100537187B1 (ko) 반도체소자 제조 방법
KR100807114B1 (ko) 반도체 소자의 콘택홀 형성방법
KR101043734B1 (ko) 반도체 소자 제조 방법
KR100908828B1 (ko) 랜딩플러그콘택을 구비하는 반도체소자의 제조 방법
KR100695417B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR20010058980A (ko) 반도체 소자의 캐패시터 제조 방법
KR100876759B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100726146B1 (ko) 단채널효과를 억제한 반도체소자의 제조 방법
KR20060002182A (ko) 반도체소자의 형성방법
KR20070062026A (ko) 반도체 소자의 컨택홀 형성방법
KR20050052608A (ko) 반도체 소자의 스토리지노드콘택 형성 방법
KR20060010894A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20060075947A (ko) 반도체 소자 제조 방법
KR20060118181A (ko) 반도체 소자의 제조방법
KR20050116487A (ko) 반도체 소자 제조 방법
KR20010009698A (ko) 미세 패턴 사이의 좁은 갭를 갖는 반도체 소자의 층간 절연막형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee