JP5482082B2 - 集積回路装置の製造方法 - Google Patents

Description

本発明は、集積回路装置の製造方法に関する。

白金（Ｐｔ）やイリジウム（Ｉｒ）等の白金族金属により、電極を形成した集積回路装置が増えている。例えば、強誘電体の分極方向に対応させて情報を記録する強誘電体メモリ（Ferroelectric random access memory; 以下、ＦＲＡＭと呼ぶ）では、強誘電体キャパシタの下部電極がＰｔで形成されている。また、ＭＩＭ(Metal Insulator Metal)キャパシタに電荷を蓄積して情報を記録するＤＲＡＭ（Dynamic Random Access Memory）では、ＭＩＭキャパシタの上部電極及び下部電極がＰｔ又はＩｒによって形成されている。

ところで、このような集積回路装置を製造する過程では、白金族金属粒子が発生し、集積回路装置の特性を劣化させることがある。この問題を解決するため、白金族金属粒子の付着したＳｉ基板を、塩酸、過酸化水素、及びフッ化水素酸の混合液で洗浄する方法が提案されている。

特開２０００−２２３４６１号公報

しかし、塩酸等を含む薬液の廃液処理には、専用の設備と多大な労力が必要である。このため、このような薬液による洗浄処理は、近年、集積回路装置の製造方法には用いられなくなっている。

そこで、本発明の目的は、集積回路装置の製造過程において発生する白金族金属粒子を容易に除去することができる、集積回路装置の製造方法を提供することである。

上記の目的を達成するために、本方法の第１の観点によれば、白金族金属膜の上方に第１の絶縁膜を形成する第１の工程と、前記第１の絶縁膜に、前記白金族金属膜に達する孔を形成する第２の工程と、前記第２の工程の後に、前記第１の絶縁膜に化学的機械的研磨を施す第３の工程を有する集積回路装置の製造方法が提供される。

本製造方法によれば、集積回路装置の製造過程において発生する白金族金属粒子を容易に除去することができる。

実施の形態１のＦＲＡＭの製造方法を説明する工程断面図である（その１）。 実施の形態１のＦＲＡＭの製造方法を説明する工程断面図である（その２）。 実施の形態１のＦＲＡＭの製造方法を説明する工程断面図である（その３）。 実施の形態１のＦＲＡＭの製造方法を説明する工程断面図である（その４）。 実施の形態１のＦＲＡＭの製造方法を説明する工程断面図である（その５）。 実施の形態１のＦＲＡＭの製造方法を説明する工程断面図である（その６）。 実施の形態１のＦＲＡＭの製造方法を説明する工程断面図である（その７）。 実施の形態１のＦＲＡＭの製造方法を説明する工程断面図である（その８）。 実施の形態１のＦＲＡＭの製造方法を説明する工程断面図である（その９）。 実施の形態１のＦＲＡＭの製造方法を説明する工程断面図である（その１０）。 実施の形態１のＦＲＡＭの製造方法を説明する工程断面図である（その１１）。 実施の形態１のＦＲＡＭの製造方法を説明する工程断面図である（その１２）。 実施の形態１のＦＲＡＭの製造方法を説明する工程断面図である（その１３）。 実施の形態１のＦＲＡＭの強誘電体キャパシタ群の平面図である。 実施の形態１のＦＲＡＭの疲労特性を説明する図である。 比較例として製造したＦＲＡＭの疲労特性を説明する図である。 実施の形態２のＦＲＡＭの製造方法を説明する工程断面図である（その１）。 実施の形態２のＦＲＡＭの製造方法を説明する工程断面図である（その２）。

以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一符号を付し、その説明を省略する。

（実施の形態１）
本実施の形態は、強誘電体キャパシタの下部電極としてＰｔ膜を有するＦＲＡＭの製造方法に関する。図１乃至１３は、本実施の形態のＦＲＡＭの製造方法を説明する工程断面図である。図１４は、本実施の形態のＦＲＡＭの強誘電体キャパシタ群の平面図である。

（１）強誘電体キャパシタ及び絶縁膜等の形成工程
（i）セルトランジスタ及び強誘電体膜等の形成工程（図１（ａ）参照）
まず、図１（ａ）に示す構造を形成するまでの工程を説明する。

まず、Ｓｉ基板２（以後の図面では、省略する。）の上に、ＦＲＡＭのセルトランジスタ（図示せず）等を形成する。次に、図１（ａ）に示すように、このＳｉ基板２の上側全面に、ＳＩＯ（酸化シリコン）膜を堆積して第１層目の層間絶縁膜３を形成する。その後、この第１層目の層間絶縁膜３の上側全面に、厚さが２０ｎｍの第１のＡｌＯ（酸化アルミニウム）膜４を、スパッタリング法により形成する。

次に、この第１のＡｌＯ膜４の上側全面に、厚さ１５５ｎｍのＰｔ（白金）膜６と、厚さが１５０−２５０ｎｍのＰＺＴ（Pb(Zr,Ti)O₃）膜８を、スパッタリング法により基板側から順番に堆積する。このＰＺＴ膜８は、非晶質である。

次に、このＰＺＴ膜８に熱処理を施して、結晶化させる。この熱処理により結晶化したＰＺＴ膜８及びＰｔ膜６が、夫々、ＦＲＡＭを形成する強誘電体キャパシタの下部電極及び強誘電体層になる。ここで、Ｐｔの結晶構造とＰＺＴの結晶構造は類似している。このため、上記結晶化の過程で、非晶質ＰＺＴ膜８が（２２２）方向に配向して、強誘電体膜に変化する。

次に、ＰＺＴ膜８の上側全面に、スパッタリング法により、厚さが５０ｎｍの第１の酸化イリジウム（ＩｒＯ_ｘ）膜１０ａを堆積する。その後、この第１の酸化イリジウム（ＩｒＯ_ｘ）膜１０ａを形成したＳｉ基板２に２度目の熱処理を施して、ＰＺＴ膜８の結晶性を向上させる。

次に、第１の酸化イリジウム膜１０ａの上側全面に、スパッタリング法により、酸素の組成比xが第１の酸化イリジウム膜１０ａより高く且つ厚さが２００ｎｍの第２の酸化イリジウム膜（ＩｒＯ_ｘ）１０ｂを堆積する。この第２の酸化イリジウム膜１０ｂと第１の酸化イリジウム膜１０ａの積層膜（以下、酸化イリジウム膜１０と呼ぶ）が、本実施の形態のＦＲＡＭを形成する強誘電体キャパシタの上部電極になる。尚、第１の酸化イリジウム膜１０ａ及び第２の酸化イリジウム膜１０ｂの酸素組成比ｘは、略２である。

（ii）強誘電体キャパシタの形成工程（図１（ｂ）乃至図６参照）
次に、図６（ｂ）に示す構造を形成するまでの工程を説明する。

図６（ｂ）は、本実施の形態のＦＲＡＭの強誘電体キャパシタ群１２の断面図である。この強誘電体キャパシタ群１２は、図１４に示すように、複数の強誘電体キャパシタが共有する下部電極１４と、同じく複数の強誘電体キャパシタが共有する強誘電体層１６と、個々の強誘電体キャパシタに対応する複数の上部電極１８を有している。

上記酸化イリジウム膜１０の堆積後、図１（ｂ）に示すように、この上部電極１８の形成領域に、フォトレジスト膜２０を形成する。その後、このフォトレジスト膜２０により部分的に覆われた酸化イリジウム膜１０に、以下の条件でＲＩＥ（Reactive Ion Etching）を施す。

・ＲＩＥ装置 ・・・ ＩＣＰ（Inductive Coupled Plasma）−ＲＩＥ装置
・塩素（Cl₂）ガス流量 ・・・ １０ sccm
・アルゴン（Ar）ガス流量 ・・・ ５０ sccm
・圧力 ・・・ ０.７ Pa
・ソース周波数 ・・・ １３．５６ ＭＨｚ
・ソース高波数のパワー ・・・ １４００Ｗ
・バイアス周波数 ・・・ ４００ ＫＨｚ
・バイアス高波数のパワー ・・・ ８００Ｗ
このＲＩＥにより、図２（ａ）に示すように、フォトレジスト膜２０の形状に対応して、酸化イリジウム膜１０がエッチングされる。その後、酸素（Ｏ_２）と窒素（Ｎ_２）の混合ガスをプラズマ化し、このプラズマにフォトレジスト膜２０を曝す。このアッシング処理により、図２（ｂ）に示すように、フォトレジスト膜２０が除去される。以上の工程により、上部電極１８が形成される。

次に、上部電極１８が形成されたＳｉ基板に、酸素の供給流量が２０リットル／分、温度が６５０℃、処理時間が６０分間の条件で熱処理（回復アニール）を施す。この熱処理により、上記ＲＩＥによりＰＺＴ膜８に生じた損傷が回復する。

次に、図３（ａ）に示すように、強誘電体層の形成領域の上に、フォトレジスト膜２２を形成する。その後、図３（ｂ）に示すように、このフォトレジスト膜２２により部分的に覆われたＰＺＴ膜８にＲＩＥを施して、露出している部分のＰＺＴ膜８を除去し、Ｐｔ膜６の一部を露出させる。ＲＩＥの条件は、酸化イリジウム膜１０に施した上記ＲＩＥの条件と同じである。以上により、強誘電体層１６を形成する。

この時、Ｐｔ膜６の上にＰＺＴ膜８が残存しないように、Ｐｔ膜６を５〜２０ｎｍオーバーエッチングする。このオーバーエッチングにより、Ｐｔ粒子２４ａが発生し、フォトレジスト膜２２の上に堆積する（図３（ｂ）参照）。

次に、酸素と窒素の混合ガスをプラズマ化し、このプラズマにフォトレジスト膜２２を曝す。このアッシング処理により、フォトレジスト膜２２が除去される（図４（ａ）参照）。この時、Ｐｔ粒子２４ａは除去されず、強誘電体層１６及び上部電極１８の上に残留する（図４（ａ）参照）。

次に、強誘電体層１６が形成されたＳｉ基板に、酸素の供給流量が２０リットル／分、温度が３５０℃、処理時間が６０分間の条件で熱処理（回復アニール）を施す。

次に、図４（ｂ）に示すように、強誘電体層１６が形成されたＳｉ基板の上側全面に、厚さ５０ｎｍの第２のＡｌＯ膜２６を、スパッタリングにより形成する。この時、Ｐｔ粒子２４ａは、第２のＡｌＯ膜２６により覆われる。

次に、この第２のＡｌＯ膜２６が形成されたＳｉ基板に、酸素の供給流量が２０リットル／分、温度が５５０℃、処理時間が６０分間の条件で熱処理（回復アニール）を施す。

次に、図５（ａ）に示すように、フォトリソグラフィ法により、強誘電体キャパシタの下部電極の形成領域の上方にフォトレジスト膜２８を形成する。その後、このフォトレジスト膜２８により部分的に覆われた第２のＡｌＯ膜２６、Ｐｔ膜６、及び第１のＡｌＯ膜４にＲＩＥを施して、図５（ｂ）に示すように、下部電極１４を形成する。ＲＩＥの条件は、酸化イリジウム膜１０に施したＲＩＥと同じである。このＲＩＥにより、Ｐｔ粒子２４ｂが発生し、フォトレジスト膜２８の上に堆積する。

次に、酸素と窒素の混合ガスをプラズマ化し、このプラズマにフォトレジスト膜２８を曝して、下部電極１４の上方のフォトレジスト膜２８を除去する（図６（ａ）参照）。この時、Ｐｔ粒子２４ｂは除去されず、第２のＡｌＯ膜２６の上に残存する（図６（ａ）参照）。

次に、第２のＡｌＯ膜２６が形成されたＳｉ基板に、酸素の供給流量が２０リットル／分、温度が６５０℃、処理時間が６０分間の条件で熱処理（回復アニール）を施す。

次に、図６（ｂ）に示すように、この熱処理が施されたＳｉ基板の上側全面に、厚さ２０ｎｍの第３のＡｌＯ膜２９を、スパッタリングにより形成する。この時、Ｐｔ粒子２４ｂが、第３のＡｌＯ膜２９により覆われる。

次に、第３のＡｌＯ膜２９が形成されたＳｉ基板に、酸素の供給流量が２０リットル／分、温度が５５０℃、処理時間が６０分間の条件で熱処理（回復アニール）を施す。以上の工程より、強誘電体キャパシタ群１２が完成する。

ここで、強誘電体キャパシタ群１２は、第１のＡｌＯ膜４、第２のＡｌＯ膜２６、及び第３のＡｌＯ膜２９により覆われている。これらのＡｌＯ膜は、水素又は水が強誘電体キャパシタ群１２に侵入して、強誘電体層１６（ＰＺＴ膜８）に損傷を与えることを防止する。尚、強誘電体キャパシタ群１２を覆う、これらＡｌＯ膜の構造体を、以下、水素バリア膜と呼ぶ。

（iii）絶縁膜の形成工程（図７参照）
次に、図７（ｂ）に示す構造を形成するまでの工程を説明する。

まず、強誘電体キャパシタ群１２を形成したＳｉ基板の上側全面に、ＴＥＯＳ（Tetra-Ethyl-Ortho-Silicate）と酸素の混合ガスをプラズマ化し、このプラズマからＳＩＯ膜（酸化シリコン膜）を形成する。次に、このプラズマＣＶＤ（Chemical Vapor Deposition）により形成したＳＩＯ膜の表面を、化学的機械的研磨（Chemical Mechanical Polishing；以下、ＣＭＰと呼ぶ）で平坦化して、図７（ａ）のように、厚さ約１５００ｎｍの第２層目の層間絶縁膜３０（絶縁膜）を形成する。

次に、笑気（Ｎ_２Ｏ）ガスをプラズマ化し、このプラズマに第２層目の層間絶縁膜３０を曝す。このプラズマ処理（以下、プラズマアニールと呼ぶ）の温度は３５０℃であり、プラズマ処理の時間は２分間である。このプラズマアニールにより、第２の層間絶縁膜３０は、これまでに吸収した水を放出する。更に、このプラズマアニールにより、第２の層間絶縁膜３０の表面が窒化され、水を通し難い改質層が形成される。第２の層間絶縁膜３０はこの改質層により表面が覆われ、水を吸収し難くなる。

次に、Ｓｉ基板に形成したセルトランジスタのソース／ドレイン領域に達すコンタクトホールを、フォトリソグラフィ技術とＲＩＥにより形成する。このコンタクトホールを形成したＳｉ基板の上側全面に、スパッタリングにより、厚さが２０ｎｍのＴｉ膜と、厚さが５０ｎｍのＴｉＮ膜を形成する。その後、Ｔｉ膜とＴｉＮ膜が形成されたＳｉ基板の上側全面に、厚さが５００ｎｍのタングステン（Ｗ）膜をＣＶＤにより形成する。次に、これらのタングステン膜、ＴｉＮ膜、及びＴｉ膜にＣＭＰに施して、この上記コンタクトホールを埋めるタングステンプラグ３２を形成する（図７（ｂ）参照）。

上述したように、第２の層間絶縁膜３０の表面には、水を通し難い改質層が形成されている。しかし、この改質層は、第２の層間絶縁膜３０による水の吸収を完全に阻止することはできない。また、タングステン膜等に施した上記ＣＭＰにより、この改質層も研磨される。このため、第２の層間絶縁膜３０は、ある程度の水を吸収する。

そこで、この水を吸収した第２の層間絶縁膜３０に２度目のプラズマアニールを施して、第２の層間絶縁膜３０が吸収した水を取り除くと共に、第２の層間絶縁膜３０の表面に再び改質層を形成する。プラズマアニールの条件は、上述した一度目のプラズマアニールの条件と同じである。しかし、このように２度のプラズマアニールを実施しても、第２の層間絶縁膜３０による水の吸収を完全に無くすことは困難である。

次に、シラン（ＳｉＨ_４）と笑気（Ｎ_２Ｏ）とアンモニア（ＮＨ_３）の混合ガスをプラズマ化し、このプラズマから、２度目のプラズマアニールを施した第２層目の層間絶縁膜３０及びタングステンプラグ３２の上側全面に、厚さが５０〜１５０ｎｍの第１のＳＩＯＮ（酸化窒化シリコン）膜３４を形成する。このプラズマＣＶＤにより形成した第１のＳＩＯＮ膜３４は、後述する酸素雰囲気中での熱処理（回復アニール）によるタングステンプラグ３２の酸化を防止する（図７（ａ）参照）。

次に、この第１のＳＩＯＮ膜３４の上に、厚さが３０〜５０ｎｍの第４のＡｌＯ膜３６を、スパッタリングにより形成する。更に、この第４のＡｌＯ膜３６の上に、厚さが３０〜７０ｎｍの第２のＳＩＯＮ膜３８を、プラズマＣＶＤ法により形成する。

但し、第１のＳＩＯＮ膜３４、第４のＡｌＯ膜３６、及び第２のＳＩＯＮ膜３８の膜厚の合計は、２００ｎｍ以下になるようにする。これは、これら絶縁膜の膜厚の合計が２００ｎｍを超えると、後述する下部電極１４に達するコンタクトホールを均一に形成することが困難になるからである。

以上のように、本工程では、部分的に露出したＰｔ膜１４及びＰＺＴ膜（強誘電体材料膜）８の上方に、第２層目の層間絶縁膜３０、第１のＳＩＯＮ膜３４、第４のＡｌＯ膜３６、及び第２のＳＩＯＮ膜３８を順次積層した積層絶縁膜（絶縁膜）４０を形成する（図７（ｂ）参照）。

（２）コンタクトホール形成工程（図８〜１０参照）
次に、図１０に示す構造を形成するまでの工程を説明する。

まず、図８のように、積層絶縁膜４０の上に、下部電極１４の露出部分（上側でＰＺＴ膜８が除去され露出した部分）及び上部電極１８の上方に開口部を有するフォトレジスト膜４２を形成する。その後、このフォトレジスト膜４２により覆われた積層絶縁膜４０に、以下の条件でＲＩＥ（Reactive Ion Etching）を施す。

・ＣＦ_４ガス流量 ・・・ ７０ sccm
・Ｃ_４Ｆ_８ガス流量 ・・・ ３０ sccm
・アルゴン（Ar）ガス流量 ・・・ ５０ sccm
・圧力 ・・・ ３５０ mTorr
・高周波周波数 ・・・ ３８０ ＫＨｚ
・高周波パワー ・・・ １０００Ｗ
このＲＩＥにより、図９に示すように、フォトレジスト膜４２の開口部に対応して、コンタクトホール４４ａ,４４ｂが形成される。この時、上部電極１８の上に、第２のＡｌＯ膜２６及び第３のＡｌＯ膜２９が残存しないように、上部電極１８をオーバーエッチングする。同様に、第２のＡｌＯ膜２６及び第３のＡｌＯ膜２９が下部電極１４の上に残存しないように、下部電極１４（Ｐｔ膜６）を２０〜３０ｎｍオーバーエッチングする。このオーバーエッチングにより、Ｐｔ粒子２４ｃが発生し、フォトレジスト膜４２の上に堆積する。

次に、酸素と窒素の混合ガスをプラズマ化し、このプラズマにフォトレジスト膜４２を曝す。このアッシング処理により、積層絶縁膜４０の上のフォトレジスト膜４２を除去する（図１０参照）。この時、Ｐｔ粒子２４ｃは除去されず、積層絶縁膜４０の上に残留する。

以上のように、本工程では、積層絶縁膜４０（絶縁膜）に、Ｐｔ膜に達するコンタクトホール（孔）を形成する。

（３）Ｐｔ粒子の除去工程（図１１及び１２）
次に、図１２に示す構造を形成するまでの工程を説明する。

まず、積層絶縁膜４０に以下の条件でＣＭＰを施して、第２のＳＩＯＮ膜３８を除去する。

・研磨液 ・・・ シリカ（ＳｉＯ_２）粒子を水酸化カリウム（ＫＯＨ）水溶液またはアンモニア水（ＮＨ_３ＯＨ）に混ぜたスラリー
・研磨速度 ・・・ ３００ｎｍ/ｍｉｎ
・圧力 ・・・ ５．５ｐｓｉ
このように、本工程において積層絶縁膜４０に施すＣＭＰは、集積回路装置の層間絶縁膜に施される通常のＣＭＰと同じである。このＣＭＰにより、Ｐｔ粒子２４ｃは、積層絶縁膜４０の表面から、機械的に除去される（図１１参照）。尚、金属粒子であるＰｔ粒子２４ｃは、絶縁膜用の上記ＣＭＰにより化学的に除去されることはない。

ところで、Ｐｔは強い還元作用を有し、水に作用して水素を発生する。このため、Ｐｔ粒子２４ｃが除去されずに積層絶縁膜４０の上に残留していると、層間絶縁膜３０等に吸収されている水を還元して、水素を発生する。この水素が、強誘電体キャパシタ群１２を覆う水素バリア膜の欠損個所から侵入して、強誘電体層１６に損傷を与え、ＦＲＡＭの疲労特性等を劣化させる。しかし、本実施の形態では、上記ＣＭＰによりＰｔ粒子２４ｃが除去されるので、このようなＦＲＡＭの特性劣化は起きない。尚、上記水の還元は、層間絶縁膜３０等が後の工程で加熱された時に起きる。

水素バリア膜の欠損は、ＡｌＯ膜が堆積し難い強誘電体キャパシタの側面で発生しやすい。この水素バリア膜の欠損から水素が強誘電体キャパシタに侵入し、強誘電体層を還元して、強誘電体層に損傷が発生を与える。この損傷は、集積回路装置の製造後の動作試験では発見することができず、長期間使用した後の動作不良によりその存在が明らかになる。従って、このような損傷の有無は、後述する疲労特性の測定により明らかになる。

ところで、強誘電体キャパシタ群１２の上には、図１１に示すように、Ｐｔ粒子２４ａ,２４ｂが残留している。しかし、これらのＰｔ粒子２４ａ,２４ｂは、第２のＡｌＯ膜２６又は第３のＡｌＯ膜２９により覆われている。故に、これらのＰｔ粒子２４ａ,２４ｂが、水に作用して水素を発生することはない。

図１０を参照して説明したように、Ｐｔ膜６の上方には、第２層目の層間絶縁膜３０と、第１のＳＩＮＯ膜３４と、第４のＡｌＯ膜３６と、第２のＳＩＮＯ膜３８が順次積層されて、積層絶縁膜４０が形成されている。

ここで、材質の違いにより、第４のＡｌＯ膜３６は、第１のＳＩＮＯ膜３４及び第２層目の層間絶縁膜（ＳＩＯ膜）３０より研磨され難くい。また、第２のＳＩＮＯ膜３８は、第４のＡｌＯ膜３６より研磨され易い。尚、第１のＳＩＮＯ膜３４は、後述するように省略可能である。

従って、本工程のＣＭＰにより第２のＳＩＮＯ膜３８の研磨が終了し、研磨され難い第４のＡｌＯ膜３６の研磨が開始すると、ＣＭＰの研磨速度が急速に低下する。故に、研磨時間を精密に制御しなくても、第４のＡｌＯ膜３６でＣＭＰを停止することができる。

次に、Ｐｔ粒子２４ｃが除去されたＳｉ基板に、酸素の供給流量が２０リットル／分、温度が５００℃、処理時間が６０分間の条件で熱処理（回復アニール）を施す。この熱処理により、コンタクトホール４４ａ,４４ｂを形成する際に、ＰＺＴ膜８に生じた損傷が回復する。

次に、第４のＡｌＯ膜３６及び第１のＳＩＯＮ膜３４にＲＩＥを施して、図１２に示すように、第２層目の層間絶縁膜３０及びタングステンプラグ３２の上に形成した絶縁膜を除去する。ＲＩＥの条件は、コンタクトホール４４ａ,４４ｂを形成する際に実施したＲＩＥの条件と同じである。

（４）配線の形成工程（図１３参照）
次に、図１３に示す構造を形成するまでの工程を説明する。

まず、コンタクトホール４４ａ，４４ｂを形成したＳｉ基板の上側全面に、ＴｉＮ膜を１５０ｎｍ、Ａｌ−Ｃｕ合金膜を５５０ｎｍ、Ｔｉ膜を５ｎｍ、ＴｉＮ膜を１５０ｎｍの厚さで順次堆積して、アルミニウム積層膜を形成する。

次に、フォトリソグラフィ法及びエッチング法により、このアルミニウム積層膜をパターニングして、図１３に示すように、配線４６ａ,４６ｂ,４６ｃを形成する。

次に、配線４６ａ,４６ｂ,４６ｃを形成したＳｉ基板に、窒素供給流量が２０リットル／分、温度が３５０℃、処理時間が３０分間の条件で熱処理を施す。

これら配線４６ａ及び配線４４ｂは、コンタクトホール４４ａ,４４ｂを満たし、夫々、下部電極１４又は上部電極１８に接続している。ここで、下部電極１４に接続された配線４６ｂは、ＦＲＡＭのプレート線に接続される。一方、上部電極１８に接続された配線４６ａは、配線４６ｃ及びＳｉ基板に形成したセルトランジスタを介してＦＲＡＭのビット線に接続される。

尚、コンタクトホール４４ａ,４４ｂにタングステンプラグを形成し、このタングステンプラグ及びタングステンプラグ３２の上に、上記配線を形成してもよい。このように、コンタクトホール４４ａ,４４ｂには、導電性部材（配線４６,ａ４６ｂ又はタングステンプラグ）を充填する。

（５）その後の工程
その後、上述した第２層目の層間絶縁膜３０の形成工程、「（２）コンタクトホール形成工程」、及び「（４）配線層形成の工程」と同様の工程を繰返して、多層配線構造を形成する。最後に、この多層配線構造の表面をパッシベーション膜で覆い、本実施の形態のＦＲＡＭを完成する。

（６）疲労特性
図１５は、本実施の形態のＦＲＡＭの疲労特性を説明する図である。横軸は、ＦＲＡＭに“１”と“０”を交互に書き込んだ回数である。縦軸は、“１”と“０”の書き込みを横軸に示す回数を繰り返した後、強誘電体キャパシタに発生する残留分極量を測定した値である。実線４８ａは、下部電極１４の露出部分（強誘電体層１６で覆われていない部分）から第１列目に属する強誘電体キャパシタの残留分極量である（図１４参照）。同じく、実線５０ａ及び実線５２ａは、夫々、下部電極１４から第５列目及び第１０列目に属する強誘電体キャパシタの残留分極量である。

図１６は、比較例として製造したＦＲＡＭの疲労特性を説明する図である。図１６の縦軸及び横軸は、図１５と同じである。また、実線４８ｂは、下部電極１４から第１列目に属する強誘電体キャパシタの残留分極である（図１４参照）。同じく、実線５０ｂ及び実線５２ｂは、夫々、下部電極１４から第５列目及び第１０列目に属する強誘電体キャパシタの残留分極量である。

この比較例のＦＲＡＭの製造方法では、第４のＡｌＯ膜３６及び第２のＳＩＯＮ膜３８は形成せず、更に、この第４のＡｌＯ膜３６及び第２のＳＩＯＮ膜３８に施すＣＭＰも実施しない。従って、比較例の製造方法では、第２層目の層間絶縁膜３０の上にＰｔ粒子２４ｃが残留したまま工程が進行する。その他の点では、比較例の製造方法は、本実施の形態の製造方法と略同じである。

故に、上記比較例では、このＰｔ粒子２４ｃが、第２層目の層間絶縁膜３０等に吸収された水を還元して水素を発生する。この水素が、強誘電体層１６に損傷を与え、ＦＲＡＭの疲労特性を劣化させる。このため、比較例では、図１６に示すように、書込み繰り返し回数が増加するに従って、残留分極が漸次減少する。

ここで、下部電極１４の露出部分に近い強誘電体キャパシタほど、残留分極の減少が大きい。これは、図９に示すように、下部電極１４の露出部分に近い位置ほど、コンタクトホール４４ｂの形成に際して付着するＰｔ粒子２４ｃの密度が高くなるからである。

一方、本実施の形態のＦＲＡＭでは、Ｐｔ粒子２４ｃが略全て除去されている。従って、本実施の形態のＦＲＡＭでは、図１５に示すように、書込み繰り返し回数が増加しても、残留分極は僅かに減少するだけである。すなわち、本実施の形態によれば、疲労特性が改善される。また、図１５に示すように、本実施の形態では、残留分極が、下部電極１４の露出部分からの位置に依存しない。これは、Ｐｔ粒子２４ｃが、略全て除去されているためである。

ところで、本実施の形態では、タングステンプラグ３２の上に、第１のＳＩＯＮ膜３４を形成して、タングステンプラグ３２の酸化を防止している。しかし、図１０に示すように、タングステンプラグ３２の上方には、更に、第２のＳＩＯＮ膜３８が形成されている。従って、第１のＳＩＯＮ膜３４は、省略することができる。

また、本実施の形態では、第４のＡｌＯ膜３６により、積層絶縁膜４０に施すＣＭＰを停止している。すなわち、第４のＡｌＯ膜３６により、ＣＭＰの停止膜（研磨ストップ膜）を形成している。しかし、第４のＡｌＯ膜３６の代わりに、酸化チタン膜（ＴｉＯ）、窒化チタン膜（ＴｉＮ）、及び窒化アルミニウムチタン膜（ＴｉＡｌＮ）の何れかの膜を第１のＳＩＯＮ膜３４の上に形成して、ＣＭＰの停止層としてもよい。尚、積層絶縁膜（絶縁膜）とは、絶縁膜を含む積層膜であって、導電膜（例えば、ＴｉＮ又はＴｉＡｌＮ）を含んでもよい。このような積層絶縁膜は、膜に垂直な方向で高抵抗（すなわち、絶縁性）である。

ここで、研磨ストップ膜を、酸化アルミニウム膜又は酸化チタン膜で形成した場合、研磨ストップ膜の厚さＴは、白金族金属膜に達す孔（コンタクトホール４４ｂ）の（積層絶縁膜４０の表面における）直径をＤとすると、式
Ｄ×０．０６ ＜ Ｔ＜ Ｄ×０．１０
を満たすことが好ましい。

例えば、孔の径Ｄが５００ｎｍの場合には、Ｔは３０ｎｍから５０ｎｍが好ましい。研磨ストップ膜の厚さＴが薄すぎると、ＣＭＰを停止することが困難になる。また、研磨ストップ膜の厚さＴが厚すぎると、研磨ストップ膜における孔の径Ｄが狭くなってしまう。例えば、第４のＡｌＯ膜４６の厚さＴが１００ｎｍの場合、第２のＳＩＯＮ膜３８に直径５００ｎｍのコンタクトホール４４ｂを形成しても、第４のＡｌＯ膜４６のコンタクトホール４４ｂは３００ｎｍになってしまう。

同様に、研磨ストップ膜を、窒化チタン膜又は窒化アルミニウムチタン膜で形成した場合、研磨ストップ膜の厚さＴは、（積層絶縁膜の表面における）孔の直径をＤとすると、式
Ｄ×０．０６ ＜ Ｔ＜ Ｄ×０．１４
を満たすことが好ましい。例えば、孔の径Ｄが５００ｎｍの場合には、Ｔは３０ｎｍから７０ｎｍが好ましい。

また、第１のＳＩＯＮ膜３の代わりに、窒化シリコン膜（ＳＩＮ膜）を形成してもよい。更に、第２のＳＩＯＮ膜３８の代わりに、酸化シリコン膜（ＳＩＮ膜）を形成してもよい。但し、膜形成の際に発生する水素が少ないＳＩＯＮ膜の方が、ＳＩＮ膜より好ましい。

また、本実施の形態の強誘電体層１６は、ＰＺＴで形成されている。しかし、強誘電体層１６を、ＳＢＴ（SrBi₂Ta₂O₉）等の他の強誘電体で形成してもよい。

（実施の形態２）
本実施の形態も、実施の形態１と同様、強誘電体キャパシタの下部電極としてＰｔ膜を有するＦＲＡＭの製造方法に関する。図１７及び１８は、本実施の形態のＦＲＡＭの製造方法を説明する工程断面図である。以下、実施の形態１との相違点を中心に、本実施の形態の製造法を説明する。

まず、実施の形態１と同様に、強誘電体キャパシタ群１２の上に積層絶縁膜４０を形成する（図７（ｂ）参照）。その後、上部電極１８及び下部電極１４に達するコンタクトホール４４ａ,４４ｂを、積層絶縁膜４０に形成する（図８及び９参照）。

次に、有機溶剤に充填材（例えば、ノボラック樹脂）を溶かした液体を、積層絶縁膜４０の表面全体に塗布する。その後、この液体に加熱処理を施して、有機溶剤を気化させる。以上により、コンタクトホール４４ａ,４４ｂを満たし、積層絶縁膜４０の表面全体を覆う充填材５４を形成する（図１７参照）。尚、上記液体としては、フォトレジストを使用してもよい。

次に、充填材５４及び積層絶縁膜４０にＣＭＰを施して、第２のＳＩＯＮ膜３８及びＰｔ粒子２４ｃを除去する（図１８参照）。ＣＭＰの条件は、実施の形態１と同じである（実施の形態１の「（３）Ｐｔ粒子の除去工程」参照）。

以上のように、本実施の形態では、コンタクトホール４４ａ,４４ｂを充填材で満たした後に、積層絶縁膜４０にＣＭＰを施す。従って、コンタクトホール４４ａ,４４ｂの周囲で積層絶縁膜４０が選択的に研磨されて、コンタクトホール４４ａ,４４ｂが変形することはない。

次に、コンタクトホール４４ａ,４４ｂを満たしている充填材を除去する。ここで、充填材が樹脂（例えば、ノボラック樹脂）の場合には、フォトレジスト剥離液等の薬液でこの充填材を洗浄して、除去することが好ましい。アッシングによっても樹脂を除去することは可能である。しかし、樹脂にアッシングを施すと水素が発生し、この水素が強誘電体層を劣化させる。故に、薬液洗浄により充填材を除去することが、好ましい。但し、薬液により除去しきれない充填材をアッシングにより除去しても、強誘電体層に与える損傷は僅かであり、問題は少ない。

次に、実施の形態１と同様に、第４のＡｌＯ膜３６及び第１のＳＩＯＮ膜３４をＲＩＥにより除去する（図１２参照）。その後、第２層目の層間絶縁膜３０の上に配線を形成して、コンタクトホール４４ａ,４４ｂに導電性材料で充填する（図１２参照）。

以後、実施の形態１と同様に、層間絶縁膜と配線の形成を繰返してＦＲＡＭを完成する。

以上のように、本実施の形態によれば、コンタクトホール４４ａ,４４ｂを変形させずに、Ｐｔ粒子２４ｃを除去することができる。

（変形例）
以上の例では、積層絶縁膜４０に施すＣＭＰを、ＡｌＯ膜で形成したストップ層により停止している。しかし、このようなストップ層を含まない積層絶縁膜４０を形成し、この積層絶縁膜４０にＣＭＰを施してもよい。

また、回復アニールによるタングステンプラグ３２の酸化は、タングステンプラグ３２より先に、コンタクトホール４４ａ,４４ｂを形成することで避けることができる。この場合には、第１のＳＩＯＮ膜３４を含まない積層絶縁膜を形成して、この積層絶縁膜にＣＭＰを施してもよい。更に、第４のＡｌＯ膜３６及び第２のＳＩＯＮ膜３８を形成せずに（すなわち、積層絶縁膜を形成せずに）、直接、第２層目の層間絶縁膜３０にＣＭＰを施してもよい。

また、以上の例では、下部電極１４をＰｔで形成している。しかし、下部電極１４をＰｔ以外の白金族金属、例えばＩｒ，Ｒｕ，Ｒｈ，Ｒｅ，Ｏｓ，Ｐｄで形成してもよい。

また、以上の例では、上部電極１８を酸化イリジウム膜で形成している。しかし、上部電極１８を酸化イリジウム膜以外の貴金属膜（Ａｕ，Ａｇ，Ｉｒ，Ｒｕ，Ｒｈ，Ｒｅ，Ｏｓ，Ｐｄ）又は貴金属の酸化膜で形成してもよい。

また、以上の例は、ＦＲＡＭの製造方法に関するものである。しかし、本製造方法は、ＦＲＡＭ以外の集積回路装置の製造にも適用することができる。例えば、上部電極及び下部電極をＰｔ又はＩｒで形成したＭＩＭ(Metal Insulator Metal)キャパシタに電荷を蓄積して情報を記録するＤＲＡＭの製造に、本製造方法を適用してもよい。このＤＲＡＭでは、製造過程で発生したＰｔ粒子等を除去しないとトランジスタ素子の特性が劣化する。本製造方法によれば、このようなトランジスタ素子の劣化を抑制することができる。

以上の実施の形態に関し、更に以下の付記を開示する。

（付記１）
白金族金属膜の上方に第１の絶縁膜を形成する第１の工程と、
前記第１の絶縁膜に、前記白金族金属膜に達する孔を形成する第２の工程と、
前記第２の工程の後に、前記第１の絶縁膜に化学的機械的研磨を施す第３の工程を有する、
集積回路装置の製造方法。

（付記２）
付記１に記載の集積回路装置の製造方法において、
前記第１の工程において、前記白金族金属膜の上方に強誘電体膜と、貴金属膜又は貴金属酸化膜を順次形成した後、前記貴金属膜又は前記貴金属酸化膜と強誘電体膜の一部を除去して前記白金族金属膜を露出させ、露出した前記白金族金属膜及び前記強誘電体膜の上方に前記第１の絶縁膜を形成することを、
特徴とする集積回路装置の製造方法。

（付記３）
付記１又は２に記載の集積回路装置の製造方法において、
前記第１の工程において、前記白金族金属膜の上方に、第２の絶縁膜と、前記第２の絶縁膜より研磨され難くい研磨ストップ膜膜と、前記研磨ストップ膜より研磨され易い第３の絶縁膜とを順次積層して前記第１の絶縁膜を形成し、
前記第３の工程において、前記第１の絶縁膜に化学的機械的研磨を施して、前記第３の絶縁膜を除去することを、
特徴とする集積回路装置の製造方法。

（付記４）
付記１乃至３のいずれか１項に記載の集積回路装置の製造方法において、
前記第２の工程の後に、前記孔を充填材で満たす第４の工程を有し、
前記第４の工程の後に前記第３の工程を実施し、
前記第３の工程の後、前記孔から前記充填材を除去し、その後前記孔に導電性部材を充填する第５の工程を有することを、
特徴とする集積回路装置の製造方法。

（付記５）
付記３又は４に記載の集積回路装置の製造方法において、
前記第２の絶縁膜が、酸化シリコン膜であり、
前記研磨ストップ膜が、
酸化アルミニウム膜、酸化チタン膜、窒化チタン膜、窒化アルミニウムチタン膜からなる群から選択されるいずれかの膜であり、
前記第３の絶縁膜が、酸化窒化シリコン膜、窒化シリコン膜、及び酸化シリコン膜からなる群から選択されるいずれかの絶縁膜であることを、
特徴とする集積回路装置の製造方法。

（付記６）
白金族金属膜の上に強誘電膜と電極膜を順次形成し、前記電極膜と前記強誘電体膜と前記白金族金属膜夫々の一部に除去して、前記白金族金属膜の一部が露出した強誘電体キャパシタを形成する第１の工程と、
前記強誘電体キャパシタ上に水素バリア膜を形成する第２の工程と、
前記水素バリア膜の上に第１の絶縁膜を形成する第３の工程と、
前記第１の絶縁膜に化学的機械的研磨を施して、前記第１の絶縁膜を平坦化する第４の工程と、
平坦化された前記第１の絶縁膜の上に第２の絶縁膜を形成する第５の工程と、
前記第２の絶縁膜と前記第１の絶縁膜と前記水素バリア膜を貫通し、前記白金族金属膜に達する孔を形成する第６の工程と、
前記６の工程の後に、前記第２の絶縁膜に化学的機械的研磨を施す第７の工程を有する、
集積回路装置の製造方法。

（付記７）
付記６に記載の集積回路装置の製造方法において
前記第５の工程において、平坦化された前記第１の絶縁膜上に、
第３の絶縁膜と、前記第３の絶縁膜より研磨され難くい研磨ストップ膜と、前記研磨ストップ膜より研磨され易い第４の絶縁膜とを順次積層して前記第２の絶縁膜を形成し、
前記第７の工程において、前記第２の絶縁膜に化学的機械的研磨を施して、前記第４の絶縁膜を除去することを、
特徴とする集積回路装置の製造方法。

（付記８）
付記７に記載の集積回路装置の製造方法において、
前記第３の絶縁膜が、酸窒化シリコン膜又は酸化シリコン膜であり、
前記研磨ストップ膜が、酸化アルミニウム膜、酸化チタン膜、窒化チタン膜、窒化アルミニウムチタン膜からなる群から選択されるいずれかの膜であり、
第４の絶縁膜が、酸化窒化シリコン膜、窒化シリコン膜、及び酸化シリコン膜からなる群から選択されるいずれかの絶縁膜であることを、
特徴とする集積回路装置の製造方法。

（付記９）
付記８に記載の集積回路装置の製造方法において、
前記研磨ストップ膜が、酸化アルミニウム膜又は酸化チタン膜であって、
前記研磨ストップ膜の厚さＴが、前記孔の直径をＤとすると、式
Ｄ×０．０６ ＜ Ｔ＜ Ｄ×０．１０
を満たすことを特徴とする集積回路装置の製造方法。

（付記１０）
付記８に記載の集積回路装置の製造方法において、
前記研磨ストップ膜が、窒化チタン膜又は窒化アルミニウムチタン膜であって、
前記研磨ストップ膜の厚さＴが、前記孔の直径をＤとすると、式
Ｄ×０．０６ ＜Ｔ＜ Ｄ×０．１４
を満たすことを特徴とする集積回路装置の製造方法。

６ ・・・ Ｐｔ（白金）膜
８ ・・・ ＰＺＴ膜
１２ ・・・ 強誘電体キャパシタ群
１４ ・・・ 下部電極
１６ ・・・ 強誘電体層
１８ ・・・ 上部電極
３０・・・第２層目の層間絶縁膜
３４ ・・・ 第１のＳＩＯＮ膜
３６ ・・・ 第４のＡｌＯ膜
３８ ・・・ 第２のＳＩＯＮ膜
４０ ・・・ 積層絶縁膜
４４ａ,４４ｂ ・・・ コンタクトホール
４６ ・・・ 配線
５４ ・・・ 充填材

Claims (3)

1. 基板上に白金を有する第１の電極膜を形成する工程と、
   前記第１の電極膜上に強誘電体膜を形成する工程と、
   前記強誘電体膜上に第２の電極膜を形成する工程と、
   前記第２の電極膜及び前記強誘電体膜の一部を除去して、上部電極を形成しつつ、前記第１の電極膜を露出する工程と、
   前記第１の電極膜の一部を除去して下部電極を形成する工程と、
   前記下部電極を形成する工程の後、前記下部電極の上方に第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜上に、前記第１の絶縁膜とは異なる第２の絶縁膜を形成する工程と、
   前記第１の絶縁膜及び前記第２の絶縁膜に、前記第１の電極膜に達する孔を形成する工程と、
   前記孔を形成する工程の後に、前記第１の絶縁膜を研磨する速度より前記第２の絶縁膜を研磨する速度が速い条件で、前記第２の絶縁膜を研磨する工程を有する、
   集積回路装置の製造方法。
2. 請求項１に記載の集積回路装置の製造方法において、
   前記露出する工程の後であって前記第１の絶縁膜を形成する工程の前に、前記第１の電極膜の上方に前記第１の絶縁膜とは異なる第３の絶縁膜を形成する工程を有することを
   特徴とする集積回路装置の製造方法。
3. 請求項１又は２に記載の集積回路装置の製造方法において、
   前記孔を形成する工程の後であって前記第２の絶縁膜を研磨する工程の前に、前記孔内に充填材を形成する工程を有し、
   前記第２の絶縁膜を研磨する工程の後、前記孔から前記充填材を除去し、その後前記孔に導電性部材を形成する工程を有することを、
   特徴とする集積回路装置の製造方法。

Images