KR100701388B1 - 반도체 소자의 금속 배선 후처리 방법 - Google Patents

Abstract

본 발명은 플라즈마 처리 기법을 이용함으로써 금속 배선의 형성 후에 발생하는 잔류물을 제거할 수 있도록 한다는 것으로, 이를 위하여 본 발명은, 금속 배선을 형성하고 포토레지스트 패턴을 제거한 후에 금속 배선 상에 잔류하는 포토레지스트 잔류물 및 폴리머를 애싱, 세정 공정으로 제거하는 종래 방식과는 달리, 금속 배선을 형성한 후에 발생하는 잔류물에 대해 기 설정된 조건 하에서의 플라즈마 처리를 먼저 수행하고, 이후에 DI를 이용한 세정과 애싱 처리를 행함으로써, 금속 배선을 형성할 때 발생한 포토레지스트 잔류물과 폴리머를 확실하게 제거할 수 있으며, 이를 통해 반도체 소자의 신뢰도를 증진시킬 수 있을 뿐만 아니라 및 생산성 증진을 실현할 수 있는 것이다.

Description

반도체 소자의 금속 배선 후처리 방법{METHOD FOR POST TREATING A METAL LINE OF SEMICONDUCTOR DEVICE}

도 1a 내지 1d는 본 발명의 바람직한 실시 예에 따라 반도체 소자의 금속 배선을 형성한 후 후처리하는 과정을 도시한 공정 순서도.

<도면의 주요부분에 대한 부호의 설명>

102 : 반도체 기판 104 : 하부 장벽층

106 : 금속 배선 110 : 잔류물

본 발명은 반도체 소자의 금속 배선에 관한 것으로, 더욱 상세하게는 반도체 소자에 형성된 금속 배선을 후처리하는 적합한 반도체 소자의 금속 배선 후처리 방법에 관한 것이다.

최근 들어, 반도체 디바이스가 대용량화 및 고집적화됨에 따라 반도체 디바이스의 면적은 점진적으로 축소되고 있으며, 그에 따라 반도체 디바이스내의 금속 배선 및 그 선폭이 감소되고 있는 추세이며, 또한 선폭이 좁아질수록 금속 배선의 두께는 더 얇아지고 작은 접합과 크기가 요구되고 있다.

따라서, 반도체 소자에 채용되는 상기한 바와 같은 얇은 접합과 미세 선폭의 금속 배선은 회로를 형성하는 금속 배선의 저항이 크게 증가시키는 요인으로 작용하고 있는 실정이다. 그러므로, 금속 배선에서의 저항 증가를 억제하는 것이 필요하다.

잘 알려진 바와 같이, 알루미늄, 구리 등의 금속 배선은 반도체 기판 상에 하부 장벽 물질, 금속 물질, 반사 방지 물질(또는 확산 장벽 물질)을 순차 형성하고, 그 위에 임의의 패턴으로 된 포토레지스트 패턴(식각 마스크 패턴)을 형성하며, 포토레지스트 패턴을 식각 장벽층으로 하는 식각 공정(예컨대, 건식 식각 공정)을 수행하여 반사 방지 물질, 금속 물질 및 하부 장벽 물질을 선택적으로 제거함으로써, 하부 장벽층, 금속 배선 및 반사 방지막의 구조로 된 금속 배선 구조를 형성한다.

이후, 건식 식각 등의 애싱 공정을 통해 금속 배선 구조상에 있는 포토레지스트 패턴을 제거하는데, 이러한 애싱 공정 후에 금속 배선 구조에 포토레지스트 잔류물 및 폴리머가 형성된다. 이때, 형성되는 포토레지스트 잔류물 및 폴리머는 반도체 소자의 표면 토폴로지를 거칠게 만들어 고 저항을 유발시키는 요인으로 작용하며, 이는 곧 반도체 소자의 불량을 야기시키는 요인이 된다.

따라서, 포토레지스트 잔류물과 폴리머를 제거하기 위한 공정(즉, 금속 배선 세정 공정)을 수행하게 되는데, 종래에는 애싱, 세정 공정 등을 통해 포토레지스트 잔류물 및 폴리머를 제거하고 있다.

그러나, 애싱, 세정 공정을 통해 포토레지스트 잔류물과 폴리머 등을 제거하 는 종래 방법은 공정 특성상 마진이 불충분하여 불규칙적으로 잔류물이 발생하는 문제를 야기시키고 있으며, 이러한 문제는 결국 반도체 소자의 신뢰도 및 생산성을 저하시키는 요인으로 작용하고 있는 실정이다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 플라즈마 처리 기법을 이용함으로써 금속 배선의 형성 후에 발생하는 잔류물을 효과적으로 제거할 수 있는 반도체 소자의 금속 배선 후처리 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 반도체 소자에 형성된 금속 배선을 후처리하는 방법으로서, 임의의 패턴을 갖는 포토레지스트 패턴을 식각 장벽층으로 하는 식각 공정을 통해 반도체 기판 상에 형성된 금속 물질을 선택적으로 제거함으로써 금속 배선을 형성하는 과정과, 상기 포토레지스트 패턴을 스트리핑하는 과정과, 상기 반도체 기판을 임의의 공정 조건에서 플라즈마 처리하는 과정과, 상기 플라즈마 처리된 반도체 기판을 세정하는 과정과, 상기 세정된 반도체 기판을 애싱하는 과정을 포함하는 반도체 소자의 금속 배선 후처리 방법을 제공한다.

본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.

먼저, 본 발명의 핵심 기술요지는, 금속 배선을 형성하고 포토레지스트 패턴을 제거한 후에 금속 배선 상에 잔류하는 포토레지스트 잔류물 및 폴리머를 애싱, 세정 공정으로 제거하는 전술한 종래 방식과는 달리, 금속 배선을 형성한 후에 발생하는 잔류물에 대해 기 설정된 조건 하에서의 플라즈마 처리를 먼저 수행하고, 이후에 DI를 이용한 세정과 애싱 처리를 행함으로써, 금속 배선을 형성할 때 발생한 포토레지스트 잔류물과 폴리머를 확실하게 제거한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.

이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시 예에 대하여 상세하게 설명한다.

도 1a 내지 1d는 본 발명의 바람직한 실시 예에 따라 반도체 소자의 금속 배선을 형성한 후 후처리하는 과정을 도시한 공정 순서도이다.

도 1a를 참조하면, 순차적인 증착 공정을 수행하여, 반도체 기판(102) 상에 하부 장벽 물질(104a)과 금속 배선 물질(106a)을 순차적으로 형성한다. 여기에서, 하부 장벽 물질(104a)로는, 예를 들면 Ti/TiN 등을 사용할 수 있고, 금속 배선 물질(106a)로는, 예를 들면 미, Al-Cu 합금 등을 사용할 수 있다.

다음에, 스핀 코팅 등의 방법을 통해 금속 배선 물질(106a)의 상부에 포토레지스트 물질을 도포한 후, 노광 및 현상 공정 등을 수행함으로써, 일 예로서 도 1b에 도시된 바와 같이, 금속 배선 물질(106a)의 상부에 임의의 패턴을 갖는 포토레지스트 패턴(108)을 형성한다.

이어서, 포토레지스트 패턴(108)을 식각 장벽층으로 하는 건식 식각 등의 방법을 통해 금속 배선 물질(106a)과 하부 장벽 물질(104a)의 일부를 선택적으로 제거하여 반도체 기판(102)의 상부 일부를 선택적으로 노출시키고, 다시 스트리핑 공 정을 통해 금속 배선 물질(106a) 상에 잔류하는 포토레지스트 패턴(108)을 제거함으로써, 일 예로서 도 1c에 도시된 바와 같이, 하부 장벽층(104)과 금속 배선(106)으로 된 금속 배선 구조를 형성한다.

한편, 스트리핑 공정을 통해 금속 배선 물질(106a) 상에 잔류하는 포토레지스트 패턴(108)을 제거하면, 일 예로서 도 1c에 도시된 바와 같이, 금속 배선(106)의 측벽과 노출된 반도체 기판(102) 상에 잔류물(110)이 생성되는데, 이러한 잔류물(110)은, 금속 배선(106)의 전기적 특성이 열화되는 것을 방지하기 위하여, 후속하는 공정을 통해 제거하게 되는데, 이러한 잔류물(110)을 제거하는 기법이 본 발명의 핵심적 기술사상이다.

이를 위하여, 본 발명에서는 먼저 아래에 기재된 두 스텝의 공정 조건(압력, 전력, 가스 분위기, 온도, 시간)으로 플라즈마 처리를 수행한다.

스텝 1 : 2.5T/0W/5000sccm O2/500sccm N2/0℃/30second

스텝 2 : 2.5T/3000W/5000sccm O2/500sccm N2/0℃/30second

상기한 플라즈마 공정 조건에 있어서, 온도 조건은 반드시 0℃의 조건으로 해야 하고, O2와 N2 가스의 상대적 비율을 10:1로 적용하는 것이 바람직하다. 여기에서, 산소량과 질소량의 단위를 나타내는 sccm은 Standard Cubic Centimeter per Minute의 약자이다.

또한, 스텝 1 및 2에서 비록 시간을 30초로 기재하고는 있으나, 바람직하게는 스텝 1에서는 30초 이상으로 하고, 스텝 2에서는 30초 이하로 하는 것이 적당하다.

이후, 플라즈마 처리가 끝나면, 1차 세정 공정을 실시하는데, 이러한 1차 세정 공정에서는 케미컬(chemical)을 사용하지 않고 DI 만을 사용하여 스핀(spin) 방 식으로 세정을 실시한다.

다시, 세정 공정 후에 잔류하는 물 성분을 제거하기 위하여 1차 애싱(ashing) 공정을, 예컨대 대략 10초 정도 실시한다.

마지막으로, 애싱 공정을 완료한 후 상술한 1차 세정 공정과 동일한 조건으로 2차 세정 공정 및 2차 애싱 공정을 다시 실시함으로써, 일 예로서 도 1d에 도시된 바와 같이, 금속 배선(106)의 측벽과 노출된 반도체 기판(102) 상에 생성된 잔류물(110)을 완전히 제거한다. 여기에서, 2차 세정 공정 및 2차 애싱 공정을 실시하는 이유는 1차 세정 공정 및 1차 애싱 공정을 통해 잔류물이 완전히 제거되지 않을 수도 있기 때문이다.

한편, 상술한 바와 같은 일련의 과정들을 통해 반도체 기판 상에 형성된 금속 배선 상에는 필요 또는 용도에 질화막(nitride), 산화막 등을 형성할 수 있는데, 질화막의 경우 질화막 물질을 증착한 후 마스크 공정을 통해 그 위에 형성한 포토레지스트 패턴을 이용하여 식각하는 공정은 아래와 같이 스텝 1 및 스텝 2의 조건으로 실시한다.

스텝 1 : 9mT/1000W/(source)/0W(bias)/80 Cl2/10 CHF3/EPD

스텝 2 : 9mT/1000W/(source)/70W(bias)/60 SF6/10 CHF3/50%

ETCH Mode : ENDPNT

Wavelength : 3960

Window Height : -0.5

Window Time : 1

Number of Window Out : 2

Number of Window In : 1

상술한 바와 같은 식각 조건에서의 파장은 질화막의 파장과 Ti/TiN 파장의 유사점을 이용하는 것으로, 이것은 질화막 식각 중에 하부 금속 배선에 어텍(attack)이 발생하는 것을 방지하기 위해서이다.

이후, 질화막을 식각하고 잔류하는 포토레지스트 패턴을 스트리핑한 후 식각 잔류물을 제거하는 공정을 실시하는데, 여기에서의 세정 공정은 케미컬 분사를 이용하여 하는 것이 바람직하다.

이상의 설명에서는 본 발명의 바람직한 실시 예들을 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 이해할 수 있을 것이다.

이상 설명한 바와 같이 본 발명에 따르면, 금속 배선을 형성하고 포토레지스트 패턴을 제거한 후에 금속 배선 상에 잔류하는 포토레지스트 잔류물 및 폴리머를 애싱, 세정 공정으로 제거하는 전술한 종래 방식과는 달리, 금속 배선을 형성한 후에 발생하는 잔류물에 대해 기 설정된 조건 하에서의 플라즈마 처리를 먼저 수행하고, 이후에 DI를 이용한 세정과 애싱 처리를 행함으로써, 금속 배선을 형성할 때 발생한 포토레지스트 잔류물과 폴리머를 확실하게 제거할 수 있으며, 이를 통해 반도체 소자의 신뢰도 및 생산성 증진을 실현할 수 있다.

Claims (7)

1. 반도체 소자에 형성된 금속 배선을 후처리하는 방법으로서,

   임의의 패턴을 갖는 포토레지스트 패턴을 식각 장벽층으로 하는 식각 공정을 통해 반도체 기판상에 형성된 금속 물질을 선택적으로 제거함으로써 금속 배선을 형성하는 과정과,

   상기 포토레지스트 패턴을 스트리핑하는 과정과,

   상기 반도체 기판을 온도가 0℃인 임의의 공정 조건에서 플라즈마 처리하는 과정과,

   상기 플라즈마 처리된 반도체 기판을 세정하는 과정과,

   상기 세정된 반도체 기판을 애싱하는 과정

   을 포함하는 반도체 소자의 금속 배선 후처리 방법.
2. 제 1 항에 있어서,

   상기 플라즈마 처리는, O2 및 N2 가스 분위기에서 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 후처리 방법.
3. 제 2 항에 있어서,

   상기 O2 가스와 N2 가스는, 10:1의 비율로 적용되는 것을 특징으로 하는 반도체 소자의 금속 배선 후처리 방법.
4. 제 2 항에 있어서,

   상기 플라즈마 처리는, 다른 전력 조건을 갖는 스텝 1 및 스텝 2로 구분되어 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 후처리 방법.
5. 제 4 항에 있어서,

   상기 스텝 1 및 스텝 2의 공정 조건은, 다음과 같은 것을 특징으로 하는 반도체 소자의 금속 배선 후처리 방법.

   스텝 1 : 2.5T/0W/5000sccm O2/500sccm N2/30second

   스텝 2 : 2.5T/3000W/5000sccm O2/500sccm N2/30second
6. 제 1 항에 있어서,

   상기 후처리 방법은, 상기 세정 및 애싱 과정을 반복 수행하는 과정을 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 후처리 방법.
7. 제 1 항 또는 제 6 항에 있어서,

   상기 세정은, DI 만을 이용하는 스핀 방식으로 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 후처리 방법.

Images