JP5702173B2 - 半導体装置の製造方法および多孔質絶縁層の改質方法 - Google Patents

半導体装置の製造方法および多孔質絶縁層の改質方法 Download PDF

Info

Publication number
JP5702173B2
JP5702173B2 JP2011018630A JP2011018630A JP5702173B2 JP 5702173 B2 JP5702173 B2 JP 5702173B2 JP 2011018630 A JP2011018630 A JP 2011018630A JP 2011018630 A JP2011018630 A JP 2011018630A JP 5702173 B2 JP5702173 B2 JP 5702173B2
Authority
JP
Japan
Prior art keywords
insulating layer
porous insulating
layer
porous
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011018630A
Other languages
English (en)
Other versions
JP2012160549A (ja
Inventor
真一 隣
真一 隣
真吾 袖澤
真吾 袖澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Carlit Holdings Co Ltd
Original Assignee
Renesas Electronics Corp
Carlit Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp, Carlit Holdings Co Ltd filed Critical Renesas Electronics Corp
Priority to JP2011018630A priority Critical patent/JP5702173B2/ja
Publication of JP2012160549A publication Critical patent/JP2012160549A/ja
Application granted granted Critical
Publication of JP5702173B2 publication Critical patent/JP5702173B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置の製造方法および多孔質層の改質方法に関する。
微細化と高速化が進む昨今の半導体装置においては、配線の寄生抵抗や寄生容量による信号遅延が深刻になっている。このため、層間絶縁膜として、空孔率を高くして誘電率を低くしている多孔質材を用いることが一般的になっている。こうした層間絶縁膜として用いる多孔質材について、様々な改質の検討が行われている。
例えば、特許文献1においては、疎水性と機械強度とを向上させる改質の目的で、細孔内部にシラノール基が多く存在している多孔質体に対して、シロキサン類を含むガスを処理すると記載されている(段落0130)。これにより、多孔質体の表面で、シラノール基とシロキサン類との重合反応が起こるので、表面が疎水性官能基をもつシロキサン類の薄膜で被膜されるため、上記目的を達成できると記載されている(段落0145)。
また、特許文献2及び3においては、多孔質体の外部から内部に連続している、表面における細孔を塞ぐバリヤ層を形成することにより、配線材料やバリヤメタル材料などが、かかる細孔を介して多孔質体の内部に充填されることを防ぐように改質することを目的としている。特許文献2においては、カップリング剤およびクロスリング剤を架橋させるクロスリンク剤を含むガスを多孔質体に処理することにより、多孔質体の表面の細孔内部にカップリング剤を結合させ、このカップリング剤をクロスリング剤で結合している。こうして細孔内部にカップリング剤を充填して、表面における細孔を塞ぐバリヤ層を形成していることが記載されている(カラム4の行21〜46)。また、特許文献3においても、ポリマー化合物を含む液体を多孔質体の表面に処理することにより、ポリマー化合物を細孔内部に結合するようにして充填している。このようにして、多孔質体の表面における細孔を塞ぐポリマー層を形成していることが記載されている(図4A、図6)。
特開2004−292304号公報 米国特許公報第7,560,165号 米国特許公報第7,442,756号
しかし、特許文献1から3等の従来の多孔質体の改質手段においては、誘電率が上昇して膜特性が変動してしまう点で、改善の余地があった。
例えば、特許文献1および2においては、改質剤としてガスを用いているので、ガスが多孔質体の内部まで導入される。その結果として、表面とともに内部においても重合反応が起こり、多孔質体の内部において多孔質体の誘電率が上昇することがありえる。また、特許文献3においては、改質剤として液体を用いているものの、液体中のポリマー化合物が細孔内部と結合するので、その内部に充填されることになる。その結果、多孔質体の表面において、その誘電率が上昇することがありえる。
本発明によれば、
基板上に、表面にSiH基を有する多孔質層を形成する工程と、
SiH基をSiOH基に酸化させ、かつ前記多孔質層のSi原子と結合を形成しない改質物質を含む液体を前記多孔質層の前記表面に接触させる工程と、を含む、半導体装置の製造方法が提供される。
本発明者が検討したところ、改質物質として、液体を用いること、および改質物質が多孔質層のSi原子と結合を形成しないものを用いることが好適であると考えた。
すなわち、表面張力によりガスと比較して多孔質層の内部に浸入しにくい液体を用いているので、改質される多孔質層の表層領域を薄くできる。また、多孔質層のSi原子と結合を形成しない改質物質を用いることにより、多孔質層の細孔内部に改質物質が充填されて細孔を塞ぐこともない。
したがって、本発明によれば、従来の改質手段と比較して、多孔質層の表面における細孔内部の表面のみを改質することができるので、多孔質層の内部および表面において、その誘電率の上昇を抑制することができる。
また、本発明によれば、
表面にSiH基を有する多孔質層を用意する工程と、
SiH基をSiOH基に酸化させ、かつ前記多孔質層のSi原子と結合を形成しない改質物質を含む液体を前記多孔質層の前記表面に接触させる工程と、を含む、多孔質層の改質方法が提供される。
本発明によれば、誘電率の上昇が抑制しつつも多孔質層の表面を改質できる半導体装置の製造方法および多孔質層の改質方法が提供される。
第1の実施の形態に係る半導体装置の構成を示す断面図である。 第1の実施の形態における半導体装置の製造手順を示す工程断面図である。 第1の実施の形態における半導体装置の製造手順を示す工程断面図である。 第1の実施の形態における半導体装置の製造手順を示す工程断面図である。 第1の実施の形態における半導体装置の製造手順を示す工程断面図である。 第2の実施の形態に係る半導体装置の構成を示す断面図である。 第2の実施の形態における半導体装置の製造手順を示す工程断面図である。 第2の実施の形態における半導体装置の製造手順を示す工程断面図である。 第1の実施の形態における改質層と特許文献3の改質層と構造の概要を比較した図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第1の実施の形態)
図1は、第1の実施形態に係る半導体装置の構成を示す断面図である。
本実施の形態の半導体装置100は、シリコンにより構成された半導体基板102を有し、この半導体基板102には、図示は省略するがトランジスタ等の能動素子と、容量、抵抗などの受動素子と、が形成されている。これら素子等の上には、ダマシン配線を有する多層配線構造が構成されている。この多層配線構造は、下層配線層140および上層配線層142で構成されている。本書では、一例として、2層の配線構造を示すが、配線層の総数を3以上としてもよい。また、半導体基板102は、シリコン基板に限定されず、ガラス基板などの各種の材料を用いることができる。
下層配線層140は、多孔質絶縁層104と、多孔質絶縁層104に設けられた凹部内に埋め込まれたバリヤメタル層108および金属膜106(配線)と、少なくともバリヤメタル層108と接する部分における多孔質絶縁層104表面に設けられた改質層110とを備える。多孔質絶縁層104の面内には複数の凹部内に埋め込まれた配線が設けられている。これらの配線の表面上を覆うようにキャップ層112が設けられている。
また、上層配線層142は、多孔質絶縁層114と、多孔質絶縁層114に設けられた凹部116および凹部118に埋め込まれたバリヤメタル層128および金属膜130と、少なくともバリヤメタル層128と接する部分における多孔質絶縁層114表面に設けられた改質層126とを備える。凹部116に埋め込まれた金属膜130によりダマシン配線が形成されており、金属膜130と金属膜106とはバリヤメタル層128を介して電気的に接続されている。また、凹部118に埋め込まれた金属膜130により配線が形成されており、不図示のビアを介して下層の配線に電気的に接続されている。これらの配線の上面はキャップ層132により覆われている。
また、図1に示すように、多孔質絶縁層114の主面120および主面122には、表面から内部に向かって極薄領域に改質層126が設けられている。これらの主面120および主面122は、少なくとも凹部116および凹部118の側壁および底面に相当する。ただし、製法を適切に選択することにより、主面120および主面122は、これらの凹部の外側の多孔質絶縁層114の表面を含めてもよい。
本実施の形態において、改質層126は、特許文献1および特許文献2に記載の従来のガスを用いた改質手法と比較して、非常に極薄な領域に形成されている(改質層が極薄領域となる詳細については、製造方法の説明にて後述する)。このため、本実施の形態においては、多孔質絶縁層114の誘電率の低下が抑制された構造となる。
また、図9は、本実施の形態の改質層126の構造と、特許文献3の改質層の構造とを比較した図である。図9(a)に示すように、本実施の形態においては、改質層126は、多孔質絶縁層114の表層における細孔138の内壁に沿って形成されている(改質層が細孔内壁に形成される詳細については、製造方法の説明にて後述する)。一方で、図9(b)に示すように、特許文献3においては、多孔質体10の表層における細孔12の内部全体が、ポリマーからなる充填層14により埋め込まれている。このため、本実施の形態においては、改質層126において、その細孔138が充填されていないので、特許文献3の充填された場合と比較して、細孔の体積空孔率の減少が抑制されて、多孔質絶縁層114の誘電率の低下が抑制された構造となる。
一方で、図9(a)に示すように、外部と細孔138と連通する開口部の周囲に改質層126が設けられている。このため、開口部の孔径が小さく形成されている。このため、多孔質絶縁層114の表面における表面粗さが低減されて、多孔質絶縁層114上に設けられるバリヤメタル層128などの金属層との密着性が向上する。
したがって、本実施の形態においては、多孔質絶縁層114の誘電率の低減が抑制されつつも、多孔質絶縁層114の表面が改質されて信頼性に優れた半導体装置100が得られる。
また、本実施の形態において、改質層126と改質層110とが同種の組成で構成されていてもよく、異種の組成で構成されていてもよい。また、改質層は全層に無くてもよいが、とくに、空孔密度の高い絶縁層(層間絶縁膜)に改質層が形成されていることが好ましい。平面視において、凹部116などの凹部(配線溝)の外側の領域において、多孔質絶縁層114の表層に改質層126が設けられていると、キャップ層132との密着性も向上する点で好ましい。ただし、不図示のハードマスクを多孔質絶縁層114上に設けることにより、かかる外側の領域に改質層126を形成しなくてもよい。
次に、第1の実施の形態の半導体装置100の製造方法について説明する。図2〜5は、この半導体装置100の製造手順を示す工程断面図である。
本実施の形態の製造方法は、基板(半導体基板102)上に、表面にSiH基を有する多孔質層(多孔質絶縁層114)を形成する工程と、SiH基をSiOH基に酸化させ、かつ多孔質絶縁層114のSi原子と結合を形成しない改質物質を含む液体を多孔質絶縁層114の表面(主面120または主面122)に接触させる工程と、を含むものである。
また、本実施の形態の製造方法は、接触させる上記工程前に、多孔質絶縁層114に対して疎水処理を実施する工程を実行する。また、本実施の形態の製造方法は、接触させる上記工程後に、有機ケイ素化合物を多孔質絶縁層114に処理する工程を実行する。
以下、本実施の形態の製造工程について説明する。
まず、図2(a)に示すように、半導体基板102(シリコン基板)上に下層配線層140を形成する。下層配線層140は、多孔質絶縁層104、金属配線(バリヤメタル層108に側壁および底面が覆われた金属膜106)、及び改質層110を有する。多孔質絶縁層104は層間絶縁膜として機能する。金属配線(バリヤメタル層108に側壁および底面が覆われた金属膜106)は、多孔質絶縁層104に設けられた凹部に埋め込まれている。改質層110は、バリヤメタル層108と多孔質絶縁層104との間に形成されている。キャップ層112は金属配線上に形成されている。この下層配線層140は、後述する上層配線層142と同様のプロセスの手順に準じて形成できる。なお、図では省略しているが、半導体基板102上にはトランジスタ等の素子が形成され、さらにその上に層間膜や素子間をつなぐ配線層が形成されていてもよい。
続いて、この下層配線層140上に上層配線層142を形成するプロセスについて説明する。
図2(b)に示すように、キャップ層112上に多孔質絶縁層114を形成する。こうした多孔質絶縁層114としては、例えば、ポーラスSiOC、ポーラスSiOCH、及びポーラスSiOのうちの少なくとも何れかを主成分として含むものとして構成されているものが好ましい。こうした多孔質絶縁層114としては、独立空孔を有してもよいが、連続空孔を有してもよい。また、多孔質絶縁層114の誘電率としては、とくに限定されないが、3.0以下が好ましく、2.5以下がより好ましい。また、多孔質絶縁層114の体積空孔率は、特に限定されないが、30%以上が好ましく、50%以上がより好ましい。たとえば、多孔質絶縁層114は、連続空孔を有しており、かつ体積空孔率が30%以上のものでもよい。なお、多孔質絶縁膜の体積空孔率は、リガク社製、SWXDシリーズX線回折装置を用いて、X線小角散乱角をあらかじめ空孔率が分かっている膜の散乱角と比較する方法で得ることができる。
これらのポーラスSiOC、ポーラスSiOCH、及びポーラスSiOで得られる膜としては、CVD(Chemical Vapor Deposition)により成膜してもよいし、スピン塗布法で成膜してもよい。また、紫外線照射の有無により、多孔質絶縁層114の体積空孔率を小さくなるように制御してもよい。
本実施の形態では、多孔質絶縁層114として、ポーラスSiOを主成分として含むものである場合について説明する。このポーラスSiOの成膜は、例えば、シリカオリゴマーを含む薬液を回転塗布法で成膜した後、350℃以上450℃以下で焼成することにより行うことができる。
なお、ポーラスSiOCH(ポーラスSi)またはポーラスSiOC(ポーラスSi)の成膜は、例えば、シロキサンを含むオリゴマー、あたはメチルシランを含む原料ガスを用いるプラズマCVD法により行うことができる。シロキサンを含むオリゴマーの例としては、例えば、TMCTS(1,3,5,7−Tetra−Methyl−Cyclo−Tetra−Siloxane)が挙げられ、メチルシランの例としては、例えば、3MS(Tri−Methyl−Silane)、4MS(Tetra−Methyl−Silane)が挙げられる。また、ポーラスSiOCHは、例えば、シロキサンオリゴマーと界面活性剤とを混合した薬液を塗布して、加熱、乾燥して形成することにより得られる。
引き続き、図2(c)に示すように、フォトリソグラフィー工程及びプラズマエッチングにより、凹部116および凹部118を形成する。このとき、凹部116のビアホールの底が、キャップ層112に達し、かつ、金属膜106までは達しないようにする。なお、プラズマエッチングのエッチャントとしては、例えば、CF等のフッ化ガスを含む混合ガスを用いることができる。
続いて、同図に示すように、多孔質絶縁層114に対してシリル化処理を行う。これにより、この多孔質絶縁層114は、少なくとも表面(キャップ層112と接する面と反対の面)にSiH基を有することになる。
このシリル化処理としては、シリル化ガスを含む雰囲気中でアニール処理を行い、多孔質絶縁層114をシリル化することが好ましい。シリル化ガスは、例えば、ヘキサメチルジシラザン、テトラメチルシクロテトラシロキサン、及びトリメチルシリルジメチルアミンから選択されたガス、または選択されたガスと窒素ガスまたは希ガスとの混合ガスが用いられる。ヘキサメチルジシラザン、テトラメチルシクロテトラシロキサン、及びトリメチルシリルジメチルアミンは、単体の蒸気であることがより好ましい。こうしたシリル化処理を行うことによって、ポーラスSiO膜にメチル基を付着させる。すなわち、このシリル化処理によって、空孔の内周と、ポーラスSiO膜の表面と、のうちの少なくとも何れか一方にメチル基を付着させることができる。これにより、多孔質絶縁層114の表面にSiH基を形成するとともに、その内部をメチル基により疎水化することができる。
また、多孔質絶縁層114に対して、別途アニール処理を実行してもよい。アニール処理の条件としては、半導体基板102の温度を300℃以上400℃以下にすることが好ましい。これにより、多孔質絶縁層114を構成する有機化合物の官能基をシリル化しやすくなる。
また、多孔質絶縁層114の表面に対してプラズマ処理を行い、多孔質絶縁層114中の水分を脱離する工程を実行してもよい。これにより、多孔質絶縁層114の内部をより疎水化することができる。プラズマ処理は、例えば、窒素、ヘリウム、及び水素から選択された少なくとも1種以上を含むプラズマガスが用いられる。
ここで、本実施の形態において、疎水化処理とは、多孔質絶縁層114の内部および表面を疎水化するプロセスを意味しており、具体的には、上記のような、シリル化処理、プラズマ処理、アニール処理を指す。これらの処理においては、水を含まない雰囲気下で行うことが好ましい。これにより、多孔質絶縁層114の内部の親水性を示すシラノール基を除去することが可能となる。
引き続き、図3(a)に示すように、こうしてSiH基が形成された多孔質絶縁層114の表面に対して、改質物質を含む液体を接触させる。これにより、多孔質絶縁層114の表面に改質層124を形成する。この改質物質は、SiH基をSiOH基に酸化させる還元剤であり、かつ多孔質絶縁層114を構成するSi原子と結合を形成しないものである。本書では、Si原子と結合を形成しないとは、Si−0結合を形成しないという意味である。
こうした改質物質を含む液体は、表面張力が働くことにより、ガスと比較して、多孔質絶縁層114の細孔内部に浸入しにくいので、多孔質絶縁層114の表面の改質領域を薄くすることが可能となる(すなわち、改質層124の層厚を薄くすることができる)。また、改質物質を含む液体の粘度は、特に限定されないが、好ましくは0.05mPa・s以上50mPa・s以下であり、より好ましくは0.1mPa・s以上10mPa・s以下とすることが可能である(粘度は、市販の粘度計を用いて測定する。)。改質物質を含む液体は所定の粘度を有しているので、多孔質絶縁層114の内部に浸入しにくくなる。このため、多孔質絶縁層114の表面の改質領域を薄くすることが可能となる。また、液体の溶媒として、例えば、親水性である水を用い、かつ、前述の工程において、多孔質絶縁層114の内部を疎水化処理することにより、多孔質絶縁層114の内部における液体に対する濡れ性を低くしてもよい。この手法により、一層、多孔質絶縁層114の表面の改質領域を薄くすることが可能となる。このほか、多孔質絶縁層114と液体との接触時間を短くしたり、スピンコート法を用いて自重により液浸することを低減する手法などを用いることにより、改質領域を薄くしてもよい。
本実施の形態において、こうした手法により、改質層124の形成領域を、従来のガスを用いた改質手法と比較して、非常に極薄な領域に改質層124を形成することができる。
また、実施の形態において、改質物質は、多孔質絶縁層114を構成するSi原子と結合を形成しないものである。このため、改質物質は、多孔質絶縁層114の細孔内部の内壁表面のSiH基をSiOH基に改質したのち、容易に、かかる細孔内部から排出される。このため、多孔質絶縁層114の表面における細孔内部においても、改質物質が充填されて、細孔の体積空孔率が低減することを抑制できる。また、製法を適切に選択することにより、多孔質絶縁層114としては、連続空孔を有しており、かつ体積空孔率が30%以上のものでも、細孔の体積空孔率が低減することを抑制できる。
これに対して、特許文献3においては、多孔質体を構成するSi原子と結合するポリマーを含む液体を処理している。こうしたポリマーは多孔質体の細孔内部の内壁表面に結合するので、かかる細孔内部はポリマーで充填される。その結果、多孔質体の表面における細孔内部において、ポリマーが充填されて、細孔の体積空孔率が低減していた。特に、多孔質体が、連続空孔を有しており、かつ体積空孔率が30%以上のものである場合には、顕著に細孔の体積空孔率が低減していた。
このように、本実施の形態の改質処理においては、改質物質が細孔内部に浸入しにくく、かつ、その細孔内部に取り残されないで、細孔内部の表面のSiH基をSiOH基に改質することができる。言い換えると、こうした改質処理を行うことにより、シリル化処理された時点に対して、空孔の密度をほとんど低下させずに、多孔質絶縁層114の表面近傍のみを疎水性から親水性に改質できる。SiH基がSiOH基に改質していることは、純水の接触角が所定値以上であることを検出する簡便な手法や、または、SiH基およびSiOH基の赤外線吸収ピークを解析することにより、検出する手法が用いられる。
ここで、本実施の形態に用いる改質物質としては、有機アミン類が好ましい。この有機アミン類としては、下記の一般式(1)または(3)で表される。
Figure 0005702173
(一般式(1)中、R、R、Rは、同一または異なってもよく、水素原子または炭素数が1から20の炭化水素基であり、これらはヘテロ原子を有してもよい。)
Figure 0005702173
(一般式(3)中、Rは炭素数4から20の炭化水素基であり、Rは、水素原子または炭素数が1から16の炭化水素基であり、これらはヘテロ原子を有してもよい。)
有機アミン類の例示としては、特に限定されないが、トリエチルアミン、トリプロピルアミン、トリブチルアミンが挙げられる。この中でも、処理温度における粘度の点で扱いやすいトリエチルアミンが好ましい。
また、上記一般式(1)で表される化合物としては、特に限定されないが、例えば、トリエチルアミン、トリブチルアミン、ジイソプロピルエチルアミン、及びトリイソオクチルアミンなどが挙げられる
次に、配線溝(凹部116および凹部118)が形成された多孔質絶縁層114を洗浄する。洗浄としては、例えば、アルコールを用いる。こうした洗浄液を、多孔質絶縁層114上にスピンコートした後、加熱処理を行ってもよい。
また、本実施の形態において、多孔質絶縁層114の表面においては、親水性の改質層124が形成されているので、金属膜や他の絶縁部材との密着性が向上している。このため、改質層124上に直接金属膜等を形成してもよいが、本実施の形態では、この改質層124に存在するSiOH基を、有機ケイ素化合物と反応させる基体として利用することができる。
すなわち、図3(b)に示すように、改質物質を含む液体を接触させた後、有機ケイ素化合物を多孔質絶縁層114に処理する工程を実行する。この有機ケイ素化合物はガス雰囲気下で処理してもよく、液相下で処理してもよい。有機ケイ素化合物を含むガスを多孔質絶縁層114の内部まで導入したとしても、前述の処理により、多孔質絶縁層114の内部の細孔にはSiOH基がほとんど無いので、内部では重合は進行しない。このため、多孔質絶縁層114の体積空孔率が低下することはないので、低誘電率性は損なわれない。一方、多孔質絶縁層114の加工表面にはSiH基から変化したSiOH基が存在する。有機ケイ素化合物は、SiOH基と反応し、多孔質絶縁層114の加工表面に薄いシロキサンポリマー膜(改質層126)を形成する。この結果、多孔質絶縁膜の加工表面の荒れを改善できる。
ここで、図9(a)に示すように、改質層126は、多孔質絶縁層114の表面における細孔の内壁に沿って、言い換えると、改質層124のSiOH基に沿って、形成される。このため、かかる細孔の開口部の周囲にも改質層126が形成される結果、開口径が小さくなり、多孔質絶縁層114の加工面における荒さが低減する。これにより、配線溝の加工面である主面120および主面122の表面荒さが低減されて、主面120および主面122上に形成されるバリヤメタル層128との密着性が向上する。
この際、改質層126は、細孔138の内壁に沿って形成される。このため、多孔質絶縁層114の表面における細孔138においても、その内部が改質層126で充填されない程度に、多孔質絶縁層114の体積空孔率の低減を抑制することができる。
したがって、本実施の形態によれば、前述の通り、多孔質絶縁層114の表面における極薄領域のみを改質できる。ここで、改質としては、その表面を親水性に変化させること(SiH基をSiOH基に変化させること)や、こうして形成されたSiOH基を基体として利用して有機シリカ化合物を重合反応させることを意味する。このため、多孔質絶縁層114の誘電率の上昇を抑制しつつも、多孔質絶縁層114と金属膜等のその他の膜との密着性を向上させることができる。したがって、高速かつ信頼性に優れた半導体装置が得られる。
ここで、本実施の形態に用いる有機ケイ素化合物としては、テトラメチルシクロテトラシロキサン(TMCTS)、ヘキサメチルシラザン(HMDS)、トリメチルクロロシラン(TMCS)等が挙げられる。
続いて、図4(a)に示すように、改質層126は、多孔質絶縁層114の主面120および主面122、言い換えると、少なくとも凹部116および凹部118の側壁および底面に形成されている。こうした改質層126が設けられている多孔質絶縁層114の表面上および、凹部116および凹部118の内壁上に、例えば、スパッタ法を用いてバリヤメタル層128を堆積させる。引き続いて、図4(b)に示すように、めっき法を用いて凹部116および凹部118の内部に金属膜130を埋設する。本実施の形態では、金属膜130として、銅を用いるが、その他、アルミニウムやタングステンを用いてもよい。
続いて、図5(a)に示すように、CMP法により、バリヤメタル層128及び金属膜130を選択的に除去して、銅ダマシン配線を形成する。続いて、図5(b)に示すように、露出している多孔質絶縁層126および金属膜130の表面に、キャップ層132を成膜する。キャップ層132の形成方法としては、例えば、プラズマCVD法を用いることができる。
キャップ層132は、金属膜130に含まれるCuの酸化や絶縁膜中へのCuの拡散を防ぐ機能、および加工時にエッチングストップ層としての役割を有する。多孔質絶縁層114の誘電率を低くすることで、配線信号伝達遅延が改善できる。キャップ層132は、バリア絶縁膜としても機能する。キャップ層132としては、SiN、SiC、SiCNおよびCu拡散バリア性を有する有機シロキサン膜等を用いることができる。また、キャップ層132は、不飽和炭化水素とアモルファスカーボンを有する膜、またはSiN膜、SiCN膜、およびSiC膜のうち少なくとも一つを用いた膜と不飽和炭化水素およびアモルファスカーボンを有する膜との積層膜であってもよい。キャップ層132は、これらの膜を2種類以上積層してもよい。
本実施の形態では、図2(b)〜図5(b)で示された工程を繰り返すことで、多層配線構造を形成することができる。また、本実施の形態では、配線溝と配線孔を同時に形成するデュアルダマシン法を用いて説明したが、シングルダマシン法を用いた配線形成であってもよい。
以上により、図1に示すような半導体装置100が得られる。
(第2の実施の形態)
図6は、第2の実施の形態に係る半導体装置の構成を示す断面図である。
第2実施の形態の半導体装置101は、上層配線層142が、多孔質絶縁層114および絶縁層134の2層で構成されている点、これらの層の間に改質層124が形成されている点が、第1の実施の形態と異なる。すなわち、多孔質絶縁層114の表面に改質層124が形成されている。この改質層124の主面136上に接するように絶縁層134が形成されている。
多孔質絶縁層114は、第1の実施の形態のものと同様の低誘電率絶縁層を用いてもよいが、第2の実施の形態では、SiH基を含有する化合物を用いて形成された、Si、O、CおよびHを主成分とする多孔質層を用いる。こうした多孔質層を構成するSiH基を含有する化合物としては、例えば、ハイドロシルセスキオキサン、メチルシルセスキオキサンなどを含む原料を熱重合やプラズマ重合してできた化合物が挙げられる。
一方、絶縁層134としては、低誘電率のものであれば、特に限定されないが、多孔質絶縁層114と同種の材料で構成されていることが好ましく、かつ、空孔が形成されていないものが好ましい。この絶縁層134の誘電率としては、例えば、3.5以下が好ましく、3.2以下がより好ましい。
多孔質絶縁層114と絶縁層134との間に、親水性のSiOH基を有する改質層124が形成されている。一方、改質層124の主面136と接する絶縁層134の一面には、SiH基が存在している。このため、これらの基の相互作用により、多孔質絶縁層114と絶縁層134との密着性が向上する。このため、これらの2層に凹部116や凹部118を形成する際に、膜剥離が生じることを抑制することができる。また、密着性が向上しているので、多孔質絶縁層114と絶縁層134との間にボイドが発生して、ここから湿気などが配線に浸入することを防止することもできる。こうした利点により、信頼性に優れた半導体装置101が得られる。
次に、第2の実施の形態の半導体装置101の製造方法について説明する。図7および8は、この半導体装置101の製造手順を示す工程断面図である。また、第1の実施の形態の製造方法と、異なる点を中心に説明する。
まず、図7(a)に示すように、第1の実施の形態と同様にして、キャップ層112上に多孔質絶縁層114を形成する。この多孔質絶縁層114は、一般的な多孔質層をシリル化したものを用いてもよいが、本実施の形態では、SiH基を含有する化合物を用いて形成された低誘電率多孔質層を用いる。
続いて、図7(b)に示すように、多孔質絶縁層114の表面に対して、加工前(配線溝を形成する前)に、前述の改質物質を含む液体を処理する。これにより、多孔質絶縁層114の表面のみに改質層124が形成される。図8(a)に示すように、この改質層124の主面136上に絶縁層134を形成する。引き続いて、図8(b)に示すように、絶縁層134を貫通して多孔質絶縁層114に達する凹部116および凹部118を形成する。以後の工程は、第1の実施の形態の図4(a)から図5(b)と同様にして、第2の実施の形態の半導体装置101が得られる。
従来の改質処理においては、細孔内部に改質物質を結合せずに、多孔質体の表面における細孔を疎水性から親水性に改質する手法は実現されていなかった。
これに対して、第2の実施の形態においては、表面張力によりガスと比較して多孔質層の内部に浸入しにくい液体を用いているので、改質される多孔質層の表層領域を薄くできる。また、多孔質層のSi原子と結合を形成しない改質物質を用いることにより、多孔質層の細孔内部に改質物質が充填されて細孔を塞ぐこともない。したがって、第2の実施の形態によれば、従来の改質手段と比較して、多孔質層の表面における細孔内部の表面のみを改質することができるので、多孔質層の内部および表面において、その誘電率の上昇を抑制することができる。これにより、高速化かつ信頼性に優れた半導体装置が得られる。また、第2の実施の形態においても、第1の実施の形態と同様の効果が得られる。
こうした本実施の形態の製造方法における多孔質層の改質方法は、半導体装置の製造方法に限られずに、各種の用途に利用することができる。
(実施例1)
以下実施例により本発明を具体的に説明するが、本発明はこれに限定されるものではない。
まず、シリコン基板上にCVD法によりSiOを主成分とした空孔率50%で誘電率が2.1の多孔質絶縁膜を形成した。この多孔質絶縁膜にフッ化ガスを用いてプラズマエッチングすることにより、溝パターンを形成した。さらに、減圧炉を用い、350℃に加熱したヘキサメチルジシラザン蒸気(化学式:C19NSiと窒素ガスとの混合ガスに90分間さらした。処理中の全圧力は30kPaのうち、ヘキサメチルジシラザン蒸気の分圧は0.3kPaとした。溝パターン底部に相当するSiO膜表面の純水接触角を測定したところ92度と疎水性を示し、基板表面には親水基であるSiOHが無い状態であることを確認した。大日本スクリーン製スピン処理装置(SR3000)を用い溝パターンした基板に40℃に加熱したトリエチルアミン(化学式:C15N)を毎分500cc滴下し毎分100回転にて1分処理した。次に室温のイソプロピルアルコールを毎分500cc滴下し毎分100回転にて1分間リンス処理し、基板上のトリエチルアミンを除去し基板を乾燥した。このときの純水接触角は78度であった。基板表面に親水基SiOHが発生し、親水性の傾向が現れたものと推定される。絶縁膜の赤外線吸収ピークを解析したところ、上記した処理前後で絶縁膜のSiHが減少し、SiOHが増加した。シリコンメチル基Si−(CH)nの吸収ピークは変化無かった。比較のため溝パターン底部に相当する絶縁膜表面を室温の30%の過酸化水素水を用いてスピン処理し、室温の純水でリンス処理した基板の純水接触角を測定したところ処理前と比較して、2から4度程度の角度の減少が見られるものの顕著な親水化は見られなかった。このことから、有機基を有するトリエチルアミンで処理すると、有機基を有しない過酸化水素水と比較して、疎水性基板との濡れ性が良いため疎水性を与える基の一つであるSiHをSiOHに変化させる反応が進行したものと考えられる。また、疎水性を与えるもうひとつの基のであるシリコンメチル基Si−(CH)nに変化はみられないことから、多孔質絶縁膜の特性として必要な程度の疎水性は処理後も確保されているといえる。次に、基板を減圧炉に入れ350℃に加熱した1,3,5,7テトラメチルシクロテトラシロキサン蒸気(化学式:[OSi(CH)H]と窒素ガスとの混合ガスに90分間さらした。処理中の全圧力は30kPaのうち、1,3,5,7テトラメチルシクロテトラシロキサン蒸気の分圧は0.3kPaとした。バリア金属として窒化タンタル膜、タンタル膜と銅電界めっき時の給電用の銅膜をスパッタ装置にて引き続いて付け、銅めっき装置にて基板の溝を銅で埋めた。絶縁膜上部の金属を化学的機械的研磨(CMP)法によって除去することにより、溝やホールに銅がバリア金属に包まれた状態で配線を形成した。
多孔質絶縁膜の溝加工により絶縁膜の加工面は荒れる。この荒れをシロキサン系の薬剤にて埋める報告は先例にあるが、先例の方法では表面の荒れのみ作用させることは困難である。なぜなら表面の荒れと多孔質膜内部の細孔は連続しているからである。本発明では、所定の粘度を有するトリエチルアミンを適切な温度で処理することが可能であるので、多孔質膜の加工面に存在するSiHのみSiOHに改質を行うことが可能である。もちろん多孔質膜の空孔率は膜種によって異なるので、本実施例の薬液と処理温度に処理時間に限定せず最適な設定が可能である。1,3,5,7テトラメチルシクロテトラシロキサン蒸気に曝す処理において、1,3,5,7テトラメチルシクロテトラシロキサンは絶縁膜表面のSiOHと重合し膜表面を覆う作用がある。このとき1,3,5,7テトラメチルシクロテトラシロキサン蒸気は多孔質膜内部にまで浸透するものの、絶縁膜内部の細孔表面に上記の理由によりSiOHがほとんど存在しないので、重合は進行しない。従って1,3,5,7テトラメチルシクロテトラシロキサン蒸気処理を行っても、多孔質膜の空孔率が低下することはないので多孔質絶縁膜の低誘電率性を損なわない。一方、多孔質絶縁膜の加工表面にはSiHから変化したSiOHが存在する。1,3,5,7テトラメチルシクロテトラシロキサン蒸気は、SiOHと反応し、多孔質絶縁膜の加工表面に薄いシロキサンポリマー膜を形成する。この結果多孔質絶縁膜の加工表面の荒れが改善した。
(実施例2)
まず、シリコン基板上に、CVD法を用いてメチルシルセスキオキサン(化学式 SiCH)を主成分とした空孔率30%で誘電率が2.4の多孔質絶縁膜を形成した。大日本スクリーン製スピン処理装置(SR3000)を用い溝パターンした基板に60℃に加熱したトリエチルアミン(化学式C15N)を毎分500cc滴下し毎分100回転にて1分処理した。次に室温のイソプロピルアルコールを毎分500cc滴下し毎分100回転にて1分間リンス処理し、基板上のトリエチルアミンを除去し基板を乾燥した。次に、CVD法を用いて、メチルシルセスキオキサン(化学式SiCH)を主成分とし空孔のない誘電率が3.2の絶縁膜を形成した。フッ化ガスを用いたプラズマエッチングし誘電率が3.2の絶縁膜に引き続き誘電率が2.4の多孔質絶縁膜をエッチングして、溝パターン3を形成した。バリア金属として窒化タンタル膜、タンタル膜と銅電界めっき時の給電用の銅膜をスパッタ装置にて引き続いて付け、銅めっき装置にて基板の溝を銅で埋めた。絶縁膜上部の金属を化学的機械的研磨(CMP)法によって除去することにより、溝やホールに銅がバリア金属に包まれた状態で配線を形成した。
本実施例により、誘電率2.4のメチルシルシルセスキオキサンを主成分とした多孔質絶縁膜と誘電率3.2のメチルシルセスキオキサンを主成分とした多孔質絶縁膜を積層した層間絶縁膜にてダマシン多層配線が可能になった。本発明のトリエチルアミン処理を行わないものと比較し、配線間のリーク電流や耐圧の点で品質が向上した。本発明により誘電率2.4の多孔質メチルシルセスキオキサン表面のSiHを親水性のSiOHに変化させたことにより、その上層の誘電率3.2のメチルシルセスキオキサン膜との接着性が向上したものと推定される。なお、本発明のトリエチルアミン処理では多孔質メチルシルセスキオキサン膜の内部は変化しないので、上記多孔質膜の誘電率が上昇したり、リーク電流が増加したりする問題は発生しない。
なお、当然ながら、上述した実施の形態および複数の変形例は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態および変形例では、各部の構造などを具体的に説明したが、その構造などは本願発明を満足する範囲で各種に変更することができる。
10 多孔質体
12 細孔
14 充填層
100 半導体装置
101 半導体装置
102 半導体基板
104 多孔質絶縁層
106 金属膜
108 バリヤメタル層
110 改質層
112 キャップ層
114 多孔質絶縁層
116 凹部
118 凹部
120 主面
122 主面
124 改質層
126 改質層
128 バリヤメタル層
130 金属膜
132 キャップ層
134 絶縁層
136 主面
138 細孔
140 下層配線層
142 上層配線層

Claims (10)

  1. 基板上に、表面にSiH基を有する多孔質絶縁層を形成する工程と、
    SiH基をSiOH基に酸化させ、かつ前記多孔質絶縁層のSi原子と結合を形成しない改質物質を含む液体を前記多孔質絶縁層の前記表面に接触させる工程と、を含む、半導体装置の製造方法。
  2. 前記液体の粘度が、0.05mPa・s以上50mPa・s以下である、請求項1に記載の半導体装置の製造方法。
  3. 前記液体を前記多孔質絶縁層の前記表面に接触させる前記工程前に、前記多孔質絶縁層に対して疎水化処理を実施する工程を含む、請求項1または2に記載の半導体装置の製造方法。
  4. 前記液体を前記多孔質絶縁層の前記表面に接触させる前記工程後に、有機ケイ素化合物を前記多孔質絶縁層の表面に供給する工程を更に含む、請求項1から3のいずれか1項に記載の半導体装置の製造方法。
  5. 接触させる前記工程前に、前記多孔質絶縁層に凹部を形成する工程と、
    接触させる前記工程後に、前記凹部に金属材料を埋め込む工程更に含む、請求項1から4のいずれか1項に記載の半導体装置の製造方法。
  6. 接触させる前記工程後に、前記多孔質絶縁層上に、SiH基を表面に有する絶縁層を形成する工程を更に含む、請求項1から3のいずれか1項に記載の半導体装置の製造方法。
  7. 前記絶縁層を貫通して前記多孔質絶縁層に到達する凹部を形成し、前記凹部に金属材料を埋め込む工程を含む、請求項6に記載の半導体装置の製造方法。
  8. 前記改質物質が下記一般式(1)で表される、請求項1から7のいずれか1項に記載の半導体装置の製造方法。
    Figure 0005702173
    (一般式(1)中、R、R、Rは、同一または異なってもよく、水素原子または炭素数が1から20の炭化水素基であり、これらはヘテロ原子を有してもよい。)
  9. 前記改質物質が下記一般式(3)で表される、請求項1から7のいずれか1項に記載の半導体装置の製造方法。
    Figure 0005702173
    (一般式(3)中、Rは炭素数4から20の炭化水素基であり、Rは、水素原子または炭素数が1から16の炭化水素基であり、これらはヘテロ原子を有してもよい。)
  10. 表面にSiH基を有する多孔質絶縁層を用意する工程と、
    SiH基をSiOH基に酸化させ、かつ前記多孔質絶縁層のSi原子と結合を形成しない改質物質を含む液体を前記多孔質絶縁層の前記表面に接触させる工程と、を含む、多孔質絶縁層の改質方法。
JP2011018630A 2011-01-31 2011-01-31 半導体装置の製造方法および多孔質絶縁層の改質方法 Active JP5702173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011018630A JP5702173B2 (ja) 2011-01-31 2011-01-31 半導体装置の製造方法および多孔質絶縁層の改質方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011018630A JP5702173B2 (ja) 2011-01-31 2011-01-31 半導体装置の製造方法および多孔質絶縁層の改質方法

Publications (2)

Publication Number Publication Date
JP2012160549A JP2012160549A (ja) 2012-08-23
JP5702173B2 true JP5702173B2 (ja) 2015-04-15

Family

ID=46846056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011018630A Active JP5702173B2 (ja) 2011-01-31 2011-01-31 半導体装置の製造方法および多孔質絶縁層の改質方法

Country Status (1)

Country Link
JP (1) JP5702173B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508545B2 (en) * 2015-02-09 2016-11-29 Applied Materials, Inc. Selectively lateral growth of silicon oxide thin film
JP7391741B2 (ja) 2020-03-23 2023-12-05 株式会社東芝 構造体

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3229294B2 (ja) * 1999-06-04 2001-11-19 キヤノン販売株式会社 被成膜面の改質方法及び半導体装置の製造方法
JP4982012B2 (ja) * 2001-02-22 2012-07-25 株式会社アルバック 疎水性多孔質sog膜の作製方法
JP3974023B2 (ja) * 2002-06-27 2007-09-12 富士通株式会社 半導体装置の製造方法
JP2004128375A (ja) * 2002-10-07 2004-04-22 Ulvac Japan Ltd 表面被覆層の形成方法及び疎水性多孔質シリカ膜の多層構造
JP2006156519A (ja) * 2004-11-26 2006-06-15 Renesas Technology Corp 半導体装置の製造方法
JP2006186331A (ja) * 2004-11-30 2006-07-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007201296A (ja) * 2006-01-27 2007-08-09 Tokyo Ohka Kogyo Co Ltd 多層スピンオンガラス膜の形成方法
JP2007214469A (ja) * 2006-02-13 2007-08-23 Japan Carlit Co Ltd:The 多孔質シリコン材料の製造方法
JP2009164198A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置の製造方法
JP5582710B2 (ja) * 2009-03-24 2014-09-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2012160549A (ja) 2012-08-23

Similar Documents

Publication Publication Date Title
US7629224B1 (en) VLSI fabrication processes for introducing pores into dielectric materials
JP3888794B2 (ja) 多孔質膜の形成方法、配線構造体及びその形成方法
JP5455626B2 (ja) ボトムアップギャップ充填のための誘電堆積プロセスとエッチバックプロセス
KR100726269B1 (ko) 실리콘계 조성물, 저유전율막, 반도체 장치 및 저유전율막의 제조 방법
JP5554951B2 (ja) 半導体装置の製造方法
JP4068072B2 (ja) 半導体装置及びその製造方法
JP4594988B2 (ja) 金属間誘電体として用いられる低k及び超低kの有機シリケート膜の疎水性の回復
JP3974023B2 (ja) 半導体装置の製造方法
JP2008529296A (ja) 半導体デバイスの製造方法
JP2008117903A (ja) 半導体装置の製造方法
JPH0846047A (ja) 多孔質表面特性を備えた多孔質誘電材料
JP5174435B2 (ja) ウェットエッチングアンダカットを最小にし且つ超低k(k<2.5)誘電体をポアシーリングする方法
US9698095B2 (en) Interconnect structure
JP5702173B2 (ja) 半導体装置の製造方法および多孔質絶縁層の改質方法
JP4198631B2 (ja) 絶縁膜形成方法及び半導体装置
JP2010287655A (ja) 半導体装置の製造方法
JP2004296476A (ja) 半導体装置の製造方法
JP2000332010A (ja) 層間絶縁膜の形成方法及び半導体装置
US8981563B2 (en) Semiconductor device and method of manufacturing the same
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
US8980740B2 (en) Barrier layer conformality in copper interconnects
JP6728252B2 (ja) 半導体装置及びその製造方法
JP4778018B2 (ja) 絶縁膜形成方法
JP2007266460A (ja) 半導体装置およびその製造方法
JP2009094123A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131023

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150219

R150 Certificate of patent or registration of utility model

Ref document number: 5702173

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350