KR100726269B1 - 실리콘계 조성물, 저유전율막, 반도체 장치 및 저유전율막의 제조 방법 - Google Patents

실리콘계 조성물, 저유전율막, 반도체 장치 및 저유전율막의 제조 방법 Download PDF

Info

Publication number
KR100726269B1
KR100726269B1 KR1020010063426A KR20010063426A KR100726269B1 KR 100726269 B1 KR100726269 B1 KR 100726269B1 KR 1020010063426 A KR1020010063426 A KR 1020010063426A KR 20010063426 A KR20010063426 A KR 20010063426A KR 100726269 B1 KR100726269 B1 KR 100726269B1
Authority
KR
South Korea
Prior art keywords
dielectric constant
silicon
low dielectric
siloxane resin
film
Prior art date
Application number
KR1020010063426A
Other languages
English (en)
Other versions
KR20020075191A (ko
Inventor
나카타요시히로
스즈키가츠미
스기우라이와오
야노에이
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20020075191A publication Critical patent/KR20020075191A/ko
Application granted granted Critical
Publication of KR100726269B1 publication Critical patent/KR100726269B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/14—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/46—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes silicones
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/249969—Of silicon-containing material [e.g., glass, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249978—Voids specified as micro
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249978—Voids specified as micro
    • Y10T428/249979—Specified thickness of void-containing component [absolute or relative] or numerical cell dimension
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2839—Web or sheet containing structurally defined element or component and having an adhesive outermost layer with release or antistick coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Medicinal Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacture Of Porous Articles, And Recovery And Treatment Of Waste Products (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Paints Or Removers (AREA)

Abstract

유전율이 작고, 산이나 알칼리 등에 대한 내약품성 및 내습성도 뛰어난 저유전율막, 이러한 저유전율막을 형성하기 위한 실리콘계 조성물, 이러한 저유전율막을 사용한 디바이스의 응답 속도가 빠른 반도체 집적회로, 및 이러한 저유전율막의 제조 방법을 제공한다.
실록산 수지와, 1분자중의 주쇄중에서의, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수 9이하의, 치환기를 가져도 좋은 방향족기]을 형성하는 탄소 원자수와 규소 원자수의 비가 2:1∼12:1이고, 실질적으로 규소와 탄소와 수소로 되는 실리콘 화합물과, 용제를 함유하는 조성물을 가열 처리하여 저유전율막을 형성한다.
실리콘계 조성물, 저유전율막, 반도체 장치, 저유전율막 제조방법

Description

실리콘계 조성물, 저유전율막, 반도체 장치 및 저유전율막의 제조 방법{SILICON-BASED COMPOSITION, LOW DIELECTRIC CONSTANT FILM, SEMICONDUCTOR DEVICE, AND METHOD FOR PRODUCING LOW DIELECTRIC CONSTANT FILM}
도1는 알루미늄(Al) 배선을 갖는 반도체 장치의 단면도.
도2는 구리(Cu) 배선을 갖는 반도체 장치의 단면도.
도3는 도2의 반도체 장치에 약간 변경을 가하여 얻은 반도체 장치의 도면.
<부호의 설명>
1 실리콘 기판
2 필드 산화막
3 MOSFET
10 층간 절연막
11 스토퍼 막
12 컨택트홀
13 배리어층
14 플러그
20 제1층 배선
21, 23 TiN 막
23 Al막
25, 41 라이너막
26, 42 저유전율막
27, 43 캡 층
28 비어 홀
29 배리어층
30 플라그
40 제2층 배선
50, 61, 63 저유전율막
51, 64 캡 층
52 제1층 배선홈
53, 70 배리어층
54 제1층 배선
60 확산 방지막
62 스토퍼 막
68 비어 홀
69 제2층 배선홈
72 제2층 배선
본 발명은 저유전율막을 사용한 반도체 장치 및 저유전율막으로 사용되는 실리콘계 조성물, 저유전율막 및 그러한 저유전율막의 제조 방법에 관한 것이다.
반도체 집적회로의 다층 배선 공정에서 배선간에 생기는 기생 용량을 저하시켜, 신호 전파 속도의 지연, 즉 배선 지연을 저감하는 것은, 반도체의 집적화와 소형화를 위해서 중요하다.
종래부터, 절연막의 기생 용량에 의한 신호 전파 속도의 저하는 알려져 있었으나, 반도체 디바이스의 배선 간격이 1㎛를 넘는 세대에서는 배선 지연의 디바이스 전체에 대한 영향은 그다지 현저하지 않았다.
그러나, 배선 간격이 1㎛이하에서는 디바이스 속도에 대한 영향이 커지게 되어, 특히 향후 0.5㎛이하의 배선 간격으로 회로를 형성하는 경우, 배선간의 기생 용량이 디바이스 속도에 크게 영향을 미치게 된다. 따라서 이것이, 반도체의 집적화와 소형화에 큰 장해가 된다.
즉, 반도체 집적회로의 다층 배선에서, 신호 전파 속도의 저하는 배선 저항과 배선간의 기생 용량에 따라 크게 좌우되지만, 디바이스의 고집적화에 의해 배선 폭, 배선 간격이 좁아져서, 배선 저항과 배선간의 기생 용량이 증대된다.
이 중, 절연막의 용량은 배선 두께를 얇게 하여 단면적을 작게 함으로써 저감할 수 있지만, 배선 두께를 얇게 하면 더욱 배선 저항의 상승을 초래하기 때문에 신호 전파의 고속화를 달성할 수 없게 된다.
그래서, 고속화를 도모하기 위해서는 배선의 저저항화와 절연막의 저유전율 화가 필수적이며, 디바이스의 성능을 지배하는 큰 요소가 됨이 예상된다.
배선 지연(T)은 배선 저항(R)과 배선간의 용량(C)에 의한 영향을 받으며, 아래와 같은 식(1)으로 표시된다.
T ∝ CR ·····(1)
또한, 식(1)에서, ε(유전율)과 C의 관계는 식(1')과 같다.
C = εoεr·S/d ·····(1')
(S는 전극 면적, εo는 진공의 유전율, εr은 절연막의 비유전률, d는 배선 간격을 의미한다.)
따라서, 배선 지연을 작게 하기 위해서는, 절연막의 저유전율화가 유효한 수단이 된다.
종래에는, 절연재료로 이산화규소(SiO2), 질화규소(SiN), 인규산글라스(PSG) 등의 무기막 혹은, 폴리이미드 등의 유기계 고분자가 사용되었다.
그러나, 반도체 디바이스로 가장 많이 사용되고 있는 CVD-SiO2막은 유전율이 약 4정도이다. 또한, 저유전율 CVD막으로서 검토되고 있는 SiOF막은 유전율이 약 3.3∼3.5이지만, 흡습성이 높고, 유전율이 수분의 흡수에 의해 상승한다는 문제가 있다.
또한, 저유전율막으로서 SiH 결합을 갖는 실록산 수지 및 그 실록산 수지를 다공질화한 막이 있으나, 알칼리성 용액으로 세정 처리 등을 행하면, 이 세정에 의해, 반도체 부품이 크랙 등의 기계적 손상을 입는 동시에, 가수분해하여 흡습성이 높은 SiOH가 생성되기 때문에, 유전율이 상승하는 문제가 있다. 이것을 해소하기 위해서, 종래는 SiO2 등을 보호막으로 형성하고 있지만, 저유전율막의 비율이 감소하기 때문에 다층 배선을 형성했을 때의 실효 유전율이 상승하게 된다.
이에 대해, 유기 고분자막은 저유전율화를 도모할 수 있는 한편, 유리 전이 온도가 200∼350℃로 낮고, 열팽창율도 크기 때문에 배선에 대한 데미지가 문제가 된다.
본원 발명의 과제는 상기에 나타낸 몇가지 문제점을 해소하여 우수한 절연막을 형성하는 것이며, 또한 종래의 절연막에 비해서 저유전율의 절연막을 제공하고, 고속으로 신뢰성이 높은 반도체 장치를 제공하는 것이다.
또한, 본원 발명은, 많은 경우, 실리카계 막에서, 특히 알칼리성 용액 등의 내약품성을 향상시킨 것이다. 또한, 실록산 수지의 다공질화에서, 종래의 다공질막에서 문제가 되고 있는 흡습성이 높은 결점도 해소할 수 있다.
본원 발명의 태양 중 하나는 실록산 수지와, 1 분자중의 주쇄 중에서의, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수 9이하의, 치환기를 가져도 좋은 방향족기]을 형성하는 탄소 원자수와 규소 원자수의 비가 2:1∼12:1이고, 실질적으로 규소와 탄소와 수소로 되는 실리콘 화합물과, 용제를 함유하는 조성물이다. 또한, 본원 발명에서 (C)m의 C는 탄소 원자를 나타낸다.
또한, 본원 발명의 다른 태양은, 이러한 조성물을 가열 처리하여 얻은 저유전율막, 이 저유전율막을 층간 절연막으로 갖는 반도체 장치 및 저유전율막의 제조 방법이다.
본 발명자들은 실록산 수지에, 골격쇄(주쇄)에 규소-탄소 결합을 갖는 실리콘 화합물을 첨가한 막이 산, 알칼리 등의 약품을 저지하는 효과가 있음을 알아내었다.
또한, 상기 실리콘 화합물을 실록산 수지에 첨가했을 때도 상용성이 높기 때문에 균일하게 분산하고, 또한 실록산 수지 100중량부에 대해 0.1중량부를 첨가해도 산이나 알칼리성 용액에 대한 내성이 개선되어, 저하하지 않음을 알아내었다.
또한, 골격에 규소-탄소 결합을 갖는 실리콘 화합물은 내습성도 높고, 특히, 내습성이 낮아서 문제가 되고 있는 다공질막에서도, 본원 발명의 조성물을 사용함이 유효함을 알아내었다.
그래서, 실록산 수지와 이러한 실리콘 화합물을 조합함으로써, 실록산계 저유전율막에서 SiH 결합을 갖는 저유전율막에서 문제가 되는 알칼리성 용액 중에서의 데미지(크랙 등의 기계적 손상)도 방지할 수 있고, 또한, 저유전율막의 다공질막의 문제였던 흡습성에 의한 유전율 상승도 해소할 수 있는 경우가 많음을 알아내었다.
이러한 실리콘 화합물은, 주쇄 중에, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수 9이하의, 치환기를 가져도 좋은 방향족기]을 갖는 실리콘 화합물로서 파악할 수 있다.
상기의 -X- 결합[X는(C)m (m=1∼3) 또는 탄소수 9이하의, 치환기를 가져도 좋은 방향족기]를 주쇄 중에 갖는 실리콘 화합물을 실록산 수지와 공존시켜, 양자를 함유하는 도막을 형성하고, 가열 처리함으로써, 반도체를 제조하는 과정에서의 유전율 상승을 억제하고, 약품 처리에 의한 가수분해나 데미지를 최소화하여 저유전율막을 실현함이 가능해진다.
상기 실리콘 화합물로는 구체적으로는 하기 식(2)의 구조를 갖는 실리콘 화합물이 바람직하다.
Figure 112001026342945-pat00001
여기서, R4, R5는 서로 달라도 좋고, H 또는 탄소수 1∼3의 지방족 탄화수소, 또는 탄소수 6∼9의, 치환기를 가져도 좋은 방향족 탄화수소, R6은 탄소수 1∼3의 지방족 탄화수소, 또는 치환기를 가져도 좋은 페닐렌기를 의미한다. 또한 p는 20∼1,000의 정수이다.
R4, R5나 중합도에 관한 한정은, 주로, 생성하는 막 형성전의 조성물의 점도를 적절한 범위로 유지하기 위해서 필요한 것이지만, R6에 관한 한정은 생성하는 저유전율막의 내열성을 확보하기 위해서 중요하다.
또한, 상기 실록산 수지로는, 식(3)의 구조를 갖는 실록산 수지가 바람직하 다.
Figure 112001026342945-pat00002
여기서, R1, R2, R3은 서로 달라도 좋고, 수소, 불소, 메틸기 또는 -O- 결합이다. 또한 n은 5∼1000의 정수이다.
R1, R2, R3이 수소, 불소, 메틸기 이외의 지방족 탄화수소기인 경우는, 수소의 탈리가 증가하고, 가교가 생기기 쉬우므로 바람직하지 않다. -O- 결합의 경우도 가교 반응이 촉진되지만, 실용상 문제 없음을 알아내었다.
또한, 본원 발명에서의 -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수가 9 이하의, 치환기를 가져도 좋은 방향족기]이란 m=3을 예로 들면, C-C-C로 탄소가 연속하여 결합해 있는 상태를 의미한다. 각각의 탄소에는 수소 이외의 치환기가 있어도 좋다. m=3인 경우의 단순한 예는 프로필렌기이다. m=1∼3의 범위로 한정함은, m=4 이상인 경우에는, 내열성이 저하하는 경향이 관찰되는 경우가 있기 때문이다. 또한, 탄소수가 9 이하의, 치환기를 가져도 좋은 방향족기의 예로는 페닐렌기를 들 수 있다.
검토의 결과, 상기와 같이, 1분자중의 주쇄 중에서의, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수가 9 이하의, 치환기를 가져도 좋은 방향족기]를 형성하는 탄소 원자수와 규소 원자수의 비가 2/1∼12/1이고, 실질적으로 규소와 탄소와 수소로 되는 실리콘 화합물이, 낮은 유전율과, 산이나 알칼리 등의 내약품성과 내습성의 밸런스가 뛰어난 저유전율막을 제공하기에 적합한 것으로 판명되었다.
제조 방법에서 보면, 상기 실록산 수지는 테트라알콕시실란(a)과 알킬트리알콕시실란 및/또는 트리알콕시실란(b)을 몰비(a/b)로 O:1∼1:O의 비율로 함유하는 혼합물을 가열 처리하여 얻은 실록산 수지인 것이 바람직하다.
이 경우, 상기 가열 처리에 의해, 테트라알콕시실란(a)과 알킬트리알콕시실란 및/또는 트리알콕시실란(b)의 합계량(a+b) 100몰에 대해, 몰 기준으로 100∼400몰의 알콜을 탈리시켜 실록산 수지를 제조함이, 재현성 좋게, 동일한 품질의 실록산 수지를 얻는 데에 바람직하다.
또다른 관점에서 보면, 실록산 수지 중의 탄소 농도가 실록산 수지중의 전체 원자에 대해 1∼80원자%의 범위인 것이, 안정된 저유전율을 얻는 데 바람직한 것으로 판명되었다. 이것은 저유전율막 형성 중의 가수분해를 억제하기 때문으로 추측된다.
또한, 실록산 수지 중의 규소에 직접 결합해 있는 수소 원자의 농도가 실록산 수지 중의 전체 원자에 대해 1∼25원자%의 범위인 것도 마찬가지로 바람직한 것으로 판명되었다.
상기 조건들을 동시에 만족하는 경우도 바람직한 태양의 하나이다.
상기 실리콘 화합물의 상기 실록산 수지에 대한 비율은 실록산 수지 100중량부에 대하여 상기 실리콘 화합물이 0.1∼200 중량부인 것이 바람직하다.
본원 발명의 조성물에는, 또한, 노볼락 수지, 에폭시 수지, 아크릴 수지, 폴리에스테르, 폴리프로필렌, 페놀 화합물, 이미다졸 화합물, 아다만탄 화합물로 되는 군으로부터 선택되는 어느 하나의 물질을 함유하는 것이 바람직하다.
상기의 물질 중에서도 아크릴 수지가 특히 바람직한 것으로 판명되었다.
아크릴 수지에는, 그 중합도, 공중합도 등이 다른 각종 수지가 있지만, 시행 착오에 의해서 그 중에서 적당한 것을 선택할 수 있다.
이들의 물질은 저유전막 형성시에 기화 탈리시킴으로써, 다공을 형성하기 위해서 첨가한다. 즉 탈리제(다공 형성 물질)이다.
다공 형성에 의해 저유전막은 더 낮은 유전율을 실현할 수 있지만, 동시에 강도 등의 기계적 성질을 저하시키기 때문에, 적당한 크기의 빈 구멍이 적당히 분포해 있는 것이 바람직하다.
또한, 탈리제의 첨가량으로는, 실록산 수지 100중량부에 대해 5∼200중량부가 바람직하다. 5중량부 미만에서는 유전율의 저감 효과가 없고, 200중량부 보다 많은 경우에는 막 강도의 저하를 초래하기 때문이다.
다른 관점에서 보면, 열중량 감소율이 일정한 범위내인 물질이 상기 물질로서 적합함이 판명되었다. 즉, 1O℃/분의 온도상승 속도로 상온에서부터 온도상승시켜, 중량 감소를 구했을 때의 150℃ 시점에서의 열중량 감소율이 5중량% 이상이고, 또한, 400℃시점에서의 열중량 감소율이 90중량%이상인 물질이 바람직하다. 이것은 아마, 상기의 다공이 적당히 조절되기 때문인 것으로 생각된다.
또한, 상기 다공의 공극율은 저유전율막의 전체 체적에 대해, 10∼70체적%인 것이 바람직하다. 10체적% 미만에서는 다공을 부여하는 효과가 작고, 70체적%을 넘으면 기계적 성질이 저하된다. 바람직한 다공의 평균적인 크기(직경)는 50∼200nm이다.
상기의 검토 결과, SiO4 결합과, C-Si-O3 결합과, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수가 9 이하의, 치환기를 가져도 좋은 방향족기]를 갖고, 공극율이 10∼70체적%이고, 비유전율이 1.4∼2.5인 저유전율막이, 저유전율을 달성하고, 가수분해를 억제하고, 또한 기계적 성질도 양호함이 판명되었다. 또한, 이러한 성질을 갖는 저유전율막은 실록산 수지와, 규소-탄소 결합을 골격쇄에 갖는 실리콘 화합물로 되는 막 조성과, 다공을 조합함으로써 달성할 수 있다.
기계적 강도로는 Stud Pull 법으로 측정한 파단 강도가 30∼80MPa인 것이 바람직하다. 이는 파단 강도가 30MPa 미만에서는 강도적으로 부족하고, 80MPa를 넘는 경우에는 강도적으로 부적합하지는 않으나, 유전율이 악화하는 경우가 많기 때문이다.
또한, 본 발명은 SiO4 결합과, C-Si-O3 결합과, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수가 9 이하의, 치환기를 가져도 좋은 방향족기]을 갖는 계에 대한 검토 결과 얻어진 것이지만, 이것을, 물리적 성질만으로 생각하면, 공극율이 10∼70체적%이고, 비유전률이 1.4∼2.5이고, 또한, Stud Pull로 측정한 파단 강도가 30∼80MPa이고, 실질적으로 규소와 탄소와 수소와 산소로 되는 저유전율막이 상기와 같은 각종　효과를 부여하는 것으로 생각할 수도 있다.
[발명의 실시 형태]
이하에, 도표나 실시예에 의해, 본원 발명의 실시 형태를 예시한다. 다만, 본원 발명은 이들의 실시예나 도표에 의해서 제한을 받는 것은 아니며, 본원 발명의 주지에 반하지 않는 한, 다른 형태도 본원 발명의 범위에 속할 수 있다.
즉, 본원 발명의 형태 중 하나는 실록산 수지와, 1분자중의 주쇄 중에서의, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수가 9 이하의, 치환기를 가져도 좋은 방향족기]을 형성하는 탄소 원자수와 규소 원자수의 비가 2:1∼12:1이고, 실질적으로 규소와 탄소와 수소로 되는 실리콘 화합물과, 용제를 함유하는 조성물이다.
통상, 실록산 수지는 테트라알콕시실란과 알킬트리알콕시실란 및/또는 트리알콕시실란과 용매를 함유하는 혼합물을 가열 처리하고, 소정량의 알콜을 제거하여 제조한다.
실리콘 화합물은 통상 상기의 가열처리 후에 첨가하지만, 가능하면 가열처리 전에 첨가해도 좋다.
본원 발명에서 실록산 수지에 첨가하는, 골격에 규소-탄소 결합을 갖는 실리콘 화합물로는, 예를 들면, 폴리디메틸카보실란, 폴리하이드로메틸카보실란, 폴리디에틸카보실란, 폴리하이드로에틸카보실란, 폴리카보실라스티렌, 폴리페닐메틸카보실란, 폴리디페닐카보실란, 폴리디메틸실페닐렌실록산, 폴리메틸실페닐렌실록산, 폴리디에틸실페닐렌실록산, 폴리에틸실페닐렌실록산, 폴리디프로필실페닐렌실록산, 폴리프로필실페닐렌실록산, 폴리페닐실페닐렌실록산, 폴리디페닐실페닐렌실록산, 폴리페닐메틸실페닐렌실록산, 폴리페닐에틸실페닐렌실록산, 폴리페닐프로필실페닐렌실록산, 폴리에틸메틸실페닐렌실록산, 폴리메틸프로필실페닐렌실록산, 폴리에틸프로필실페닐렌실록산 등을 들 수 있다.
실록산 수지에 대한 첨가량은 실록산 수지 100중량부에 대해서, 0.1∼200중량부가 바람직하나, 이것은 0.1중량부 미만에서는 내약품성 효과가 없고, 200중량부를 넘으면 막의 강도가 저하하기 때문이다.
본원 발명에서 나타내는 실록산 수지는, 용제로 희석할 수 있다면 특별한 제한은 없으며, 이러한 실록산 수지의 예로는, 테트라알콕시실란의 졸 겔 중합체, 트리알콕시실란의 졸 겔 중합체, 메틸트리알콕시실란의 졸 겔 중합체, 테트라알콕시실란과 트리알콕시실란의 졸 겔 중합체, 테트라알콕시실란과 메틸트리알콕시실란의 졸 겔 중합체, 메틸트리알콕시실란과 트리알콕시실란의 졸 겔 중합체, 테트라알콕시실란과 디메틸알콕시실란의 졸 겔 중합체, 수소 실세스키옥산, 메틸실세스키옥산, 불소 함유 수소 실세스키옥산 등을 들 수 있다.
상기 실리콘 화합물을 화학 구조로 표시한 경우, 화학식(2)의 구조를 갖는 실리콘 화합물이 바람직하다. 또한, 상기 실록산 수지를 화학 구조로 표시한 경우, 상기 식(3)의 구조를 갖는 실록산 수지가 바람직하다.
본원 발명의 조성물을 도포하는 방법으로 예를 들면 스핀코팅법에 의한 성막이 있지만, 이 때의 희석 용제는 실록산 수지 및 골격에 규소-탄소 결합을 갖는 실리콘 화합물이 용해하면 특별한 제한은 없고, 예를 들면, 시클로헥사논, 메틸이소부틸케톤, 메틸에틸케톤, 메틸셀로솔브, 에틸셀로솔브, 옥탄, 데칸, 프로필렌글리 콜, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트, 디에틸렌글리콜, 프로필렌글리콜, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노프로필에테르 등을 들 수 있다.
본원 발명은 상기 조성물을 사용하여 다공질막 등을 형성한 경우, 충분한 알칼리 내성과 내습성을 얻을 수 있다.
본원 발명의 저유전율막 형성용 재료를 사용한 막의 형성은, 예를 들면, 그 조성물을 스핀코팅법에 의해 기판 위에 도포하고, 120∼250℃에서 용제 건조를 한 뒤에 300℃이상에서 열처리 하여 실록산 수지를 가교시키는 공정에 의해 형성할 수 있다. 또한, 본원 발명에 의해 다공질막을 형성하기 위해서는, 예를 들면, 상기 조성물을 스핀코팅법에 의해 기판 위에 도포하고, 120℃∼250℃에서 용제 건조와 탈리제의 탈리 처리 또는 자외선 조사에 의한 탈리 처리를 한 뒤에 300℃이상의 열처리에 의해 실록산 수지를 가교시키는 공정에 의해 형성한다.
[실시예]
이하에 본원 발명의 실시예를 기재한다.
이하에서 사용한 분석 방법은 하기와 같다.
(실록산 수지 및 실리콘 화합물의 분자량의 측정)
겔 투과 크로마토그래프에 의해, 폴리스티렌 환산 분자량을 구하였다. 용매로는 테트라하이드로푸란을 사용하였다.
(실리콘 화합물의 1분자중의 주쇄중에서의, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수가 9 이하의, 치환기를 가져도 좋은 방향족기]을 형성하는 탄소 원자수와 규소 원자수의 비 측정)
XPS(X-ray photospectroscopy)에 의했다.
(실록산 수지중의 전체 원자에 대한 탄소 농도의 측정)
XPS(X-ray photospectroscopy)에 의했다.
(실록산 수지 중의 전체 원자에 대한 규소에 직접 결합해 있는 수소 원자의 농도의 측정)
원료의 IR 측정결과에 의하여 산출하였다.
(열중량 감소율의 측정)
열중량 측정 장치를 사용하여, 시료 약 1Omg를 1O℃/분의 온도상승 속도로 상온에서 500℃까지 온도상승시켜, 중량 감소를 구하였다.
(공극율의 측정)
질소 흡착법으로 측정하였다.
(크랙 유무의 판정)
광학 현미경으로 관찰하였다.
[실시예 1]
테트라에톡시실란 20.8g(0.1mol), 메틸트리에톡시실란 17.8g(0.1mol), 메틸이소부틸케톤 39.6g을 반응 용기에 주입하고, 400ppm의 질산을 함유하는 16.2g(0.9mol)의 질산수를 10분간에 걸쳐서 적하하고, 적하 종료 후 2시간의 숙성 반응을 행하였다. 반응은 교반 하에 행하였다.
다음에, 황산마그네슘 5g를 첨가하여, 과잉의 수분을 제거한 뒤, 로터리 에바포레이터로 숙성 반응에 의해 생성한 에탄올을 반응 용액이 50㎖가 될 때까지 제거하였다. 생성한 에탄올은 0.7몰이었다.
얻어진 반응 용액에 메틸이소부틸케톤을 20㎖ 첨가하고, 20O℃ 오븐에 의해 이소부틸케톤을 제거한 결과, 용액의 고형분 농도는 17.4중량%였다. 이 반응 용액에, 메틸하이드로폴리카보실란을 1.74g 첨가하여, 막형성용 도포액을 제조하였다.
이상의 반응 및 로터리 에바포레이터에 의한 처리는 상온 상압 하에 행하였다.
또한, 분석의 결과, 막형성용 도포액 중의 실록산 수지의 분자량은 3500이고, 메틸하이드로폴리카보실란의 분자량은 1800였다.
또한, 메틸하이드로폴리카보실란의 1분자중의 주쇄중에서의, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수가 9 이하의, 치환기를 가져도 좋은 방향족기]을 형성하는 탄소 원자수와 규소 원자수의 비는 3:1이었다.
또한, 상기 실록산 수지 중의 전체 원자에 대한 탄소 농도는 13원자%였다.
또한, 상기 실록산 수지 중의 전체 원자에 대한 규소에 직접 결합해 있는 수소 원자의 농도는 1원자%였다.
[실시예 2]
테트라에톡시실란 20.8g(0.1mol), 메틸트리에톡시실란 17.8g(0.1mol), 메틸이소부틸케톤 39.6g 대신에, 테트라에톡시실란 20.8g(0.1mol), 트리에톡시실란 16.4g(0.1mol), 메틸이소부틸케톤 37.2g을 사용한 것 외에는 실시예 1과 동일하게 처리하고, 200℃의 오븐에 의해 메틸이소부틸케톤을 제거한 결과, 용액의 고형분 농도는 16.8중량%였다. 생성한 에탄올양은 0.7몰이었다.
이 반응 용액에, 실시예 1과 동일하게 메틸하이드로폴리카보실란을 1.68g 첨가하여, 막형성용 도포액을 제조하였다.
또한, 분석 결과, 막형성용 도포액 중의 실록산 수지의 분자량은 2800이었다.
또한, 상기 실록산 수지 중의 전체 원자에 대한 탄소 농도는 2원자%였다.
또한, 상기 실록산 수지 중의 전체 원자에 대한 규소에 직접 결합해 있는 수소 원자의 농도는 11원자% 였다.
[실시예 3]
테트라에톡시실란 20.8g(0.1mol), 메틸트리에톡시실란 17.8g(0.1mol), 메틸이소부틸케톤 39.6g 대신에, 메틸트리에톡시실란 17.8g(0.1mol), 트리에톡시실란 16.4g(0.1mol), 메틸이소부틸케톤 37.2g를 사용한 것 외에는 실시예 1과 동일하게 처리하고, 200℃의 오븐에 의해 메틸이소부틸케톤을 제거한 결과, 용액의 고형분 농도는 15.8중량%였다. 생성한 에탄올량은 0.7몰이었다.
이 반응 용액에, 실시예 1과 동일한 메틸하이드로폴리카보실란을 1.58g 첨가하여, 막형성용 도포액을 제조하였다.
또한, 분석 결과, 막 형성용 도포액 중의 실록산 수지의 분자량은 4500이었다.
또한, 상기 실록산 수지 중의 전체 원자에 대한 탄소 농도는 11원자%였다.
또한, 상기 실록산 수지중의 전체 원자에 대한 규소에 직접 결합해 있는 수소 원자의 농도는 12원자%였다.
[실시예 4]
실시예 1에서 제조한 막형성용 도포액에 1.74g의 아크릴계 수지를 첨가하여 다공질막 형성용 도포액을 제조하였다.
상기 아크릴계 수지의 열중량 감소율은 150℃ 시점에서의 값이 10중량%, 400℃ 시점에서의 값이 100중량%였다.
[실시예 5]
실시예 2에서 제조한 막형성용 도포액에 1.68g의 폴리에스테르계 수지를 첨가하여 다공질막 형성용 도포액을 제조하였다.
상기 폴리에스테르계 수지의 열중량 감소율은 150℃ 시점에서의 값이 10중량%, 400℃시점에서의 값이 95중량%였다.
[실시예 6]
실시예 3에서 제조한 막형성용 도포액에 1.58g의 아다만탄모노페놀을 첨가하여 다공질막 형성용 도포액을 제조하였다.
상기 아다만탄모노페놀의 열중량 감소율은 150℃시점에서의 값이 60중량%, 400℃ 시점에서의 값이 100중량%였다.
[실시예 7]
실시예 1∼6에 의해 제조한 막형성용 도포액 및 다공질막 형성용 도포액을 Si 웨이퍼 위에 3000회전, 20초의 조건으로 스핀코팅한 뒤, 200℃에서 용제 건조를 행하고, 산소 농도 100ppm이하의 질소 분위기에서, 400℃, 30분간 어닐링을 행함으로써 저유전율 절연막을 형성하였다.
이 막에 1mm의 Au전극을 형성하고, 용량 측정 결과로부터 막의 비유전률을 산출한 결과를 표 1에 나타낸다.
또한, 탈리제는 상기의 어닐링 시에 탈리하여, 다공이 형성되었다.
다공의 공극율은, 실시예 4의 도포액을 사용한 경우에는 48%, 실시예 5의 도포액을 사용한 경우에는 42%, 실시예 6의 도포액을 사용한 경우에는 45%였다.
이들 막을 FT-IR 및 XPS로 분석한 결과, SiO4 결합과, C-Si-O3 결합과, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수가 9 이하의, 치환기를 가져도 좋은 방향족기]의 존재가 확인되었다.
또한, Stud Pull 법으로 측정한 파단 강도는 64MPa 전후였다.
[실시예 8]
실시예 1∼6의 각각에 관하여, 폴리카보실란의 첨가량을 표2, 3과 같이 변경하고, 실시예 7에 준하여 막을 제조하고, 2.38중량% 테트라메틸암모늄하이드라이드 수용액과 5중량% 암모니아 수용액에 1분간 침지한 뒤, 크랙 관찰, 막 두께 변화, 유전율 측정을 행한 결과, 표 2에 나타내는 바와 같이, 폴리메틸하이드로카보실란의 첨가량이 O.1중량부 이상에서는 모든 평가에서 침지 전후에 차이가 없었다.
[실시예 9]
다음에, 상기 실시예 1∼6에 의한 도포액을 사용하여 제조한 반도체 장치의 구조 및 그 제조 방법에 대해서 설명한다.
또한, 이하에서, 저유전율막의 형성은, 실시예 7의 조건에 따라서 행할 수 있다.
도1에, 알루미늄(Al) 배선을 갖는 반도체 장치의 단면도를 나타낸다. 실리콘 기판(1)의 표면에 형성된 필드 산화막(2)에 의해 활성 영역이 획정되어 있다. 활성 영역내에, MOSFET(3)가 형성되어 있다. MOSFET(3)는 소스 영역(3S), 드레인 영역(3D), 게이트 전극(3G) 및 게이트 산화막(3I)을 포함하여 구성된다.
MOSFET3를 덮도록, 기판 위에 SiO2로 되는 층간 절연막(10) 및 SiN로 되는 스토퍼막(11)이 형성되어 있다. 층간 절연막(10)의, 드레인 영역(3D)에 대응하는 위치에, 콘택트 홀(12)이 형성되어 있다. 콘택트 홀(12)의 측면 및 저면을 TiN으로 되는 배리어층(13)이 덮고 있다. 또한, 텅스텐(W)으로 되는 플러그(14)가 콘택트 홀(12)내를 매립한다.
배리어층(13) 및 플러그(14)는 기판 전면에 TiN막 및 W막을 퇴적한 뒤, 화학기계연마(CMP)를 행함으로써 형성한다. TiN막의 퇴적은 스퍼터링에 의해 행해진다. W막의 퇴적은 6불화텅스텐과 수소를 사용한 화학기상성장(CVD)에 의해 행해진다.
스토퍼막(11)의 표면상에, 제1층의 배선(20)이 형성되어 있다. 제1층의 배선(20)은 두께 50nm의 TiN막(21), 두께 450nm의 Cu함유 Al막(22) 및 두께 50nm의 TiN막(23)이, 순서대로 적층된 3층 구조를 갖는다. TiN막 및 Al막의 패터닝은 염산 가스를 사용한 플라즈마 에칭에 의해 행해진다. 제1층의 배선(20)의 일부는 W플러그(14)에 전기적으로 접속되어 있다.
제1층의 배선(20) 및 스토퍼막(11)의 표면을, SiO2로 되는 두께 50nm의 라이너 막(25)이 덮고 있다. 라이너 막(25)의 형성은 테트라에틸오르토실리케이트 (TEOS)와 산소를 사용한 CVD에 의해 행해진다.
라이너 막(25) 위에, 저유전율막(26)이 형성되어 있다. 저유전율막(26)은 상기 실시예 4∼6에 의한 도포액을 스핀코팅함으로써 형성할 수 있다. 또한, 저유전율막(26)은 실리콘 기판의 평탄면 위에 두께가 500nm로 되는 조건으로 성막한다.
저유전율막(26) 위에, SiO2로 되는 두께 1000nm의 캡 층(27)이 형성되어 있다. 캡 층(27)은 TEOS와 산소를 사용한 CVD에 의해 형성한다. 캡 층(27) 상면은 CMP에 의해 평탄화되어 있다. 이 연마는 라이너 막(25), 저유전율막(26) 및 캡 층(27)의 막두께의 합계가, 제1층의 배선(20)이 배치되어 있지 않은 부분에서 1200nm가 되도록 행해진다.
라이너 막(25), 저유전율막(26) 및 캡 층(27)의 3층에, 비어 홀(28)이 형성되어 있다. 비어 홀(28)의 형성은, CF4과 CHF3를 사용한 플라즈마 에칭에 의해 행해진다. 비어 홀(28)의 측면 및 저면을 TiN으로 되는 배리어층(29)이 덮고 있다. W플러그(30)가 비어 홀(28)내를 매립하고 있다. 배리어층(29) 및 W플러그(30)의 형성은, 하층의 배리어층(13) 및 플러그(14)의 형성과 같은 방법으로 행해진다.
캡 층(27) 위에, 제2층의 배선(40)이 형성되어 있다. 제2층의 배선(40)을 덮도록, 제2층의 라이너 막(41), 저유전율막(42) 및 캡 층(43)이 적층되어 있다. 이들은 제1층의 대응하는 부분의 형성과 같은 방법으로 형성한다.
도1에 나타내는 다층 배선 구조에서는, 동일 배선층 내의 서로 이웃하는 배선 사이가 본원 발명에 의한 저유전율막으로 충전되어 있다. 따라서, 배선간의 기생 용량을 적게 할 수 있다. 또한, 알칼리 용액을 사용한 처리를 행해도 막의 흡습성이 증대하지 않고, 낮은 유전율을 유지할 수 있다.
도 2에, 구리(Cu) 배선을 갖는 반도체 장치의 단면도를 나타낸다. 실리콘 기판(1)에서 스토퍼막(11)까지의 구조는 도1에 나타낸 반도체 장치의 대응하는 부분의 구조와 동일하다. 도2의 이들 구성 부분에, 도1의 대응하는 부분에 붙여진 참조 부호와 동일한 참조 부호가 붙여져 있다.
스토퍼막(11) 위에, 저유전율막(50)이 형성되어 있다. 저유전율막(50)은 상기 실시예에 의한 막형성 재료를 사용하여, 실리콘 기판의 평탄면 위에 두께가 45Onm로 되는 조건으로 형성한다. 저유전율막(5O) 위에, SiO2로 되는 두께 50nm의 캡 층(51)이 형성되어 있다. 캡 층(51)은 TEOS와 산소를 사용한 CVD에 의해 형성한다.
저유전율막(50) 및 캡 층(51)을 횡단하여, 제1층 배선홈(52)이 형성되어 있다. 제1층 배선홈(52)은 CF4과 CHF3을 사용한 플라즈마 에칭에 의해 형성한다. 제1층 배선홈(52)의 저면에 플러그(14) 윗면이 나타난다.
제1층 배선홈(52)의 측면 및 저면이, TaN으로 되는 두께 50nm의 배리어층(53)으로 덮혀있다. Cu로 되는 제1층 배선(54)이 배선홈(52)내를 매립하고 있다.
이하, 배리어층(53)과 제1층 배선(54)의 형성 방법을 설명한다.
제1층 배선홈(52)의 내면을 포함하는 기판 전면 위에, TaN 막을 스패터링에 의해 형성한다. 또한, 그 위에 두께 50nm의 Cu막을 스패터링에 의해 형성한다. 이 Cu막을 전극으로서 전해 도금에 의해 두께 600nm의 Cu막을 형성한다. 여분의 Cu막 및 TaN 막을 CMP에 의해 제거하고, 제1층 배선홈(52)내에 배리어층(53) 및 제1층 배선(54)을 남긴다.
캡 층(51) 위에, SiN으로 되는 두께 50nm의 확산 방지막(60), 저유전율막(61), SiN로 되는 두께 50nm의 스토퍼막(62), 저유전율막(63), SiN으로 되는 두께 50nm의 캡 층(64)이 적층되어 있다. 확산 방지막(60) 및 스토퍼막(62)은 실란과 암모니아 가스를 사용한 플라즈마 CVD에 의해 형성한다. 저유전율막(61 및 63)은 본원 발명에 의한 실리콘계 조성물을 사용하여 형성한다. 저유전율막(61 및 63)은 각각 실리콘 기판의 평탄면 위에서 두께가 650nm 및 400nm로 되는 조건으로 형성한다.
확산 방지막(60) 및 저유전율막(61)에, 비어 홀(68)이 형성되어 있다. 스토퍼막(62), 저유전율막(63) 및 캡 층(64)에, 제2층 배선홈(69)이 형성되어 있다. 비어 홀(68) 및 제2층 배선홈(69)의 내면이, TaN로 되는 두께 50nm의 배리어층(70)으로 덮혀있다. Cu로 되는 제2층 배선(72)이 비어 홀(68) 및 제2층 배선홈(69)내를 매립하고 있다. 제2층 배선(72)은 듀얼 데머신법(dual damascene method)으로 형성한다.
이하, 듀얼 데머신법을 간단히 설명한다. 먼저, 캡 층(64)에서부터 제1층 배선(54) 윗면에 이르는 비어 홀(68)을 형성한다. 다음에, 캡 층(64)에서부터 저유전율막(61)의 윗면에 이르는 제2층 배선홈(69)를 형성한다. 배리어층(70) 및 제2층 배선(72)의 형성은, 하층의 배리어층(53) 및 제1층 배선(54)의 형성과 같은 방법으로 행한다.
제1층 배선(54) 및 제2층 배선(72)이, 저유전율막(50, 61 및 63)으로 둘러싸여 있기 때문에, 배선간의 기생 용량의 저감을 도모할 수 있다. 또한, 이들 저유전율막(50, 61 및 63)은 본원 발명에 의한 실리콘계 조성물을 사용하여 형성되기 때문에, 알카리 처리액으로 처리해도, 흡습성을 높이지 않고, 유전율을 작게 유지할 수 있다.
도3은 도2의 반도체 장치에 약간 변경을 가한 반도체 장치의 도면이다.
도2에 나타낸 반도체 장치에는, 저유전율막(61)과 그 위의 저유전율막(63)의 사이에 질화실리콘으로 되는 스토퍼막(62)이 배치되어 있지만, 도3에는 스토퍼막(62)이 배치되지 않고, 저유전율막(63)이 저유전율막(61)에 접해 있다.
이러한 구조는 동일 에칭 조건 하에서, 상층의 저유전율막(63)의 에칭 속도가 하층의 저유전율막(61)의 에칭 속도보다도 빨라지도록 저유전율막의 재질을 선택함으로써 얻을 수 있다.
즉, 상층의 저유전율막(63)의 에칭 속도가, 하층의 저유전율막(61)의 에칭 속도보다도 빠르면, 비어 홀(68)을 형성한 뒤에 제2층 배선홈을 에칭에 의해 형성 할 때에, 상층의 저유전율막(63)을 에칭으로 제거한 뒤에 노출하는 하층의 저유전율막(61)의 에칭 속도가 보다 느려지므로, 하층의 저유전율막(61)을 제거하지 않고 상층의 저유전율막(63)을 제거할 수 있기 때문이다.
<표 1>
피막의 비유전율
실시예 1 2.92
실시예 2 2.88
실시예 3 2.79
실시예 4 2.12
실시예 5 2.16
실시예 6 2.14

<표 2>
2.38% 테트라메틸암모늄하이드라이드 수용액 침지 결과
Figure 112001026342945-pat00003




<표 3>
3.5% 암모늄 수용액 침지 결과
Figure 112001026342945-pat00004
또한, 상기에 개시한 내용에서, 아래와 같은 부기로 나타낸 발명을 이끌어 낼 수 있다.
(부기 1) 실록산 수지와, 1분자중의 주쇄중에서의, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수가 9 이하의, 치환기를 가져도 좋은 방향족기]을 형성하는 탄소 원자수와 규소 원자수의 비가 2:1∼12:1이고, 실질적으로 규소와 탄소와 수소로 되는 실리콘 화합물과, 용제를 함유하는 조성물.
(부기 2) 상기 실리콘 화합물이 하기식(2)의 구조를 갖는 실리콘 화합물임을 특징으로 하는 부기 1 기재의 조성물.
Figure 112001026342945-pat00005
(여기서, R4, R5는 서로 달라도 좋고, H 또는 탄소수 1∼3의 지방족 탄화수소, 또는 탄소수 6∼9의, 치환기를 가져도 좋은 방향족 탄화수소, R6은 탄소수 1∼3의 지방족 탄화수소, 또는 치환기를 가져도 좋은 페닐렌기를 의미한다. 또한 p는 20∼1,000의 정수이다.)
(부기 3) 상기 실록산 수지가 식(3)의 구조를 갖는 실록산 수지임을 특징으로 하는 부기 1 또는 2 기재의 조성물.
Figure 112001026342945-pat00006
(여기서, R1, R2, R3은 서로 달라도 좋고, 수소, 불소, 메틸기 또는 -O- 결합이다. 또한 n은 5∼1000의 정수이다.)
(부기 4) 상기 실록산 수지가 테트라알콕시실란과 알킬트리알콕시실란 및/또는 트리알콕시실란을 몰비로 O:1∼1:0의 비율로 함유하는 혼합물을 가열 처리하고, 테트라알콕시실란과 알킬트리알콕시실란 및/또는 트리알콕시실란의 합계량 100몰에 대해, 몰 기준으로 100∼400몰의 알코올을 탈리시켜 얻은 실록산 수지임을 특징으로 하는 부기 1 또는 2 기재의 조성물.
(부기 5) 상기 실록산 수지 중의 탄소 농도가 실록산 수지중의 전체 원자에 대해 1∼80원자%의 범위 임을 특징으로 하는 부기 1∼4 중 어느 하나 기재의 조성물.
(부기 6) 상기 실록산 수지중의 규소에 직접 결합해 있는 수소 원자의 농도 가 실록산 수지중의 전체 원자에 대해 1∼25원자%의 범위 임을 특징으로 하는 부기 1∼5중 어느 하나 기재의 조성물.
(부기 7) 실록산 수지 100중량부에 대해 실리콘 화합물이 0.1∼200중량부 임을 특징으로 하는 부기 1∼6 어느 하나 기재의 조성물.
(부기 8) 다공 형성을 위한 탈리제를 더 함유하고, 그 탈리제가 10℃/분의 온도상승 속도로 상온에서부터 온도상승시켜, 중량 감소를 구했을 때의 150℃ 시점에서의 열중량 감소율이 5중량% 이상이고, 또한, 400℃ 시점에서의 열중량 감소율이 90중량% 이상인 물질을 함유함을 특징으로 하는 부기 1∼7중의 어느 하나 기재의 조성물.
(부기 9) 상기 탈리제가 노볼락 수지, 에폭시 수지, 아크릴 수지, 폴리에스테르, 폴리프로필렌, 페놀 화합물, 이미다졸 화합물, 아다만탄 화합물로 되는 군으로부터 선택되는 적어도 하나의 물질을 함유함을 특징으로 하는 부기 8 기재의 조성물.
(부기 10) 상기 탈리제의 첨가량이, 실록산 수지 100중량부에 대해 5∼200중량부 임을 특징으로 하는 부기 8 또는 9 기재의 조성물.
(부기 11) 상기 탈리제가 아크릴 수지인 것을 특징으로 하는 부기 8∼10 중 어느 하나 기재의 조성물.
(부기 12) 부기 1∼11 중 어느 하나 기재의 조성물을 열처리하여 얻어지는 저유전율막.
(부기 13) 공극을 10∼70체적% 가짐을 특징으로 하는 부기 12 기재의 저유전 율막.
(부기 14) SiO4 결합과, C-Si-O3 결합과, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수 9이하의, 치환기를 가져도 좋은 방향족기]을 갖고, 공극율이 10∼70체적%이고, 비유전률이 1.4∼2.5인 저유전율막.
(부기 15) Stud Pull 법으로 측정한 파단 강도가 30∼80MPa 임을 특징으로 하는 부기 12∼14중 어느 하나 기재의 저유전율막.
(부기 16) 공극율이 10∼70체적%이고, 비유전률이 1.4∼2.5이고, 또한, Stud Pull로 측정한 파단 강도가 30∼80MPa이고, 실질적으로 규소와 탄소와 수소와 산소로 되는 저유전율막.
(부기 17) 부기 12∼16 중 어느 하나 기재의 저유전율막을 층간 절연막으로 갖는 반도체 장치.
(부기 18) 하기식(3)의 구조를 갖는 실록산 수지와,
하기식(2)의 구조를 갖고, 1분자중의 주쇄중에서의, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수 9이하의, 치환기를 가져도 좋은 방향족기]을 형성하는 탄소 원자수와 규소 원자수의 비가 2:1∼12:1이고, 실질적으로 규소와 탄소와 수소로 되는 실리콘 화합물과,
용제와,
다공 형성을 위한 탈리제
를 함유하는 조성물을 열처리하여, 실록산 수지와 실리콘 화합물의 가교를 생기게 함과 동시에, 용제와 탈리제를 기화 처리하여, 공극을 갖는 구조로 하는, 저유전율막의 제조 방법.
Figure 112001026342945-pat00007
(여기서, R4, R5는 서로 달라도 좋고, H 또는 탄소수 1∼3의 지방족 탄화수소, 또는 탄소수 6∼9의, 치환기를 가져도 좋은 방향족 탄화수소, R6은 탄소수 1∼3의 지방족 탄화수소, 또는 치환기를 가져도 좋은 페닐렌기를 의미한다. 또한 p는 20∼1,000의 정수이다.)
Figure 112001026342945-pat00008
(여기서, R1, R2, R3은 서로 달라도 좋고, 수소, 불소, 메틸기 또는 -O- 결합이다. 또한 n은 5∼1000의 정수이다.)
(부기 19) 테트라알콕시실란과 알킬트리알콕시실란 및/또는 트리알콕시실란을 몰비로 O:1∼1:0의 비율로 함유하는 혼합물을 가열 처리하여, 테트라알콕시실란과 알킬트리알콕시실란 및/또는 트리알콕시실란의 합계량 100몰에 대해, 몰 기준으로 100∼400몰의 알콜을 탈리시켜 얻은 실록산 수지와,
하기식(2)의 구조를 갖고, 1분자중의 주쇄중에서의, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수가 9 이하의, 치환기를 가져도 좋은 방향족기]을 형성하는 탄소 원자수와 규소 원자수의 비가 2:1∼12:1이고, 실질적으로 규소와 탄소와 수소로 되는 실리콘 화합물과,
용제와,
다공 형성을 위한 탈리제
를 함유하는 조성물을 열처리 하여, 실록산 수지와 실리콘 화합물의 가교를 생기게 함과 동시에, 용제와 탈리제를 기화 처리하여, 공극을 갖는 구조로 하는, 저유전율막의 제조 방법.
Figure 112001026342945-pat00009
(여기서, R4, R5는 서로 달라도 좋고, H 또는 탄소수 1∼3의 지방족 탄화수소, 또는 탄소수 6∼9의, 치환기를 가져도 좋은 방향족 탄화수소, R6은 탄소수 1∼3의 지방족 탄화수소, 또는 치환기를 가져도 좋은 페닐렌기를 의미한다. 또한 p는 20∼1,000의 정수이다.)
(부기 20) 상기 탈리제가 10℃/분의 온도상승 속도로 상온에서부터 온도상승시켜, 중량 감소를 구했을 때의 150℃ 시점에서의 열중량 감소율이 5중량% 이상이고, 또한, 400℃ 시점에서의 열중량 감소율이 90중량% 이상인 물질을 함유함을 특징으로 하는 부기 18 또는 19 기재의 저유전율막의 제조 방법.
(부기 21) 상기 탈리제가 노볼락 수지, 에폭시 수지, 아크릴 수지, 폴리에스테르, 폴리프로필렌, 페놀 화합물, 이미다졸 화합물, 아다만탄 화합물로 되는 군으로부터 선택되는 적어도 하나 물질을 함유함을 특징으로 하는 부기 18∼20 중 어느 하나 기재의 저유전율막의 제조 방법.
(부기 22) 상기 탈리제의 첨가량이 실록산 수지 100중량부에 대해 5∼200중량부 임을 특징으로 하는 부기 18∼21 중 어느 하나 기재의 저유전율막의 제조 방법.
(부기 23) 상기 탈리제가 아크릴 수지 임을 특징으로 하는 부기 18∼22 중 어느 하나 기재의 저유전율막의 제조 방법.
(부기 24) 실록산 수지중의 탄소 농도가 실록산 수지 중의 전체 원자에 대해 1∼80원자%의 범위 임을 특징으로 하는 부기 18∼23 중 어느 하나 기재의 저유전율막의 제조 방법.
(부기 25) 실록산 수지중의 규소 원자에 직접 결합해 있는 수소 원자의 농도가 실록산 수지중의 전체 원자에 대해 1∼25원자%의 범위임을 특징으로 하는 부기 18∼24 중 어느 하나 기재의 저유전율막의 제조 방법.
(부기 26) 실록산 수지 100중량부에 대해 실리콘 화합물이 0.1∼200중량부 임을 특징으로 하는 부기 18∼25 중 어느 하나 기재의 저유전율막의 제조 방법.
본원 발명에 의해 형성한 저유전율막은 유전율이 작다. 또한, 산이나 알칼리 등에 대한 내약품성 및 내습성도 우수하는 것이 많고, 따라서 흡습에 의한 유전 율 상승이 적다. 본 발명에 의해 형성된 막은 반도체 장치의 저유전율 층간 절연막으로서 유효하며, 이 절연막을 사용하면, 디바이스의 응답 속도가 빠른 반도체 집적회로나, 이에 더하여 크랙 등의 발생에 대한 내성(내약품성)도 뛰어난 반도체 집적회로를 얻을 수 있다.

Claims (11)

  1. 하기식(3)의 구조를 갖는 실록산 수지와,
    하기식(2)의 구조를 갖고, 1분자중의 주쇄(主鎖) 중에서의, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수가 9 이하의, 치환기를 가져도 좋은 방향족기]을 형성하는 탄소 원자수와 규소 원자수의 비가 2:1∼12:1이고, 규소와 탄소와 수소로 되는 실리콘 화합물과,
    용제
    를 함유하는 실리콘계 조성물.
    Figure 112007005310617-pat00010
    (여기서, R4, R5는 서로 달라도 좋고, H 또는 탄소수 1∼3의 지방족탄화수소, 또는 탄소수 6∼9의, 치환기를 가져도 좋은 방향족 탄화수소, R6은 탄소수 1∼3의 지방족 탄화수소, 또는 치환기를 가져도 좋은 페닐렌기를 의미하고, 또한 p는 20∼1,000의 정수(整數)임)
    Figure 112007005310617-pat00011
    (여기서, R1, R2, R3은 서로 달라도 좋고, 수소, 불소, 메틸기 또는 -O－ 결합이고, 또한 n은 5∼1000의 정수임)
  2. 삭제
  3. 제 1 항에 있어서,
    상기 실록산 수지가 테트라알콕실란과 알킬트리알콕시실란 및/또는 트리알콕시실란을 몰비로 O:1∼1:0의 비율로 함유하는 혼합물을 가열 처리하여, 테트라알콕시실란과 알킬트리알콕시실란 및/또는 트리알콕시실란의 합계량 100몰에 대해, 몰 기준으로 100∼400몰의 알콜을 탈리시켜서 얻은 실록산 수지인 것을 특징으로 하는 실리콘계 조성물.
  4. 제 1 항에 있어서,
    상기 실록산 수지 중의 탄소 농도가, 실록산 수지 중의 전체 원자에 대하여 1∼80원자%의 범위에 있는 것을 특징으로 하는 실리콘계 조성물.
  5. 제 1 항에 있어서,
    상기 실록산 수지 중의 규소에 직접 결합하고 있는 수소 원자의 농도가 실록산 수지 중의 전체 원자에 대해 1∼25원자%의 범위인 것을 특징으로 하는 실리콘계 조성물.
  6. 제 1 항에 있어서,
    실록산 수지 100중량부에 대하여 실리콘 화합물이 0.1∼200중량부인 것을 특징으로 하는 실리콘계 조성물.
  7. 공극율이 10∼70체적%이고, 비유전률이 1.4∼2.5이고, 또한 Stud Pull로 측정한 파단 강도가 30∼80MPa이고, 규소와 탄소와 수소와 산소로 되는, 제1항에 기재된 실리콘계 조성물로 구성되는 저유전율막.
  8. 다공 형성을 위한 탈리제를 함유하고, 그 탈리제가 10℃/분의 온도상승 속도로 상온에서부터 온도상승시켜, 중량 감소를 구했을 때의 150℃ 시점에서의 열중량 감소율이 5중량%이상이고, 또한 400℃ 시점에서의 열중량 감소율이 90중량% 이상인 제 1항에 기재된 실리콘계 조성물을 열처리해서 얻어지는 저유전율막을 층간 절연막으로서 갖는 반도체 장치.
  9. 하기 식(3)의 구조를 갖는 실록산 수지와,
    하기 식(2)의 구조를 갖고, 1분자중의 주쇄 중에서의, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수가 9 이하의, 치환기를 가져도 좋은 방향족기]을 형성하는 탄소 원자수와 규소 원자수의 비가 2:1∼12:1이고, 규소와 탄소와 수소로 되는 실리콘 화합물과,
    용제와,
    다공 형성을 위한 탈리제
    를 함유하는 조성물을 열처리하여, 실록산 수지와 실리콘 화합물의 가교를 생기게 함과 동시에, 용제와 탈리제를 기화 처리하여, 공극을 갖는 구조로 하는, 저유전율막의 제조 방법.
    Figure 112007005310617-pat00012
    (여기서, R4, R5는 서로 달라도 좋고, H 또는 탄소수 1∼3의 지방족탄화수소, 또는 탄소수 6∼9의, 치환기를 가져도 좋은 방향족 탄화수소, R6은 탄소수 1∼3의 지방족 탄화수소, 또는 치환기를 가져도 좋은 페닐렌기를 의미하고, 또한 p는 20∼1,000의 정수임)
    Figure 112007005310617-pat00013
    (여기서, R1, R2, R3은 서로 달라도 좋고, 수소, 불소, 메틸기 또는 －O- 결합이이고, 또한 n은 5∼1000의 정수임)
  10. 테트라알콕시실란과 알킬트리알콕시실란 및/또는 트리알콕시실란을 몰비로 0:1∼1:0의 비율로 함유하는 혼합물을 가열 처리하여, 테트라 알콕시실란과 알킬트리알콕시실란 및/또는 트리알콕시실란의 합계량 100몰에 대해서, 몰 기준으로 100∼400몰의 알콜을 탈리시켜서 얻은 실록산 수지와,
    하기 식(2)의 구조를 갖고, 1분자중의 주쇄중에서의, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수가 9 이하이고, 치환기를 가져도 좋은 방향족기]을 형성하는 탄소 원자수와 규소 원자수의 비가 2/1∼12/1이고, 규소와 탄소와 수소로 되는 실리콘 화합물과,
    용제와,
    다공 형성을 위한 탈리제
    를 함유하는 조성물을 열처리 하여, 실록산 수지와 실리콘 화합물의 가교를 일으킴과 동시에, 용제와 탈리제를 기화 처리하여, 공극을 갖는 구조로 하는, 저유전율막의 제조 방법.
    Figure 112007005310617-pat00014
    (여기서, R4, R5는 서로 달라도 좋고, H 또는 탄소수 1∼3의 지방족탄화수소, 또는 탄소수 6∼9의, 치환기를 가져도 좋은 방향족 탄화수소, R6은 탄소수 1∼3의 지방족 탄화수소, 또는 치환기를 가져도 좋은 페닐렌기를 의미하고, 또한 p는 20∼1,000의 정수임)
  11. SiO4 결합과, C-Si-O3 결합과, -X- 결합[X는 (C)m(m=1∼3) 또는 탄소수 9 이하의, 치환기를 가져도 좋은 방향족기]을 갖고, 공극율이 10∼70체적%이고, 비유전률이 1.4∼2.5인 저유전율막.
KR1020010063426A 2001-03-23 2001-10-15 실리콘계 조성물, 저유전율막, 반도체 장치 및 저유전율막의 제조 방법 KR100726269B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00084475 2001-03-23
JP2001084475A JP4545973B2 (ja) 2001-03-23 2001-03-23 シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法

Publications (2)

Publication Number Publication Date
KR20020075191A KR20020075191A (ko) 2002-10-04
KR100726269B1 true KR100726269B1 (ko) 2007-06-08

Family

ID=18940139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010063426A KR100726269B1 (ko) 2001-03-23 2001-10-15 실리콘계 조성물, 저유전율막, 반도체 장치 및 저유전율막의 제조 방법

Country Status (6)

Country Link
US (2) US6780498B2 (ko)
JP (1) JP4545973B2 (ko)
KR (1) KR100726269B1 (ko)
CN (1) CN1220731C (ko)
DE (2) DE10164943B4 (ko)
TW (1) TWI238844B (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030054115A1 (en) * 2001-09-14 2003-03-20 Ralph Albano Ultraviolet curing process for porous low-K materials
JP3859540B2 (ja) 2002-05-14 2006-12-20 松下電器産業株式会社 低誘電率絶縁膜形成用材料
US6949456B2 (en) * 2002-10-31 2005-09-27 Asm Japan K.K. Method for manufacturing semiconductor device having porous structure with air-gaps
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
TWI240959B (en) 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US7098149B2 (en) * 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
JP2004311597A (ja) * 2003-04-03 2004-11-04 Ngk Spark Plug Co Ltd 補強材付き半導体素子、半導体素子と補強材と基板とからなる配線基板及びその製造方法
JP2005064226A (ja) 2003-08-12 2005-03-10 Renesas Technology Corp 配線構造
US20070107317A1 (en) * 2003-10-22 2007-05-17 Japan Science And Technology Agency Liquid composition, manufacturing method thereof, low dielectric constant films, abrasive materials, and electronic components
JP2005175060A (ja) 2003-12-09 2005-06-30 Jsr Corp 絶縁膜およびその形成方法、ならびに膜形成用組成物
US7088010B2 (en) * 2003-12-18 2006-08-08 Intel Corporation Chip packaging compositions, packages and systems made therewith, and methods of making same
JP4498732B2 (ja) * 2003-12-25 2010-07-07 積水化学工業株式会社 多孔質体およびその製造方法
TW200538491A (en) * 2004-01-16 2005-12-01 Jsr Corp The composition of forming insulating film and the method of producing insulating film
WO2005068538A1 (ja) * 2004-01-16 2005-07-28 Jsr Corporation ポリマーの製造方法、ポリマー、絶縁膜形成用組成物、絶縁膜の製造方法、および絶縁膜
WO2005082976A1 (ja) * 2004-02-26 2005-09-09 Jsr Corporation ポリマーおよびその製造方法、絶縁膜形成用組成物、ならびに絶縁膜およびその形成方法
JP2005272816A (ja) * 2004-02-26 2005-10-06 Jsr Corp ポリマーおよびその製造方法、絶縁膜形成用組成物、ならびに絶縁膜およびその形成方法
JP5110239B2 (ja) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 有機シリカ系膜の形成方法、膜形成用組成物
JP5110238B2 (ja) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法
WO2005108469A1 (ja) * 2004-05-11 2005-11-17 Jsr Corporation 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物
CN100423210C (zh) * 2004-06-30 2008-10-01 中芯国际集成电路制造(上海)有限公司 超低介电常数薄膜及其制造方法
US8901268B2 (en) 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
US20060166491A1 (en) * 2005-01-21 2006-07-27 Kensaku Ida Dual damascene interconnection having low k layer and cap layer formed in a common PECVD process
US7262127B2 (en) * 2005-01-21 2007-08-28 Sony Corporation Method for Cu metallization of highly reliable dual damascene structures
US20060163731A1 (en) * 2005-01-21 2006-07-27 Keishi Inoue Dual damascene interconnections employing a copper alloy at the copper/barrier interface
JP2006351880A (ja) * 2005-06-16 2006-12-28 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法及び層間絶縁膜の膜構造
JP4860953B2 (ja) 2005-07-08 2012-01-25 富士通株式会社 シリカ系被膜形成用材料、シリカ系被膜及びその製造方法、多層配線及びその製造方法、並びに、半導体装置及びその製造方法
FR2889850B1 (fr) * 2005-08-19 2007-11-02 Rhodia Chimie Sa Revetement silicone de faible constante dielectrique, procede de preparation et application aux circuits integres
US7300868B2 (en) 2006-03-30 2007-11-27 Sony Corporation Damascene interconnection having porous low k layer with a hard mask reduced in thickness
US20070232062A1 (en) * 2006-03-31 2007-10-04 Takeshi Nogami Damascene interconnection having porous low k layer followed by a nonporous low k layer
US7927664B2 (en) * 2006-08-28 2011-04-19 International Business Machines Corporation Method of step-and-flash imprint lithography
EP2124250A4 (en) * 2007-03-13 2014-06-25 Fujitsu Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP5119832B2 (ja) * 2007-09-27 2013-01-16 富士通株式会社 界面ラフネス緩和膜、配線層、半導体装置および半導体装置の製造方法
JP5304983B2 (ja) * 2008-02-12 2013-10-02 Ｊｓｒ株式会社 ケイ素含有膜形成用組成物
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
KR101354637B1 (ko) * 2009-12-30 2014-01-22 제일모직주식회사 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR101344795B1 (ko) 2009-12-31 2013-12-26 제일모직주식회사 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
JP2012104616A (ja) * 2010-11-09 2012-05-31 Hiroshima Univ 低誘電率膜の前駆体組成物及びこれを用いた低誘電率膜の製造方法
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
RU2496167C1 (ru) * 2012-02-21 2013-10-20 Общество с ограниченной ответственностью "Инвест-Энерго" Кремнийорганическая электроизоляционная гидрофобная композиция для высоковольтных изоляторов
US9312203B2 (en) * 2013-01-02 2016-04-12 Globalfoundries Inc. Dual damascene structure with liner
EP3194502A4 (en) 2015-04-13 2018-05-16 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
CN107586570B (zh) * 2017-10-16 2021-10-01 北京三聚环保新材料股份有限公司 一种硅改性载体的制备方法以及由该载体制备的脱氧剂和该脱氧剂的制备方法
CN110028640B (zh) * 2019-04-23 2021-08-06 湘潭大学 一种基于三苯基咪唑-间苯三酚的多孔聚合物及其制备方法和用途

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5599624A (en) * 1995-07-03 1997-02-04 General Electric Company Amorphous silicon oxycarbide coated silicon carbide or carbon fibers
US5776990A (en) * 1991-09-13 1998-07-07 International Business Machines Corporation Foamed polymer for use as dielectric material
US6043330A (en) * 1997-04-21 2000-03-28 Alliedsignal Inc. Synthesis of siloxane resins

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5872923A (ja) * 1981-10-28 1983-05-02 Hitachi Ltd 液晶表示素子
US4778722A (en) * 1986-05-15 1988-10-18 Ube Industries, Ltd. Reinforcing fibers and composite materials reinforced with said fibers
JPH02222511A (ja) * 1989-02-23 1990-09-05 Showa Electric Wire & Cable Co Ltd 耐熱コイルの製造方法
JPH0570119A (ja) 1991-09-12 1993-03-23 Kawasaki Steel Corp 半導体装置の製造方法
JPH07296648A (ja) * 1994-03-01 1995-11-10 Hitachi Cable Ltd 高耐熱絶縁電線
JPH08130247A (ja) * 1994-10-31 1996-05-21 Nippon Zeon Co Ltd シロキサン系ポリマー含有塗布液及びその製造方法
JP3499393B2 (ja) * 1996-02-16 2004-02-23 鐘淵化学工業株式会社 ケイ素系化合物を主成分とする予備硬化物及びそれを用いた成形体の作製方法
JP3489946B2 (ja) * 1996-11-08 2004-01-26 富士通株式会社 半導体装置の絶縁膜形成方法及び絶縁膜形成材料
JPH11124436A (ja) * 1997-03-27 1999-05-11 Osaka Gas Co Ltd 樹脂組成物、その製造方法および成形物
JPH1154498A (ja) * 1997-07-31 1999-02-26 Fujitsu Ltd 低誘電率絶縁膜とその形成方法、及びそれを用いた半導体装置
JPH11199778A (ja) * 1997-12-29 1999-07-27 Dow Corning Toray Silicone Co Ltd 硬化性シルフェニレン系ポリマー組成物
JPH11214382A (ja) * 1998-01-29 1999-08-06 Fujitsu Ltd 低誘電率絶縁材料、実装回路基板、及び、電気的固体装置
JPH11233500A (ja) 1998-02-13 1999-08-27 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法及びそれを用いた半導体装置と半導体装置製造方法
JP3559441B2 (ja) * 1998-03-05 2004-09-02 テルモ株式会社 チューブユニットシステム
JP3362675B2 (ja) * 1998-09-08 2003-01-07 日本電気株式会社 半導体装置及びその製造方法
JP4528377B2 (ja) * 1998-12-25 2010-08-18 富士通株式会社 多孔性ポリマー薄膜及び半導体装置
JP2000273176A (ja) * 1999-03-26 2000-10-03 Fujitsu Ltd 絶縁膜形成方法及び半導体装置
US6204202B1 (en) * 1999-04-14 2001-03-20 Alliedsignal, Inc. Low dielectric constant porous films
EP1050601A1 (en) 1999-05-04 2000-11-08 Applied Materials, Inc. Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film
JP3483500B2 (ja) * 1999-05-28 2004-01-06 富士通株式会社 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
US6225238B1 (en) * 1999-06-07 2001-05-01 Allied Signal Inc Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
JP2001002989A (ja) * 1999-06-21 2001-01-09 Jsr Corp 膜形成用組成物、膜の形成方法および低密度膜
KR20000030069A (ko) 1999-08-21 2000-06-05 이정욱 자외선 감지소자
US6318124B1 (en) * 1999-08-23 2001-11-20 Alliedsignal Inc. Nanoporous silica treated with siloxane polymers for ULSI applications
JP2001098224A (ja) * 1999-09-28 2001-04-10 Hitachi Chem Co Ltd シリカ系被膜、シリカ系被膜の形成方法及びシリカ系被膜を有する電子部品
US6171687B1 (en) * 1999-10-18 2001-01-09 Honeywell International Inc. Infiltrated nanoporous materials and methods of producing same
JP4756526B2 (ja) * 1999-10-25 2011-08-24 富士通株式会社 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置
JP3604007B2 (ja) 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
JP4507377B2 (ja) * 2000-09-25 2010-07-21 Ｊｓｒ株式会社 ケイ素ポリマー、膜形成用組成物および絶縁膜形成用材料
JP2002167438A (ja) * 2000-11-29 2002-06-11 Jsr Corp ケイ素ポリマー、膜形成用組成物および絶縁膜形成用材料
JP3840127B2 (ja) * 2001-03-27 2006-11-01 独立行政法人産業技術総合研究所 低誘電率ボラジン−ケイ素系高分子からなる層間絶縁膜及びこれにより構成された半導体装置
JP2002363286A (ja) * 2001-06-11 2002-12-18 Jsr Corp シリカ膜の形成方法、シリカ膜、絶縁膜および半導体装置
JP3886779B2 (ja) * 2001-11-02 2007-02-28 富士通株式会社 絶縁膜形成用材料及び絶縁膜の形成方法
US6786498B1 (en) * 2003-04-28 2004-09-07 Giant Manufacturing Co., Ltd. Shock absorbing device for a bicycle

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5776990A (en) * 1991-09-13 1998-07-07 International Business Machines Corporation Foamed polymer for use as dielectric material
US5599624A (en) * 1995-07-03 1997-02-04 General Electric Company Amorphous silicon oxycarbide coated silicon carbide or carbon fibers
US6043330A (en) * 1997-04-21 2000-03-28 Alliedsignal Inc. Synthesis of siloxane resins

Also Published As

Publication number Publication date
US20030003288A1 (en) 2003-01-02
US7358299B2 (en) 2008-04-15
KR20020075191A (ko) 2002-10-04
DE10164943B4 (de) 2009-02-26
DE10154771B4 (de) 2013-02-14
US6780498B2 (en) 2004-08-24
JP2002284998A (ja) 2002-10-03
TWI238844B (en) 2005-09-01
CN1376740A (zh) 2002-10-30
DE10154771A1 (de) 2002-10-10
US20040180188A1 (en) 2004-09-16
CN1220731C (zh) 2005-09-28
JP4545973B2 (ja) 2010-09-15

Similar Documents

Publication Publication Date Title
KR100726269B1 (ko) 실리콘계 조성물, 저유전율막, 반도체 장치 및 저유전율막의 제조 방법
JP3604007B2 (ja) 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
KR100751990B1 (ko) 극저 유전 상수를 갖는 박막을 캡핑하는 방법 및 이로부터 제조된 기판
EP1308476B1 (en) Insulation film forming material, insulation film, method for forming the insulation film, and semiconductor device
US20060276029A1 (en) Semiconductor device and method for manufacturing same
KR100785727B1 (ko) 절연막 형성용 조성물 및 반도체 장치의 제조 방법
JP2003508895A (ja) Ｕｌｓｉ用途のためにシロキサンポリマーで処理されたナノポーラスシリカ
KR101130504B1 (ko) 규소 함유 피막의 제조방법, 규소 함유 피막 및 반도체 장치
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
US8207059B2 (en) Silicon compound, ultraviolet absorbent, method for manufacturing multilayer wiring device and multilayer wiring device
JP4459096B2 (ja) 半導体装置の製造方法
JP4257272B2 (ja) 半導体装置及びその製造方法
JP2003273098A (ja) 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置
JP2004281535A (ja) 被膜形成材料、絶縁膜の製造方法及び半導体装置
JP3981870B2 (ja) 半導体装置の製造方法
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
JP2004186593A (ja) 低誘電率絶縁膜及びその製造方法並びに半導体装置
JP2004238470A (ja) 多孔性被膜形成用塗布液、絶縁膜及びその製造方法ならびに半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee