CN100423210C - 超低介电常数薄膜及其制造方法 - Google Patents
超低介电常数薄膜及其制造方法 Download PDFInfo
- Publication number
- CN100423210C CN100423210C CNB2004100256438A CN200410025643A CN100423210C CN 100423210 C CN100423210 C CN 100423210C CN B2004100256438 A CNB2004100256438 A CN B2004100256438A CN 200410025643 A CN200410025643 A CN 200410025643A CN 100423210 C CN100423210 C CN 100423210C
- Authority
- CN
- China
- Prior art keywords
- ultralow dielectric
- coating
- deielectric
- silicate glass
- fluoridize
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种超低介电常数膜及其制造方法。超低介电常数膜是在已形成有铜互连线的膜层上顺序形成的多层膜构成的叠层膜，叠层膜包括：SiN或SiC铜扩散阻挡层；加氟的硅酸盐玻璃(FSG)或纯硅酸盐玻璃(USG)。可以防止胺在随后进行的光刻腐蚀构图中损坏光刻胶，造成互连断开的缺陷，防止含碳的氧化硅(SiOC)低介电常数介质膜灰化损坏，和增大低介电常数含碳的氧化硅(SiOC)介质膜的硬度，以利于后续的CMP处理。
Description
技术领域
本发明涉及半导体集成电路器件中，要在其中形成导电接触栓的超低介电常数薄膜及其制造方法。
背景技术
半导体集成电路器件具有多层结构，通过通孔中形成的导电接触栓实现层与层之间的连接(参见中国专利公开号，CN 1185026A)。导电接触栓形成在低介电常数介质膜中，目前最新的组件结构均采用低介电常数材料(低电容)及铜导线技术(低阻值)来降低多层金属连接中的时间延迟效应。因此，低介电常数介质膜是减少互连线断开的关键，而且用低介电常数介质膜可以减小杂散容量。但是，为了达到低介电性质，低介电常数材料一般组织松散，机械强度不理想。也就是说，低介电常数的介质膜太软，在随后进行的化学机械研磨(CMP)中容易出现叠层膜分开和通孔损坏等问题。
图1显示出低介电常数介质膜的损坏模式。在低介电常数介质膜中形成通孔所进行的光刻腐蚀工艺中，高分辨率光刻胶对胺造成的损坏更敏感。造成高分辨率光刻胶损坏的胺来自例如用SiN或SiCN构成的阻挡层，SiON层，或进行铜等离子体处理中用的NH3。由于光刻胶损坏而形成的损坏区中不能形成连接互连线的导电栓，造成互连断开。
本发明采用的超低介电常数介质膜具有如下特点：
密度比一般的低介电常数介质膜(介电常数一般为2.8～3.5)低很多；超低介电常数介质膜更软，硬度＜1Gpa，而一般的低介电常数介质膜硬度在1.5～2.0Gpa；杨氏模数(Young’s Modulus)的比较，本发明的超低介电常数介质膜小于8Gpa，而一般的低介电常数介质膜大于8.5Gpa；本发明的超低介电常数介质膜中有微孔(pore)，而一般的低介电常数介质膜中没有。
发明内容
为了克服上述的由于超低介电常数材料硬度低，在CMP的时候容易过度磨损的缺点提出本发明
本发明的一个目的是，提出一种超低介电常数介质膜。用按本发明的超低介电常数介质膜可以防止在随后进行的CMP处理中造成的叠层膜层分开和通孔损坏，而且，超低介电常数的介质膜的介电常数不增大。
按本发明的另一个目的是提出一种超低介电常数介质膜的形成方法。用按本发明方法制造的超低介电常数介质膜可以防止在随后进行的CMP处理中造成的叠层膜层分开和通孔损坏，而且，超低介电常数的介质膜的介电常数不增大。
按本发明的超低介电常数膜是多层膜构成的叠层膜，在已形成有铜互连线的膜层上顺序形成：SiN或SiC铜扩散阻挡层(1)、第一加氟的硅酸盐玻璃(FSG)或纯硅酸盐玻璃(USG)层(2)、含碳的氧化硅(SiOC)超低介电常数介质膜(3)、和第二加氟的硅酸盐玻璃层(4)。位于含碳的氧化硅(SiOC)超低介电常数介质膜(3)下面的第一加氟的硅酸盐玻璃(2)可以阻挡来自下面的SiN或SiC铜扩散阻挡层(1)中的胺(NHx)。位于含碳的氧化硅(SiOC)超低介电常数介质膜(3)上面的第二加氟的硅酸盐玻璃层(4)可以阻挡来自上面氮化化硅(SiON)中的胺(NHx)和来自铜等离子体处理中的胺(NHx)，防止含碳的氧化硅(SiOC)超低介电常数介质膜(3)灰化损坏，和增大超低介电常数含碳的氧化硅(SiOC)介质膜(3)的硬度，以利于后续的CMP处理。在这样构成的超低介电常数介质膜中能形成连接上层和下层互连线的高质量的导电接触栓，例如铜栓。
附图说明
本申请书中包括的附图显示出本发明的实施例，本申请中包括的附图是说明书的一个构成部分，附图与说明书和权利要求书一起用于说明本发明的实质内容，用于更好地理解本发明。附图中相同或相似的构成部分用相同的参考数字指示。附图中：
图1是现有的其中形成有导电栓的超低介电常数介质膜电子显微镜照片；
图2是显示按本发明的其中形成有导电栓的叠层超低介电常数介质膜的结构剖视图；
图3是显示形成按本发明的叠层超低介电常数介质膜结构的流程图。
附图中参考数字指示的内容说明：
1.氮化硅(SiN)或碳化硅(SiC)构成的铜扩散阻挡层
2.第一加氟的硅酸盐玻璃层；
3.例如是含碳的氧化硅(SiOC)的超低介电常数介质膜：
4.第二加氟的硅酸盐玻璃层；
5.在有叠层结构的超低介电常数介质膜中形成的铜栓。
具体实施方式
以下参见附图说明按本发明的超低介电常数介质膜的结构和形成方法。
按本发明的超低介电常数介质膜是叠置的多层膜，包括：铜扩散阻挡层(1)、第一加氟的硅酸盐玻璃层(FSG)或纯硅酸盐玻璃(USG)层(2)、CVD方法淀积的超低介电常数膜(以下简称：ultra Low k)是介电常数
范围例如是1～2.5的含碳氧化硅(SiOC)膜(3)、第二加氟的硅酸盐玻璃层(FSG)(4)。
按本发明的超低介电常数介质膜的形成方法包括在已形成有铜互连线的膜层上顺序进行以下步骤：
步骤1，进行铜等离子体处理；
步骤2，用物理气相淀积(例如，溅射)方法用氮化硅(SIN)或碳化硅(SiC)构成的铜扩散阻挡层(1)，淀积的条件是：
用氮化硅(SiN)构成的铜扩散阻挡层(1)时的淀积条件是：
温度：300-400℃，压力：2-10Torr，射频(RF)功率：50.700W
气体：SiH4，NI-13，N2或SiH4，He，N2
用碳化硅(SiC)构成的铜扩散阻挡层(1)时的淀积条件是：
温度：300-400℃，压力：2.10Torr，射频(RF)功率：50-700W
气体：3MS，NH3，N2(3MS＝三甲基硅烷)或3MS，NH3，He或4MS，NH3，N2(4MS：四甲基硅烷)或4MS，NH3，He；铜扩散阻挡层(1)的厚度是20to 2000
；
步骤3，用化学气相淀积法(CVD)淀积超低介电常数膜(ultra Low k)，超低介电常数膜是介电常数范围例如是1～2.5的含碳氧化硅(SiOC)膜(3)，膜层厚度为500to 10um；或用旋涂方法形成第一加氟的硅酸盐玻璃层(FSG)(2)，形成第一加氟的硅酸盐玻璃层(FSG)(2)的旋涂方法用的旋转速度是：3000rpm(旋转次数/分钟)；或氧化膜(Oxide)，所形成的膜层厚度范围是200
到500。
所形成的超低介电常数膜是介电常数范围例如是1～2.5以下的含碳氧化硅(SiOC)膜(3)，也可以是超低介电常数膜(ultra Low k)，或者是加氟的硅酸盐玻璃层(FSG)，或者是氧化膜(Oxide)；或者是超低介电常数膜/力口氟的硅酸盐玻璃层(Ultra Lowk/FSG)的组合膜；或者是超低介电常数膜/氧化膜(Ulna Low k/oxide)的组合膜；或者是超低介电常数膜/加氟的硅酸盐玻璃层/氧化膜(Ulna Low k/FSG/Oxide)或者是超低介电常数膜/氧化膜/加氟的硅酸盐玻璃层(Ulna Low k/Oxide/FSG)的组合膜；或者是加氟的硅酸盐玻璃层/超低介电常数膜/氧化膜(FSG/Ultra Lowk/Oxide)的组合膜；或者是加氟的硅酸盐玻璃层/氧化膜/超低介电常数膜/(FSG/Oxide/Ultra Low k)的组合膜；或者是加氟的硅酸盐玻璃层/超低介电常数膜的组合膜(FSG/Ultra Low k)；或者是加氟的硅酸盐玻璃层/氧化膜(FSG/oxide)的组合膜；或者是氧化膜/an氟的硅酸盐玻璃层/超低介电常数膜(Oxide/FSG/Ultra Low k)的组合膜；或者是氧化膜/超低介电常数膜/加氟的硅酸盐玻璃层的组合膜(Oxide/Ultra Low k/FSG)；或各种组合膜。
超低介电常数的含碳氧化硅(SiOC)介质膜的形成条件是：
温度：300-400℃，压力：2-10Torr，低频射频(RF)功率：50-700W，高频射频(RF)功率：50-700W
气体：OMCAT(八甲基环四硅氧烷)/02/He，或OMCAT/C02/He，或OMCAT/N02/He，或TOMCAT(四甲基环四硅氧烷)/C02/He，或TOMCAT/02/He或TOMCAT/N2O/He。
步骤4，已形成的氮化硅(SiN)或碳化硅(SiC)构成的铜扩散阻挡层(1)、用化学气相淀积法(CVD)淀积超低介电常数膜、或用旋涂方法形成第一加氟的硅酸盐玻璃层(以下简称：FSG)(2)、或氧化膜构图，形成有凹槽的通孔；
步骤5，除去部分用化学气相淀积法(CVD)淀积超低介电常数膜、或用旋涂方法形成第一加氟的硅酸盐玻璃层(2)，除去的膜的厚度是通孔的高度，例如200
到500
。
步骤6，淀积超低介电常数介质膜，在超低介电常数介质膜上用旋涂方法形成第二加氟的硅酸盐玻璃层(4)，旋涂方法形成第二加氟的硅酸盐玻璃层(4)的旋转次数是：3000rpm(旋转次数/分钟)；形成的膜的厚度是3000到1000
。
步骤7，淀积超低介电常数介质膜，或，第二加氟的硅酸盐玻璃层(4)，并进行CMP平整处理，形成的膜层厚度范围是500
到1000
。第二加氟的硅酸盐玻璃层(4)形成条件是；
温度：300-400℃，压力：2.10Tort，射频(RF)功率：50-700W
气体：SiH4，SiF4，N2O，N2；或SiH4，SiF4，O2，He，N2。
通过以上步骤形成具有叠层结构的超低介电常数膜。然后在光刻腐蚀构图形成有凹槽的通孔中形成导电栓，例如铜栓，用所形成的铜栓连接上层和下层的铜互连线。
用按本发明的有叠层结构的超低介电常数膜可以在形成例如铜栓的导电栓的光刻腐蚀构图中，防止光刻胶损坏而不能形成通孔，和防止不能形成用于互连的例如铜栓的导电栓。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明的范围内。本发明要求保护的范围由所附的权利要求书及其等效物界定。
Claims (16)
1. 超低介电常数膜，其特征是，超低介电常数膜是在已形成有铜互连线的膜层上顺序形成的多层膜构成的叠层膜，叠层膜包括：
SiN或SiC铜扩散阻挡层(1)；
第一加氟的硅酸盐玻璃层或纯硅酸盐玻璃层(2)；
含碳的氧化硅超低介电常数介质膜(3)；和
第二加氟的硅酸盐玻璃层(4)；
其中，位于含碳的氧化硅超低介电常数介质膜(3)下面的加氟的硅酸盐玻璃可以阻挡来自下面的SiN或SiC铜扩散阻挡层中的胺；
位于含碳的氧化硅超低介电常数介质膜(3)上面的加氟的硅酸盐玻璃可以阻挡来自上面氮氧化硅中的胺和来自铜等离子体处理中的胺，防止含碳的氧化硅超低介电常数介质膜灰化损坏，和增大含碳的氧化硅超低介电常数介质膜(3)的硬度，以利于后续的CMP处理。在这样构成的超低介电常数介质膜中能形成连接上层和下层互连线的高质量的导电栓。
2. 按权利要求1的超低介电常数膜，其特征是，铜扩散阻挡层(1)的厚度是20至
3. 按权利要求1的超低介电常数膜，其特征是，第一加氟的硅酸盐玻璃层(2)用旋涂法形成。
4. 按权利要求1的超低介电常数膜，其特征是，第一加氟的硅酸盐玻璃层(2)的厚度范围是
到
5. 按权利要求1的超低介电常数膜，其特征是，含碳的氧化硅超低介电常数介质膜(3)用化学气相淀积方法淀积；
6. 按权利要求5的超低介电常数膜，其特征是，含碳的氧化硅超低介电常数介质膜(3)的介电常数范围是1～2.5。
7. 按权利要求5的超低介电常数膜，其特征是，含碳的氧化硅超低介电常数介质膜(3)的膜层厚度为
至10μm。
8. 按权利要求1的超低介电常数膜，其特征是，用旋涂法形成第二加氟的硅酸盐玻璃层(4)。
9. 按权利要求5的超低介电常数膜，其特征是，第二加氟的硅酸盐玻璃层(4)的厚度范围是
到
10. 超低介电常数膜的制造方法，其特征是，包括在已形成有铜互连线的膜层上顺序进行以下步骤：
步骤1，进行铜等离子体处理；
步骤2，淀积用氮化硅或碳化硅构成的铜扩散阻挡层(1)，铜扩散阻挡层(1)的厚度是20到
步骤3，形成含碳的氧化硅超低介电常数介质膜(3)或加氟的硅酸盐玻璃层(2)或氧化膜，
-所述含碳的氧化硅超低介电常数介质膜(3)用化学气相淀积法淀积形成，其为介电常数范围为1～2.5的含碳氧化硅膜，膜层厚度为
至10μm；
-所述加氟的硅酸盐玻璃层(2)用旋涂方法形成，旋涂方法的旋转速度是：3000rpm；
-所述氧化膜所形成的膜层厚度范围是
到
步骤4，用已形成的铜扩散阻挡层(1)，以及含碳的氧化硅超低介电常数介质膜(3)或加氟的硅酸盐玻璃层(2)或氧化膜构图，形成有凹槽的通孔；
步骤5，去除部分含碳的氧化硅超低介电常数介质膜(3)或加氟的硅酸盐玻璃层(2)或氧化膜，去除的膜的厚度是通孔的高度，范围是
到
步骤6，淀积含碳的氧化硅超低介电常数介质膜(3)，在所述含碳的氧化硅超低介电常数介质膜(3)上用旋涂方法形成加氟的硅酸盐玻璃层(4)，旋涂方法形成加氟的硅酸盐玻璃层(4)的旋转次数是：3000rpm；形成的膜的厚度是
到
步骤7，淀积含碳的氧化硅超低介电常数介质膜(3)或加氟的硅酸盐玻璃层(4)，并进行CMP，形成的膜层厚度范围是到
11. 按权利要求10的超低介电常数膜制造方法，其特征是，第一加氟的硅酸盐玻璃层(2)的厚度范围是
到
12. 按权利要求10的超低介电常数膜制造方法，其特征是，含碳氧化硅的超低介电常数膜(3)的介电常数范围是1～2.5。
13. 按权利要求10的超低介电常数膜制造方法，其特征是，含碳氧化硅的超低介电常数膜(3)的膜层厚度范围是
至10um。
14. 按权利要求10的超低介电常数膜制造方法，其特征是，步骤2中，用氮化硅构成铜扩散阻挡层(1)的淀积条件是：温度：300-400℃，压力：2-10Torr，射频功率：50-700W
气体：SiH4，NH3，N2；或SiH4，He，N2。
15. 按权利要求10的超低介电常数膜制造方法，其特征是，步骤2中，用碳化硅构成的铜扩散阻挡层(1)时的淀积条件是：
温度：300-400℃，压力：2-10Tort，射频功率：50-700W
气体：三甲基硅烷，NH3，N2或三甲基硅烷，NH3，He或四甲基硅烷，NH3，N2，或四甲基硅烷，NH3，He。
16. 按权利要求10的超诋介电常数膜制造方法，其特征是，所述含碳的氧化硅超低介电常数介质膜(3)的形成条件是：温度：300-400℃，压力：2-10Torr，低频射频功率：50-700W，高频射频功率：50-700W
气体：八甲基环四硅氧烷和O2和He，或八甲基环四硅氧烷和CO2和He，或八甲基环四硅氧烷和NO2和He，或四甲基环四硅氧烷和CO2和He，或四甲基环四硅氧烷和O2和He，或四甲基环四硅氧烷和N2O和He。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100256438A CN100423210C (zh) | 2004-06-30 | 2004-06-30 | 超低介电常数薄膜及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100256438A CN100423210C (zh) | 2004-06-30 | 2004-06-30 | 超低介电常数薄膜及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1716547A CN1716547A (zh) | 2006-01-04 |
| CN100423210C true CN100423210C (zh) | 2008-10-01 |
Family
ID=35822211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100256438A Expired - Fee Related CN100423210C (zh) | 2004-06-30 | 2004-06-30 | 超低介电常数薄膜及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100423210C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315116B (zh) * | 2010-06-30 | 2013-07-31 | 中芯国际集成电路制造(上海)有限公司 | 一种在晶圆上淀积掺氟氧化硅薄膜的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000200784A (ja) * | 1998-12-09 | 2000-07-18 | Applied Materials Inc | 比誘電率の低いナノ多孔性コポリマ―膜 |
| CN1376740A (zh) * | 2001-03-23 | 2002-10-30 | 富士通株式会社 | 硅基组合物、低介电常数膜、半导体器件以及制造低介电常数膜的方法 |
| US6596652B2 (en) * | 2001-03-06 | 2003-07-22 | United Microelectronics Corp. | Method of fabricating low dielectric constant film |
| JP2004095728A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2004
- 2004-06-30 CN CNB2004100256438A patent/CN100423210C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000200784A (ja) * | 1998-12-09 | 2000-07-18 | Applied Materials Inc | 比誘電率の低いナノ多孔性コポリマ―膜 |
| US6596652B2 (en) * | 2001-03-06 | 2003-07-22 | United Microelectronics Corp. | Method of fabricating low dielectric constant film |
| CN1376740A (zh) * | 2001-03-23 | 2002-10-30 | 富士通株式会社 | 硅基组合物、低介电常数膜、半导体器件以及制造低介电常数膜的方法 |
| JP2004095728A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1716547A (zh) | 2006-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362091B1 (en) | Method for making a semiconductor device having a low-k dielectric layer | |
| US7662722B2 (en) | Air gap under on-chip passive device | |
| US6255217B1 (en) | Plasma treatment to enhance inorganic dielectric adhesion to copper | |
| US8822331B2 (en) | Anchored damascene structures | |
| US9824918B2 (en) | Method for electromigration and adhesion using two selective deposition | |
| JP2004153280A (ja) | エアギャップを有する多孔構造を有する半導体素子及びその製造方法 | |
| US8993435B2 (en) | Low-k Cu barriers in damascene interconnect structures | |
| US8957519B2 (en) | Structure and metallization process for advanced technology nodes | |
| JP2006216746A (ja) | 半導体装置 | |
| JPH1074755A (ja) | マイクロエレクトロニク構造および形成方法 | |
| WO2006046487A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR101354126B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| KR20120073368A (ko) | 다공성 다이아몬드 막의 제조법 | |
| US7588995B2 (en) | Method to create damage-free porous low-k dielectric films and structures resulting therefrom | |
| US20060040492A1 (en) | Formation of air gaps in an interconnect structure using a thin permeable hard mask and resulting structures | |
| TW578216B (en) | Method of manufacturing low K layer | |
| JP2009182000A (ja) | 半導体装置およびその製造方法 | |
| TW201834183A (zh) | 隔離金屬化特徵之氣隙 | |
| CN100388480C (zh) | 低介电常数薄膜及其制造方法 | |
| CN100423210C (zh) | 超低介电常数薄膜及其制造方法 | |
| US20050133931A1 (en) | SiOC properties and its uniformity in bulk for damascene applications | |
| US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
| JP4160489B2 (ja) | 半導体装置の製造方法 | |
| US20060125102A1 (en) | Back end of line integration scheme | |
| JP2007088017A (ja) | 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111123 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111123 Address after: 201203 No. 18 Zhangjiang Road, Shanghai Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081001 Termination date: 20180630 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |