JP2007266460A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007266460A
JP2007266460A JP2006091666A JP2006091666A JP2007266460A JP 2007266460 A JP2007266460 A JP 2007266460A JP 2006091666 A JP2006091666 A JP 2006091666A JP 2006091666 A JP2006091666 A JP 2006091666A JP 2007266460 A JP2007266460 A JP 2007266460A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
semiconductor device
porous silica
wiring groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006091666A
Other languages
English (en)
Inventor
Ryotaro Yagi
良太郎 八木
Shinichi Tonari
真一 隣
Yoshikane Shishida
佳謙 宍田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
NEC Corp
Sanyo Electric Co Ltd
Original Assignee
Rohm Co Ltd
NEC Corp
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd, NEC Corp, Sanyo Electric Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006091666A priority Critical patent/JP2007266460A/ja
Priority to US11/729,765 priority patent/US7646101B2/en
Publication of JP2007266460A publication Critical patent/JP2007266460A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】配線用溝の深さ制御が容易で、誘電率が低く、かつリーク電流が増加しにくい多孔質の絶縁層を有する半導体装置およびその製造方法を提供する。
【解決手段】絶縁層５は、半導体基板１上に形成され、かつビア用貫通孔５ａを有している。多孔質シリカ層６は、ビア用貫通孔５ａに連通する配線用溝６ａを有し、かつ絶縁層５上に接して形成されている。導電層８は、ビア用貫通孔５ａ内および配線用溝６ａ内に形成されている。絶縁層５は、炭素と水素と酸素とシリコンとを含み、かつＦＴ−ＩＲにより測定したときに１２７４ｎｍ付近にＳｉ−ＣＨ3結合に起因する吸収ピークを有する材質よりなっている。
【選択図】図１

Description

本発明は半導体装置およびその製造方法に関し、特に、多孔質の絶縁層を有する半導体装置およびその製造方法に関するものである。
近年、半導体装置の高性能化のために配線抵抗と配線間容量とを低減する技術が開発されている。配線抵抗を低減する技術の一つには銅配線の形成が知られている。またこの銅配線は、層間絶縁膜に形成されるため、配線容量の低減には低誘電率の層間絶縁膜を用いる必要がある。この低誘電率の層間絶縁膜として、多孔質の材料を用いた技術が種々提案されている（例えば特許文献１〜３参照）。
一方、誘電率が低く、機械的強度が高く、絶縁性が高い多孔質の材料として多孔質シリカが知られている（例えば特許文献４、５参照）。この多孔質シリカは、塗布液を調製し、その塗布液を塗布した後に乾燥し、焼成することにより得られる。
特開２００４−２２１４９８号公報 特開２００４−１５８７０４号公報 特開２００６−４１０３９号公報 特開２００４−２９２３０４号公報 特開２００５−２７２１８８号公報
しかし、上記の多孔質シリカを半導体装置の層間絶縁膜に用いた場合、以下の問題がある。
この多孔質シリカ単層よりなる層間絶縁膜にビアとそのビアに連通する配線用溝とをエッチングで形成する場合、そのエッチング時における配線用溝の深さ制御が困難になるという問題がある。またエッチングの途中止め時には配線用溝の底部において多孔質シリカにエッチングによるダメージが生じるため、その部分でリーク電流が増加すると共に、誘電率も高くなるという問題もある。
また配線用溝の深さ制御を容易にするために、層間絶縁膜に他の絶縁層と多孔質シリカとの積層構造を用い、他の絶縁層にビアを形成し、多孔質シリカに配線用溝を形成することも考えられる。しかし、この場合、多孔質シリカの形成時の焼成により、他の絶縁層にリーク電流が増加するとともに他の絶縁層の誘電率も高くなるという問題がある。
本発明は、上記の課題を鑑みてなされたものであり、その目的は、配線用溝の深さ制御が容易で、誘電率が低く、かつリーク電流が増加しにくい多孔質の絶縁層を有する半導体装置およびその製造方法を提供することである。
本発明の半導体装置は、半導体基板と、絶縁層と、多孔質シリカ層と、導電層とを備えている。絶縁層は、半導体基板上に形成され、かつ接続用貫通孔を有している。多孔質シリカ層は、接続用貫通孔に連通する配線用溝を有し、かつ絶縁層上に接して形成されている。導電層は、接続用貫通孔内および配線用溝内に形成されている。絶縁層は、炭素と水素と酸素とシリコンとを含み、かつフーリエ変換赤外吸収分光法により測定したときに１２７４ｎｍ付近にＳｉ−ＣＨ3結合に起因する吸収ピークを有する材質よりなっている。
なお本発明における１２７４ｎｍ付近とは、１２６０ｎｍ以上１２８０ｎｍ以下の範囲を意味する。
本発明の半導体装置によれば、多孔質シリカ層の下に絶縁層が設けられている。このため、多孔質シリカ層にエッチングで配線用溝を形成する際に、絶縁層がエッチングストッパーとして機能する。よって、配線用溝の深さ方向の制御が容易となる。
また絶縁層は多孔質ではないため、配線用溝のエッチングによりダメージを受けにくい。このため、このダメージによるリーク電流の増加や誘電率の上昇を抑制することができる。
また絶縁層はフーリエ変換赤外吸収分光法により測定したときに１２７４ｎｍ付近にＳｉ−ＣＨ3結合に起因する吸収ピークを有する材質よりなっている。このため、多孔質シリカ形成のために焼成を行っても、この絶縁層はリーク電流が増加しにくく、かつ誘電率の上昇も抑えることができる。
上記の半導体装置において好ましくは、多孔質シリカ層の平均細孔径が１ｎｍ以上１０ｎｍ以下である。
上記の半導体装置において好ましくは、絶縁層は、炭素を１０原子％以上４０原子％以下の量で有している。
本発明の半導体装置の製造方法は、原料としてのジメチルジメトキシシランをプラズマ化させることにより、半導体基板上に、炭素と水素と酸素とシリコンとを含む絶縁層を堆積する工程と、その絶縁層の表面に塗布液を塗布した後に乾燥させ、焼成することにより多孔質シリカ層を形成する工程とを備えている。
本発明の半導体装置の製造方法によれば、原料としてのジメチルジメトキシシランをプラズマ化させることにより、半導体基板上に、炭素と水素と酸素とシリコンとを含む絶縁層が形成される。これにより、絶縁層はフーリエ変換赤外吸収分光法により測定したときに１２７４ｎｍ付近にＳｉ−ＣＨ3結合に起因する吸収ピークを有することとなる。このため、多孔質シリカ形成のために焼成を行っても、この絶縁層はリーク電流が増加しにくく、かつ誘電率の上昇も抑えることができる。
上記の半導体装置の製造方法において好ましくは、焼成は、酸素を含む雰囲気下にて行われる。
以上説明したように本発明の半導体装置およびその製造方法によれば、配線用溝の深さ制御が容易で、誘電率が低く、かつリーク電流が増加しにくい多孔質の絶縁層を有する半導体装置を得ることができる。
以下、本発明の実施の形態について図に基づいて説明する。
図１は、本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。図１を参照して、半導体基板１の表面上に絶縁層２が形成されている。この絶縁層２の上面には配線用溝２ａが形成されている。この配線用溝２ａの側壁に沿うようにバリアメタル層３が形成されており、配線用溝２ａを埋め込むように導電層４が形成されている。
この絶縁層２上に、層間絶縁層として絶縁層５と多孔質シリカ層６とが積層して形成されている。絶縁層５は、絶縁層２上に形成されている。この絶縁層５には、絶縁層５を貫通して導電層４の表面に達するビア（接続用貫通孔）５ａが形成されている。多孔質シリカ層６は、絶縁層５上に接して形成されている。この多孔質シリカ層６には、多孔質シリカ層６を貫通してビア５ａに連通する配線用溝６ａが形成されている。このビア５ａと配線用溝６ａとの側壁に沿うようにバリアメタル層７が形成されており、ビア５ａと配線用溝６ａとを埋め込むように、例えば銅よりなる導電層８が形成されている。この導電層８の配線用溝６ａ内を満たす部分が配線部分であり、ビア５ａを満たす部分がビアプラグ部分となっている。
絶縁層５は、炭素と水素と酸素とシリコンとを含み、かつフーリエ変換赤外吸収分光法（ＦＴ−ＩＲ：Fourier Transform Infra-red）により測定したときに１２７４ｎｍ付近にＳｉ−ＣＨ3結合に起因する吸収ピークを有する材質よりなっている。このＦＴ−ＩＲの吸収スペクトルについては、市販の装置：ＦＴＳ３０００（ＤＩＧＩＬＡＢ社製）にサンプルをセットして測定することができる。この絶縁層５は、炭素を１０原子％以上４０原子％以下の量で有していることが好ましい。また絶縁層５は、ｋ（比誘電率）＝２．８〜３．３程度の低誘電率膜である。
また多孔質シリカ層６の平均細孔径は１ｎｍ以上１０ｎｍ以下であることが好ましい。この範囲であれば、十分な機械強度と低誘電率化とを両立させることができる。多孔質シリカ層６は、例えば２．１の比誘電率を有し、８ＧＰａのヤング率を有している。多孔質シリカ層６に形成される孔は外部に通じるオープンポーラス（開気孔）である。またこの平均細孔径は、一般的にはＸ線小角散乱測定装置、例えばリガク社ＡＴＸなどを用いて測定できる。また多孔質シリカ層６は、メソ孔を有することが好ましい。
次に、本実施の形態の半導体装置の製造方法について説明する。
図２〜図５は、本発明の一実施の形態における半導体装置の製造方法を工程順に示す概略断面図である。図２を参照して、半導体基板１上に絶縁層２が形成される。この絶縁層２の表面に、写真製版技術およびエッチング技術により配線用溝２ａが形成される。この配線用溝２ａの側壁に沿うようにバリアメタル層３が形成された後、この配線用溝２ａ内を埋め込むように導電層４が充填される。
この絶縁層２上に、絶縁層５が形成される。この絶縁層５は、炭素と水素と酸素とシリコンとを含むＳｉＯＣＨよりなり、例えば平行平板型のチャンバー内にＨｅ（ヘリウム）ガスをキャリアーガスとしてＤＭＤＭＯＳ（ジメチルジメトキシシラン）を送り込み、平行平板に２７．１２ＭＨｚの交流電圧をかけてＤＭＤＭＯＳをプラズマ化させて、チャンバー内に置かれたシリコンウエハ上に堆積させることにより形成される。
この絶縁層５上に有機成分とシリカオリゴマーからなる塗布液をスピン塗布法を用いて塗布した後に乾燥させ、酸素添加窒素雰囲気にて３００℃から４００℃まで段階的に焼成することにより多孔質シリカ層６が形成される。この焼成の雰囲気は、酸素添加窒素雰囲気に限定されず、酸素を含む雰囲気であればよい。
多孔質シリカ層６上に、フォトレジスト１１が塗布され、写真製版技術によりパターニングされる。このレジストパターン１１をマスクとして多孔質シリカ層６および絶縁層５が順次エッチングされる。
図３を参照して、このエッチングにより、多孔質シリカ層６および絶縁層５を貫通する貫通孔が形成される。これにより、絶縁層５に貫通孔としてのビア５ａが形成される。この後、レジストパターン１１が例えばアッシング等により除去される。
図４を参照して、多孔質シリカ層６上に、フォトレジスト１２が塗布され、写真製版技術によりパターニングされる。このレジストパターン１２をマスクとして多孔質シリカ層６がエッチングされる。
図５を参照して、このエッチングにより、多孔質シリカ層６を貫通して絶縁層５に達する配線用溝６ａが形成される。この配線用溝６ａ形成のためのエッチング時に絶縁層５はエッチングストッパーとして機能する。これにより、配線用溝６ａの深さ制御が容易となる。この後、レジストパターン１２が例えばアッシング等により除去される。
図１を参照して、ビア５ａおよび配線用溝６ａの壁面に沿うようにバリアメタル７が形成される。この後、ビア５ａおよび配線用溝６ａ内を埋め込むように、例えば銅よりなる導電層８が形成される。これにより、本実施の形態の半導体装置が製造される。
得られた多孔質シリカ層６の細孔構造は、シリカ層の断面ＴＥＭ（Transmission Electron Microscope）観察によりランダムな形状の細孔であることが確認される。また多孔質シリカ層６の細孔構造をＸ線回折（ＣｕＫα）により確認することもできる。
また、多孔質シリカ層６の平均細孔径は、上述のＸ線小角散乱測定装置などにより、１ｎｍ〜１０ｎｍの範囲であることが確認される。
次に、本実施の形態における作用効果について説明する。
本実施の形態の半導体装置によれば、多孔質シリカ層６の下に絶縁層５が設けられている。このため、図５で示すように多孔質シリカ層６にエッチングで配線用溝６ａを形成する際に、絶縁層５がエッチンググトッパーとして機能する。よって、配線用溝６ａの深さ方向の制御が容易となる。
また絶縁層５は多孔質ではないため、図５で示す工程における配線用溝６ａのエッチングによりダメージを受けにくい。このため、このダメージによるリーク電流の発生や誘電率の上昇を抑制することができる。
また絶縁層５はＦＴ−ＩＲにより測定したときに１２７４ｎｍ付近にＳｉ−ＣＨ3結合に起因する吸収ピークを有する材質よりなっている。このため、後述するように、多孔質シリカ形成のために焼成を行っても、この絶縁層５はリーク電流が増加しにくく、かつ誘電率の上昇も抑えることができる。
また原料としてのジメチルジメトキシシランをプラズマ化させることにより、炭素と水素と酸素とシリコンとを含む絶縁層５が形成される。これにより、ＦＴ−ＩＲにより測定したときに１２７４ｎｍ付近にＳｉ−ＣＨ3結合に起因する吸収ピークを有する絶縁層５を形成することができる。このため、多孔質シリカ形成のために焼成を行っても、この絶縁層はリーク電流が増加しにくく、かつ誘電率の上昇も抑えることができる。
なお図１に示す実施の形態においては、ビア５ａが形成される絶縁層が絶縁層５の１層のみの場合について説明したが、図６に示すように絶縁層５の下に他の絶縁層９を設け、絶縁層５および９にビア５ａが形成されてもよい。またビア５ａが形成される絶縁層は、３層以上の積層構造よりなっていてもよい。
以下、本発明の実施例について図に基づいて説明する。
本発明者らは、多孔質シリカ層を形成するための焼成を行っても、リーク電流が増加し
にくく、かつ誘電率を低く維持できる絶縁層がないか鋭意検討を行ない、その結果、本発明を完成するに至った。以下に、その検討内容と結果について説明する。
比較例１、比較例２および本発明例の３種類の絶縁層を、それぞれＣＶＤ（Chemical Vapor Deposition）法により３００ｍｍのウエハー上に成膜した試料を準備した。比較例１の絶縁層は、Ｓｉ／Ｃ／Ｏ／Ｈ＝６．３／２４．４／７．３／６２．０原子％の組成とした。また比較例２の絶縁層は、Ｓｉ／Ｃ／Ｏ／Ｈ＝２．９／３４．０／２．０／６１．０原子％の組成とした。また本発明例の絶縁層は、Ｓｉ／Ｃ／Ｏ／Ｈ＝１４．７／１６．２／２１．１／４８．０原子％の組成とした。特に、本発明例の絶縁層は、図７に示すようにステージ６０の温度を３５０℃とし、平行平板型のチャンバー内にＨｅガスをキャリアーガスとしてＤＭＤＭＯＳを送り込み、平行平板に２７．１２ＭＨｚの交流電圧をかけてＤＭＤＭＯＳをプラズマ化させて、チャンバー内に置かれたウエハー５０上に堆積させることにより形成した。また比較例１の絶縁層としては特開２００４−４７８７３号公報に記載されている成膜法で形成された環状シロキサン共重合膜を用い、比較例２の絶縁層としては特許第３１９０８８６号公報に記載されている成膜法で形成された有機シロキサン共重合膜を用いた。
この後、図８に示すように３種類の絶縁層の各々を成膜したウエハー５０を、２％Ｏ2：９８％Ｎ2の雰囲気中、４００℃で６０分間の焼成条件で処理した。この処理を施した３種類の絶縁層の焼成前後のリーク電流値、誘電率、組成変化、ＦＴ−ＩＲ吸収スペクトルを測定した。その結果を、図９〜図１５に示す。
図９は、３種類の絶縁層の各々の焼成前後におけるリーク電流値を測定した結果を示す図である。図９を参照して、比較例１および比較例２の絶縁層では、それぞれ焼成処理後にリーク電流値が１．０×１０-4Ａ／ｃｍ2、１．０×１０-5Ａ／ｃｍ2に上昇したのに対し、本発明例の絶縁層では、焼成処理後でもリーク電流値が１．０×１０-8Ａ／ｃｍ2以下であった。このことから、本発明例の絶縁層は焼成処理後においてもリーク電流値が増加しないことがわかった。
図１０は、３種類の絶縁層の各々の焼成前の誘電率に対する焼成後の誘電率の比（焼成後／焼成前）を測定した結果を示す図である。図１０を参照して、比較例１および比較例２の絶縁層では、それぞれ誘電率の比が２．６倍、１．８倍に上がったのに対し、本発明例の絶縁層では、誘電率の比は焼成処理の前後でほとんど変わらなかった。このことから、本発明例の絶縁層は焼成処理後においても誘電率を低く維持できることがわかった。
図１１は、３種類の絶縁層の各々の焼成前後における組成分析を行った結果を示す図である。図１１を参照して、比較例１および比較例２の絶縁層では、それぞれ焼成前に対して焼成後にＳｉ含有量に対するＣ含有量（Ｃ／Ｓｉ比）およびＳｉ含有量に対するＨ含有量（Ｈ／Ｓｉ比）が減っていたのに対し、本発明例の絶縁層では焼成前後において組成にほとんど変化は見られなかった。このことから、本発明例の絶縁層は焼成処理後においても組成の変化がほとんどなく安定していることがわかった。
図１２は、３種類の絶縁層の各々の焼成前後におけるＦＴ−ＩＲの測定結果（波長１５００〜５０００ｃｍ-1の範囲）を示す図である。図１２を参照して、比較例１および比較例２の絶縁層では、焼成後に−ＣＨ3、−ＣＨ−のピーク強度が減り、新たにＳｉ−ＯＨ、Ｈ2Ｏに起因するピークが現れた。一方、本発明例の絶縁層では焼成前後において吸収スペクトルにほとんど変化は見られなかった。
図１３は、比較例１の絶縁層の焼成前後におけるＦＴ−ＩＲの測定結果（波長５００〜１４００ｃｍ-1の範囲）を示す図である。図１３を参照して、１２５８．３ｃｍ-1にあっ
たＳｉ−ＣＨ3の振動に起因する吸収線が焼成後に消滅し、新たに１２７６ｃｍ-1に吸収線が現れた。
図１４は、比較例２の絶縁層の焼成前後におけるＦＴ−ＩＲの測定結果（波長５００〜１４００ｃｍ-1の範囲）を示す図である。図１４を参照して、１２５６．１ｃｍ-1にあったＳｉ−ＣＨ3の振動に起因する吸収線が焼成後に消滅し、新たに１２３７．０ｃｍ-1および１２７１．１ｃｍ-1に吸収線が現れた。
図１５は、本発明例の絶縁層の焼成前後におけるＦＴ−ＩＲの測定結果（波長５００〜１４００ｃｍ-1の範囲）を示す図である。図１５を参照して、１２７４ｃｍ-1付近にあったＳｉ−ＣＨ3の振動に起因する吸収線は焼成後もほとんど吸収強度が変わらなかった。
上記の焼成前後の吸収強度の比を以下の表１にまとめた。
Figure 2007266460
本発明例の絶縁層は、焼成後においても１２７４ｃｍ-1付近にＳｉ−ＣＨ3の振動に起因する吸収線を有しており、この１２７４ｃｍ-1付近のＳｉ−ＣＨ3は耐酸化性が高いが、１２５６ｃｍ-1、１２５８ｃｍ-1のＳｉ−ＣＨ3は耐酸化性が低い。このことから、本発明例の絶縁層は焼成後においても高い耐酸化性を有していることがわかった。
上記の検討の結果、炭素と水素と酸素とシリコンとを含み、かつ焼成後においてもＦＴ−ＩＲにおいて１２７４ｃｍ-1付近に吸収ピークを有する材質であれば、焼成後においてリーク電流が増加しにくく、かつ誘電率を高く維持できることがわかった。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、多孔質の絶縁層を有する半導体装置およびその製造方法に特に有利に適用され得る。
本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。 本発明の一実施の形態における半導体装置の製造方法の第１工程を示す概略断面図である。 本発明の一実施の形態における半導体装置の製造方法の第２工程を示す概略断面図である。 本発明の一実施の形態における半導体装置の製造方法の第３工程を示す概略断面図である。 本発明の一実施の形態における半導体装置の製造方法の第４工程を示す概略断面図である。 本発明の一実施の形態における半導体装置の他の構成を概略的に示す断面図である。 ３種類の絶縁層をウエハー上にＣＶＤ法により堆積する様子を示す概略断面図である。 ３種類の絶縁層を焼成する様子を示す概略断面図である。 ３種類の絶縁層の各々の焼成前後におけるリーク電流値を測定した結果を示す図である。 ３種類の絶縁層の各々の焼成前の誘電率に対する焼成後の誘電率の比（焼成後／焼成前）を測定した結果を示す図である。 ３種類の絶縁層の各々の焼成前後における組成分析を行った結果を示す図である。 ３種類の絶縁層の各々の焼成前後におけるＦＴ−ＩＲの測定結果（波長１５００〜５０００ｃｍ-1の範囲）を示す図である。 比較例１の絶縁層の焼成前後におけるＦＴ−ＩＲの測定結果（波長５００〜１４００ｃｍ-1の範囲）を示す図である。 比較例２の絶縁層の焼成前後におけるＦＴ−ＩＲの測定結果（波長５００〜１４００ｃｍ-1の範囲）を示す図である。 本発明例の絶縁層の焼成前後におけるＦＴ−ＩＲの測定結果（波長５００〜１４００ｃｍ-1の範囲）を示す図である。
符号の説明
１ 半導体基板、２ 絶縁層、２ａ 配線用溝、３ バリアメタル層、４ 導電層、５
絶縁層、５ａ ビア、６ 多孔質シリカ層、６ａ 配線用溝、７ バリアメタル層、８
導電層。

Claims (5)

  1. 半導体基板と、
    前記半導体基板上に形成され、かつ接続用貫通孔を有する絶縁層と、
    前記接続用貫通孔に連通する配線用溝を有し、かつ前記絶縁層上に接して形成される多孔質シリカ層と、
    前記接続用貫通孔内および前記配線用溝内に形成される導電層とを備え、
    前記絶縁層は、炭素と水素と酸素とシリコンとを含み、かつフーリエ変換赤外吸収分光法により測定したときに１２７４ｎｍ付近にＳｉ−ＣＨ3結合に起因する吸収ピークを有する材質よりなっている、半導体装置。
  2. 前記多孔質シリカ層の平均細孔径が１ｎｍ以上１０ｎｍ以下であることを特徴とする、請求項１に記載の半導体装置。
  3. 前記絶縁層は、前記炭素を１０原子％以上４０原子％以下の量で有していることを特徴とする、請求項１または２に記載の半導体装置。
  4. 原料としてのジメチルジメトキシシランをプラズマ化させることにより、半導体基板上に、炭素と水素と酸素とシリコンとを含む絶縁層を堆積する工程と、
    前記絶縁層の表面に塗布液を塗布した後に乾燥させ、焼成することにより多孔質シリカ層を形成する工程とを備えた、半導体装置の製造方法。
  5. 前記焼成は、酸素を含む雰囲気下にて行われることを特徴とする、請求項４に記載の半導体装置の製造方法。
JP2006091666A 2006-03-29 2006-03-29 半導体装置およびその製造方法 Withdrawn JP2007266460A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006091666A JP2007266460A (ja) 2006-03-29 2006-03-29 半導体装置およびその製造方法
US11/729,765 US7646101B2 (en) 2006-03-29 2007-03-28 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006091666A JP2007266460A (ja) 2006-03-29 2006-03-29 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007266460A true JP2007266460A (ja) 2007-10-11

Family

ID=38557586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006091666A Withdrawn JP2007266460A (ja) 2006-03-29 2006-03-29 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7646101B2 (ja)
JP (1) JP2007266460A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010125682A1 (ja) * 2009-04-30 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5304536B2 (ja) * 2009-08-24 2013-10-02 ソニー株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190886B2 (ja) 1998-06-17 2001-07-23 日本電気株式会社 高分子膜の成長方法
JP4217870B2 (ja) 2002-07-15 2009-02-04 日本電気株式会社 有機シロキサン共重合体膜、その製造方法、成長装置、ならびに該共重合体膜を用いた半導体装置
JP4261297B2 (ja) 2002-09-09 2009-04-30 三井化学株式会社 多孔質フィルムの改質方法、改質された多孔質フィルム及びその用途
JP3668222B2 (ja) 2002-11-07 2005-07-06 株式会社東芝 半導体装置の製造方法
JP3715626B2 (ja) 2003-01-17 2005-11-09 株式会社東芝 半導体装置の製造方法および半導体装置
US7250370B2 (en) * 2003-09-19 2007-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Two step post-deposition treatment of ILD layer for a lower dielectric constant and improved mechanical properties
JP2005272188A (ja) 2004-03-23 2005-10-06 Mitsui Chemicals Inc 疎水化多孔質シリカの製造方法、疎水化多孔質シリカおよび疎水化多孔質シリカ薄膜
JP4492947B2 (ja) 2004-07-23 2010-06-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010125682A1 (ja) * 2009-04-30 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JPWO2010125682A1 (ja) * 2009-04-30 2012-10-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5559775B2 (ja) * 2009-04-30 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7646101B2 (en) 2010-01-12
US20070228528A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
JP3888794B2 (ja) 多孔質膜の形成方法、配線構造体及びその形成方法
JP4667165B2 (ja) 半導体装置の製造方法
US7622380B1 (en) Method of improving adhesion between two dielectric films
US20090093100A1 (en) Method for forming an air gap in multilevel interconnect structure
JP5174435B2 (ja) ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
JP2005085962A (ja) 低誘電率絶縁材料とそれを用いた半導体装置
KR100771122B1 (ko) 반도체 장치 및 그 제조 방법
JP2010153824A (ja) 多孔質絶縁膜の製造方法、半導体装置の製造方法、及び半導体装置
JP5823359B2 (ja) 半導体装置の製造方法
JP2007518263A (ja) 低ｋのｃｖｄ材料の勾配堆積
JP2011082308A (ja) 半導体装置の製造方法
US20070269646A1 (en) Bond termination of pores in a porous diamond dielectric material
US6281113B1 (en) Method for forming an interplayer insulating film and semiconductor device
JP2007266460A (ja) 半導体装置およびその製造方法
Su et al. Properties and electric characterizations of tetraethyl orthosilicate-based plasma enhanced chemical vapor deposition oxide film deposited at 400° C for through silicon via application
JP4657859B2 (ja) 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
TWI343602B (en) Method for manufacturing semiconductor device
JP2004296476A (ja) 半導体装置の製造方法
JP2001102378A (ja) 層間絶縁膜の形成方法
JP4408816B2 (ja) 半導体装置の製造方法
US8981563B2 (en) Semiconductor device and method of manufacturing the same
Ming et al. Preparation of porous ultra low k films using different sacrificial porogen precursors for 28 nM technological node
WO2007142172A1 (ja) 多層配線製造方法と多層配線構造と多層配線製造装置
JPWO2009144920A1 (ja) シリル化多孔質絶縁膜の製造方法、半導体装置の製造方法、およびシリル化材料
JP4459096B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090602