JP2003188251A - トレンチ素子分離構造を有する半導体素子及びその製造方法 - Google Patents

トレンチ素子分離構造を有する半導体素子及びその製造方法

Info

Publication number
JP2003188251A
JP2003188251A JP2002317537A JP2002317537A JP2003188251A JP 2003188251 A JP2003188251 A JP 2003188251A JP 2002317537 A JP2002317537 A JP 2002317537A JP 2002317537 A JP2002317537 A JP 2002317537A JP 2003188251 A JP2003188251 A JP 2003188251A
Authority
JP
Japan
Prior art keywords
trench
trench region
insulating film
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002317537A
Other languages
English (en)
Other versions
JP4827363B2 (ja
Inventor
Seung-Han Yoo
承 翰 柳
Jae-Min Yu
在 ▲びん▼ 兪
Sang-Wook Park
翔 ▲いく▼ 朴
Taisei Ri
泰 政 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003188251A publication Critical patent/JP2003188251A/ja
Application granted granted Critical
Publication of JP4827363B2 publication Critical patent/JP4827363B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Abstract

(57)【要約】 【課題】 トレンチ素子分離構造を有する半導体素子及
びその製造方法を提供する。 【解決手段】この半導体素子は、支持基板２００上に埋
没絶縁層２０２及び上部シリコン層２０４が順次に積層
されたＳＯＩ基板２０６の所定の領域に配置されて活性
領域を限定するトレンチ領域２１４及びトレンチ領域２
１４の内部に満たされた素子分離構造物２２８を含む半
導体素子において、トレンチ領域２１４は、埋没絶縁層
２０２まで上部シリコン層２０４が貫通された深いトレ
ンチ領域２１４ｄ、及び深いトレンチ領域２１４の外廓
に存在する浅いトレンチ領域２１４ｓで構成され、素子
分離構造物２２８は浅いトレンチ領域２１４ｓの底及び
側壁を順次に覆うトレンチ酸化膜２１６及びトレンチラ
イナー２１８と、トレンチ酸化膜２１６及びトレンチラ
イナー２１８が覆われたトレンチ領域２１４の内部を満
たす絶縁膜パターン２２６とを含むことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子及びその
製造方法に関するものであり、さらに具体的には、ＳＯ
Ｉ基板に形成されたトレンチ素子分離構造を有する半導
体素子及びその製造方法に関するものである。
【０００２】
【従来の技術】一般的に、半導体素子が高集積化される
ことによって、寄生キャパシタンスによるＲＣ遅延時間
と接合漏洩電流（ｊｕｎｃｔｉｏｎ ｊｅａｋａｇｅ
ｃｕｒｒｅｎｔ）による電力消耗が大きく作用し、半導
体装置の高速動作と低電力の特性に致命的な影響を与え
る。
【０００３】最近、寄生キャパシタンスと漏洩電流を極
小化させることによって、高速、低電力の特性の半導体
装置を実現できるＳＯＩ技術に対する必要性が高くなっ
てきている。ＳＯＩ基板は順次に積層された支持基板、
埋没絶縁層及びシリコン層で構成される。
【０００４】ＳＯＩ基板に形成されたトランジスタはソ
ース／ドレイン電極が下部の埋没絶縁層と接するように
なるので、接合の下部では接合キャパシタンスと漏洩電
流がほとんど存在しない。したがって、単純にチャネル
領域と接合部分のみで接合キャパシタンスと漏洩電流が
発生するので、全体的に接合キャパシタンスと漏洩電流
が顕著に減少される。また、隣り合った半導体素子は、
間に埋没絶縁層及び素子分離膜が配され完全に絶縁され
るので、ＣＭＯＳの場合は、ラッチアップ（ｌａｔｃｈ
−ｕｐ）問題を改善でき、素子の高集積化に寄与でき
る。
【０００５】しかし、埋没絶縁層の上部に存在するシリ
コン層が１μｍ以下の厚さを有するので、ＳＯＩ基板に
通常の浅いトレンチ素子分離技術を適用する場合に、シ
リコン層に掛けられるストレスによって欠陥が発生する
可能性がある。
【０００６】図１乃至図４は従来技術によるＳＯＩ基板
にトレンチ素子分離構造を形成する方法を説明するため
の工程断面図である。
【０００７】図１及び図２を参照すると、支持基板１０
０、埋没絶縁層１０２及び上部シリコン層で構成された
ＳＯＩ基板１０６上にバッファ酸化膜及びハードマスク
膜を順次に形成する。一般的に、ハードマスク膜はシリ
コン窒化膜で形成する。次に、ハードマスク膜上にハー
ドマスク膜の所定の領域を露出させるフォトレジストパ
ターン１１２を形成する。
【０００８】フォトレジストパターン１１２をエッチン
グマスクとして用いてハードマスク膜、バッファ酸化膜
及び上部シリコン層を順次にパターニングしてトレンチ
領域１１４を形成する。続けて、フォトレジストパター
ン１１２を除去する。その結果、埋没絶縁層１０２上に
順次に積層された上部シリコンパターン１０４、バッフ
ァ酸化膜パターン及びハードマスクパターン１１０が形
成される。上部シリコンパターン１０４は半導体素子の
活性領域に該当する。
【０００９】図３を参照すると、トレンチ領域１１４を
形成するために、上部シリコン層をエッチングする間に
受けた損傷により、上部シリコンパターン１０４の側壁
に欠陥が発生する。したがって、フォトレジストパター
ン１１２が除去された結果物を酸素雰囲気で熱処理し、
上部シリコンパターン１０４の側壁に存在する欠陥を直
す（キュアする）。熱処理工程を実施した結果、上部シ
リコンパターン１０４の側壁が酸化されてトレンチ酸化
膜１１６が形成される。次に、トレンチ酸化膜１１６が
形成された結果物の全面に一致するようにトレンチライ
ナー膜１１８を形成する。
【００１０】図４を参照すると、トレンチライナー膜１
１８が形成された結果物の全面に、トレンチ領域１１４
を満たす素子分離膜を形成する。次に、素子分離膜を化
学機械的研磨工程を用いて研磨してトレンチ領域１１４
の内部を満たす絶縁膜パターン１２６を形成する。続け
て、ハードマスクパターン１１０の側壁及び上部に存在
するトレンチライナー膜１１８、ハードマスクパターン
１１０及びバッファ酸化膜パターン１０８を順次にエッ
チングして活性領域を露出させると同時に、絶縁膜パタ
ーン１２６を囲む窒化膜ライナー１１８ａを形成する。
トレンチ酸化膜１１６、窒化膜ライナー１１８ａ及び絶
縁膜パターン１２６は素子分離構造を構成する。
【００１１】上述のような従来技術によると、トレンチ
領域１１４を形成する間、上部シリコンパターン１０４
の側壁に発生した欠陥を直すために熱処理工程を実施す
る時に、上部シリコンパターン１０４と埋没絶縁層１０
２との間の界面に沿って酸素原子が拡散されて上部シリ
コンパターン１０４の底面のエッジも酸化される。シリ
コン層が酸化されれば、最初のかさの約２倍程度に膨張
したシリコン酸化膜が形成される。
【００１２】上部シリコンパターン１０４の底面のエッ
ジが酸化されることによって、上部シリコンパターン１
０４に、張力による変形力（Ｔｅｎｓｉｌｅ ｓｔｒｅ
ｓｓ）が掛けられ、上部シリコンパターン１０４に変形
力による欠陥が発生する。単一シリコン基板に形成され
たトランジスタとは異なり、ＳＯＩ基板に形成されたト
ランジスタのソース／ドレインは下部の埋没絶縁層と接
する。
【００１３】ＳＯＩ半導体素子の場合に、図４に示した
ように、活性領域のエッジの上部に存在する欠陥Ｄが素
子の誤動作及び漏洩電流の増加に大きく影響を及ぼす。
したがって、活性領域のエッジの上部に発生する欠陥を
減らす方法が要求される。
【００１４】
【発明が解決しようとする課題】本発明の課題は、ＳＯ
Ｉ基板に半導体素子を製造することにおいて、シリコン
層に変形力が掛けられることを防止し、活性領域に発生
する欠陥を顕著に低減することができるトレンチ素子分
離構造及びその製造方法を提供することにある。
【００１５】本発明の他の課題は、漏洩電流及び素子の
誤動作を減少させることができるトレンチ素子分離構造
及びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】上述の課題を解決するた
めの本発明の特徴によると、トレンチ素子分離構造を有
する半導体素子及びその製造方法により提供されること
ができる。この半導体素子は、支持基板上に埋没絶縁層
及び上部シリコン層が順次に積層されたＳＯＩ基板の所
定の領域に配置され、活性領域を限定するトレンチ領域
及び前記トレンチ領域の内部に満たされた素子分離構造
物を含む。前記トレンチ領域は前記埋没絶縁層まで前記
上部シリコン層が貫通された深いトレンチ領域と前記深
いトレンチ領域の外に存在する浅いトレンチ領域で構成
される。すなわち、前記トレンチ領域は階段形態の側壁
を有する。前記素子分離構造物は前記浅いトレンチ領域
の底と側壁に順次に一致するように覆われたトレンチ酸
化膜とトレンチライナーと前記トレンチライナーが覆わ
れた前記トレンチ領域の内部を満たした絶縁膜パターン
とを含む。
【００１７】この半導体素子の製造方法は、支持基板上
に埋没絶縁層及び上部シリコン層が順次に積層されたＳ
ＯＩ基板上にバッファ酸化膜及びハードマスク膜を順次
に形成する段階を含む。前記ハードマスク膜、前記バッ
ファ酸化膜及び所定の深さの前記シリコン層を順次にパ
ターニングして前記上部シリコン層にトレンチ領域を形
成し、前記トレンチ領域の底及び側壁を熱酸化させる。
次に、前記トレンチ領域の底及び側壁を一致するように
覆うトレンチライナーを形成する。続けて、前記トレン
チ底の前記トレンチライナー及び前記上部シリコン層を
順次にパターニングして変形されたトレンチ領域を形成
する。前記変形されたトレンチ領域は前記埋没絶縁層が
露出された深いトレンチ領域及び前記深いトレンチ領域
の外に存在する浅いトレンチ領域を含む。前記変形され
たトレンチ領域の内部を満たす絶縁膜パターンを形成
し、前記上部シリコン層上に残存するハードマスク膜及
びバッファ酸化膜を除去する。
【００１８】前記絶縁膜パターン及び浅いトレンチ領域
の側壁及び底に覆われた前記トレンチライナーは活性領
域を限定する素子分離膜に該当する。
【００１９】
【発明の実施の形態】以下、添付した図を参照して、本
発明の望ましい実施形態を詳細に説明する。しかし、本
発明はここで説明する実施形態に限定されず、他の形態
で具体化することもできる。むしろ、ここで紹介される
実施形態は開示された内容を明確で完全なものとし、そ
して当業者に本発明の思想を十分に伝達するために提供
されるものである。
【００２０】図面において、層及び領域の厚さは明確性
のための誇張されたものである。また、層が他の層、ま
たは基板“上”にあると言及される場合に、それは他の
層、または基板の上に直接形成されるもの、またはそれ
らの間に第３の層が介されることができるものである。
明細書の全体にわたって同一の参照番号で表示された部
分は、同一の構成要素を示す。
【００２１】図５は本発明の望ましい実施形態によるＳ
ＯＩ基板に形成される半導体装置を説明するための断面
図である。
【００２２】図５を参照すると、ＳＯＩ基板は支持基板
２００上に順次に積層された埋没絶縁層２０２及び上部
シリコン層２０４で構成される。上部シリコン層２０４
の所定の領域に上部シリコン層２０４を貫通して埋没絶
縁層２０２と接する素子分離構造物２２８が配置され
る。素子分離構造物２２８は上部シリコン層２０４を貫
通したトレンチ領域２１４の内部を満たす。
【００２３】トレンチ領域２１４は埋没絶縁膜まで上部
シリコン層２０４が貫通された深いトレンチ領域２１４
ｄと、深いトレンチ領域２１４ｄの外郭に存在する浅い
トレンチ領域２１４ｓを有する。すなわち、浅いトレン
チ領域２１４ｓはトレンチ領域２１４のエッジに該当
し、その下部にシリコン層が存在し、深いトレンチ領域
２１４ｄはトレンチ領域２１４の中心部に該当し、埋没
絶縁層２０２まで上部シリコン層２０４が貫通されてい
る。
【００２４】すなわち、トレンチ領域２１４は、下部か
ら上部に向けて横方向に拡張していく階段状に形成さ
れ、その結果、上部の幅が下部の幅より広い。
【００２５】素子分離構造物２２８はトレンチ酸化膜２
１６、トレンチライナー２１８及び絶縁膜パターン２２
６を含む。トレンチ酸化膜２１６及びトレンチライナー
２１８は浅いトレンチ領域２１４ｓの底及び側壁の全部
を順次に一致するように覆う。トレンチ酸化膜２１６は
浅いトレンチ領域２１４ｓの底及び側壁に存在するシリ
コンが酸化された熱酸化膜である。
【００２６】したがって、トレンチライナー２１８はト
レンチ酸化膜２１６が形成された浅いトレンチ領域２１
４ｓの底及び側壁を一致するように覆う。絶縁膜パター
ン２２６は側壁絶縁膜パターン２２０ｐと埋め立て絶縁
膜パターン２２４ｐで構成される。
【００２７】側壁絶縁膜パターン２２０ｐはトレンチ領
域２１４のエッジ、すなわち、浅いトレンチ領域２１４
ｓを満たし、埋め立て絶縁膜パターン２２４ｐは側壁絶
縁膜パターン２２０ｐで囲まれた深いトレンチ領域２１
４ｄを満たす。すなわち、トレンチ領域２１４の中心は
埋め立て絶縁膜パターン２２４ｐで満たされる。そし
て、埋め立て絶縁膜パターン２２４ｐの上部の側壁と接
する側壁絶縁膜パターン２２０ｐがトレンチ領域２１４
のエッジ（浅いトレンチ領域）に満たされる。
【００２８】埋め立て絶縁膜パターン２２４ｐの下部の
側壁は上部シリコン層２０４と接し、埋め立て絶縁膜パ
ターン２２４ｐの底は埋没された埋没絶縁膜パターン２
０２と接する。側壁絶縁膜パターン２２０ｐの底及び一
側壁はトレンチライナー２１８と接する。
【００２９】本発明によると、上部シリコン層２０４は
埋没絶縁層２０２及び素子分離構造物２２８により、そ
の底及び側壁を囲まれた島の形態の構造を有する。島の
形態の構造を有する上部シリコン層２０４は活性領域に
該当する。
【００３０】上述の従来技術と異なり、本発明による
と、トレンチ酸化膜２１６はトレンチ領域２１４の上
部、すなわち、浅いトレンチ領域２１４ｓの側壁及び底
に形成され、トレンチ領域２１４の下部の埋没絶縁層２
０２と上部シリコン層２０４との間の界面には熱酸化膜
が存在しない。したがって、上部シリコン層２０４の曲
がり現像による欠陥が存在しないので、半導体素子の誤
動作及び漏洩電流を顕著に減少させることができる。
【００３１】図６乃至図１２は本発明の望ましい実施形
態によるＳＯＩ基板上にトレンチ素子分離構造を形成す
る方法を説明するための工程断面図である。
【００３２】図６を参照すると、支持基板２００の上部
に埋没絶縁層２０２及び上部シリコン層２０４が順次に
積層されたＳＯＩ基板２０６上にバッファ酸化膜２０８
及びハードマスク膜２１０を順次に形成する。バッファ
酸化膜２０８はＣＶＤ酸化膜または熱酸化膜で形成する
ことができ、ハードマスク膜２１０はシリコン膜に対す
るエッチング選択比を有する絶縁膜として、例えば、シ
リコン窒化膜で形成することが望ましい。ハードマスク
膜２１０上にハードマスク膜２１０の所定の領域を露出
させるフォトレジストパターン２１２を形成する。後続
工程において、素子分離構造物は露出された領域の下部
の半導体基板に形成される。
【００３３】図７を参照すると、フォトレジストパター
ン２１２をエッチングマスクとして用いてハードマスク
膜２１０、バッファ酸化膜２０８及び所定の厚さの上部
シリコン層２０４をエッチングして上部シリコン層２０
４にトレンチ領域２１４を形成すると同時に、上部シリ
コン層２０４上に順次に積層されたバッファ酸化膜パタ
ーン２０８ｐ及びハードマスクパターン２１０ｐを形成
する。
【００３４】次に、フォトレジストパターン２１２を除
去してハードマスクパターン２１０ｐの上部面を露出さ
せる。これと異なる方法として、上部シリコン層２０４
はハードマスクパターン２１０ｐ及びバッファ酸化膜パ
ターン２０８ｐを形成した後に、フォトレジストパター
ン２１２を除去し、ハードマスクパターン２１０ｐをエ
ッチングマスクとして用いてエッチングすることもでき
る。
【００３５】トレンチ領域２１４はまた上部シリコン層
２０４を貫通せず、トレンチ領域２１４の底は上部シリ
コン層２０４に存在する。トレンチ領域２１４の底及び
埋没絶縁層２０２との間に１００Å乃至１０００Å程度
の上部シリコン層を残存させることが望ましい。
【００３６】図８を参照すると、トレンチ領域２１４が
形成された結果物に熱処理工程を適用し、トレンチ領域
２１４を形成するため、上部シリコン層２０４をエッチ
ングする間に発生した上部シリコン層２０４の欠陥を直
す。熱処理工程は酸素雰囲気で実施することが望まし
い。
【００３７】その結果、トレンチ領域２１４の側壁及び
底にトレンチ酸化膜２１６が形成される。トレンチ領域
２１４の底及び側壁５０Å乃至５００Åの厚さを有する
トレンチ酸化膜２１６を形成することが望ましい。
【００３８】トレンチ酸化膜２１６はトレンチ領域２１
４の側壁及び底に存在するシリコンが酸化された熱酸化
膜である。トレンチ酸化膜２１６が形成された結果物の
全面にトレンチライナー膜２１８を一致するように形成
する。トレンチライナー膜２１８は２０Å乃至２００Å
の厚さを有するシリコン窒化膜で形成することが望まし
い。
【００３９】上述のように、従来技術によると、図３に
示したように、トレンチ酸化膜（図３の１１６）は上部
シリコン層（図３の１０４）を完全に貫通したトレンチ
領域１１４の側壁に形成される。したがって、上部シリ
コン層と埋没絶縁層（図３の１０２）との間の界面に酸
素原子が拡散され、界面を酸化させてかさの膨張による
張力が上部シリコン層に掛けられ、これによって、上部
シリコン層が曲がって変形力による欠陥が上部シリコン
層に発生する。これはトレンチ領域を形成するために、
上部シリコン層をエッチングする間に発生した欠陥（エ
ッチングによる欠陥：ｅｔｃｈｉｎｇ ｉｎｄｕｃｅｄ
ｄｅｆｅｃｔ）を直すために、また他の欠陥を上部シ
リコン層に誘発させる結果をもたらす。
【００４０】しかし、図８に示したように、本発明によ
ると、トレンチ領域２１４が上部シリコン層２０４を貫
通しない状態で、トレンチ酸化膜２１６が形成されるの
で、上部シリコン層２０４がトレンチ酸化膜２１６を形
成する間は曲がらない。したがって、変形力による欠陥
（ｓｔｒｅｓｓ ｉｎｄｕｃｅｄ ｄｅｆｅｃｔ）を上
部シリコン層２０４に発生させず、エッチングによる欠
陥を直すことができる。
【００４１】図９を参照すると、トレンチライナー膜２
１８が形成された半導体基板の全面にスペーサ絶縁膜を
一致するように形成する。スペーサ絶縁膜はシリコン酸
化膜で形成することが望ましい。スペーサ絶縁膜はトレ
ンチ領域２１４の最小の幅の１／２以下の厚さで形成す
ることが望ましい。次に、スペーサ絶縁膜を異方性エッ
チングしてトレンチ領域２１４のエッジを覆うトレンチ
スペーサ２２０を形成する。トレンチスペーサ２２０は
トレンチ領域２１４の側壁、バッファ酸化膜パターン２
０８ｐの側壁及びハードマスクパターン２１０ｐの側壁
の全部を覆う。
【００４２】図１０を参照すると、トレンチスペーサ２
２０をエッチングマスクとして用いてトレンチ領域２１
４の底及びハードマスクパターン２１０ｐの上部に存在
するトレンチライナー膜２１８をエッチングする。続け
て、トレンチスペーサ２２０及びハードマスクパターン
２１０ｐをエッチングマスクとして用いてトレンチ領域
２１４の底に存在するトレンチ酸化膜２１６及び上部シ
リコン層２０４をエッチングして埋没絶縁層２０２を露
出させる。
【００４３】その結果、トレンチ領域２１４のエッジは
浅いトレンチ領域２１４ｓに該当し、浅いトレンチ領域
２１４ｓの間に埋没絶縁層２０２が露出された領域は深
いトレンチ領域２１４ｄに該当する。浅いトレンチ領域
２１４ｓの底及び側壁にはトレンチ酸化膜及びトレンチ
ライナー膜が存在するが、深いトレンチ領域２１４ｄの
側壁にはトレンチ酸化膜２１６及びトレンチライナー膜
２１８が存在しない。また、トレンチスペーサ２２０は
浅いトレンチ領域２１４ｓを覆う。
【００４４】図１１を参照すると、深いトレンチ領域２
１４ｄが形成された結果物の全面にトレンチ領域２１４
を満たす埋め立て絶縁膜２２４を形成する。埋め立て絶
縁膜２２４はステップカバレッジ（ｓｔｅｐ ｃｏｖｅ
ｒａｇｅ）が優れた絶縁膜として、Ｏ3−ＴＥＯＳ酸化
膜、ＰＥＯＸ膜またはＨＤＰＣＶＤ酸化膜で形成するこ
とができる。埋め立て絶縁膜２２４はＨＤＰＣＶＤ酸化
膜で形成することが望ましい。
【００４５】図１２を参照すると、化学機械的研磨工程
を用いて埋め立て絶縁膜２２４及びトレンチスペーサ２
２０の上部を研磨し、ハードマスクパターン２１０ｐを
露出させると同時に、トレンチ領域２１４を満たす絶縁
膜パターン２２６を形成する。絶縁膜パターン２２６は
深いトレンチ領域２１４ｄを満たす埋め立て絶縁膜パタ
ーン２２４ｐ及びトレンチ領域２１４のエッジ、すなわ
ち、浅いトレンチ領域２１４ｓを満たす側壁絶縁膜パタ
ーン２２０ｐで構成される。セリウムを研磨材として用
いるＣｅｒｉａ ＣＭＰを用いる場合に、ハードマスク
膜２１０は５００Å乃至１０００Å程度で薄く形成する
ことができる。これはＣｅｒｉａ ＣＭＰがシリコン窒
化膜に対する酸化膜の研磨率が速いので、ハードマスク
パターン２１０ｐが過エッチングされることを防止でき
る。
【００４６】結果的に、ＳＯＩ基板２０６に上部シリコ
ン層２０４を貫通して埋没絶縁層２０２と接触する素子
分離構造物２２８が形成される。トレンチ酸化膜２１
６、トレンチライナー２１８及び絶縁膜パターン２２６
は素子分離構造物２２８を構成する。素子分離構造物２
２８は深いトレンチ領域２１４ｓ及び深いトレンチ領域
２１４ｄの外郭に存在する浅いトレンチ領域２１４ｓで
構成されたトレンチ領域２１４の内部を満たし、深いト
レンチ領域２１４ｄの底で埋没絶縁膜パターン２０２と
接触する。したがって、上部シリコン層２０４は素子分
離構造物２２８及び埋没絶縁層２０２によって上部及び
下部が囲まれて孤立される。孤立された上部シリコン層
２０４は半導体素子の活性領域に該当する。
【００４７】以後、通常の半導体素子の製造方法を用い
てトランジスタ及び集積回路を形成する。
【００４８】上述のように、本発明によると、上部シリ
コン層を完全に貫通するトレンチ領域を形成せず、トレ
ンチ領域の下部に上部シリコン層を約１００Å乃至１０
００Å程度残存させることによって、上部シリコン層が
曲がることを防止できる。
【００４９】
【発明の効果】上述のように、本発明によると、トラン
ジスタが配置される活性領域に低い欠陥密度を有する半
導体素子を製造できる。したがって、半導体素子の漏洩
電流及び素子の誤動作を顕著に減少させることができ
る。
【図面の簡単な説明】
【図１】 従来のトレンチ素子分離構造を形成する方法
を説明するための工程断面図である。
【図２】 従来のトレンチ素子分離構造を形成する方法
を説明するための工程断面図である。
【図３】 従来のトレンチ素子分離構造を形成する方法
を説明するための工程断面図である。
【図４】 従来のトレンチ素子分離構造を形成する方法
を説明するための工程断面図である。
【図５】 本発明の望ましい実施形態による半導体素子
を説明するための断面図である。
【図６】 本発明の望ましい実施形態による半導体素子
の製造方法を説明するための工程断面図。
【図７】 本発明の望ましい実施形態による半導体素子
の製造方法を説明するための工程断面図。
【図８】 本発明の望ましい実施形態による半導体素子
の製造方法を説明するための工程断面図。
【図９】 本発明の望ましい実施形態による半導体素子
の製造方法を説明するための工程断面図。
【図１０】 本発明の望ましい実施形態による半導体素
子の製造方法を説明するための工程断面図。
【図１１】 本発明の望ましい実施形態による半導体素
子の製造方法を説明するための工程断面図。
【図１２】 本発明の望ましい実施形態による半導体素
子の製造方法を説明するための工程断面図。
【符号の説明】
１００，２００ 支持基板 １０２，２０２ 埋没絶縁層 １０４ シリコンパターン １０６ ＳＯＩ基板 １０８，２０８ｐ バッファ酸化膜パターン １１０，２１０ｐ ハードマスクパターン １１２，２１２ フォトレジストパターン １１４，２１４、２１４ｄ、２１４ｓ トレンチ領域 １１６，２１６ トレンチ酸化膜 １１８ トレンチライナー膜 １１８ａ 窒化膜ライナー １２６，２２６ 絶縁膜パターン ２０２ 埋没絶縁層 ２０４ シリコン層 ２０６ ＳＯＩ基板 ２０８ バッファ酸化膜 ２１８ トレンチライナー ２１０ ハードマスク膜 ２２０ トレンチスペーサ ２２０ｐ 側壁絶縁膜パターン ２２４ 埋め立て絶縁膜 ２２４ｐ 埋め立て絶縁膜パターン ２２８ 素子分離構造物
───────────────────────────────────────────────────── フロントページの続き (72)発明者 朴 翔 ▲いく▼ 大韓民国ソウル特別市廣津区中谷４洞74− 43号 (72)発明者 李 泰 政 大韓民国京畿道水原市八達区靈通洞 住公 アパート915棟106号 Ｆターム(参考） 5F032 AA01 AA03 AA34 AA35 AA44 AA45 AA46 AA67 AA70 CA17 CA20 DA04 DA22 DA25 DA33

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 支持基板上に埋没絶縁層及び上部シリコ
    ン層が順次に積層されたＳＯＩ基板の所定の領域に配置
    されて活性領域を限定するトレンチ領域及び前記トレン
    チ領域の内部に満たされた素子分離構造物を含む半導体
    素子において、 前記トレンチ領域は、前記埋没絶縁層まで前記上部シリ
    コン層が貫通された深いトレンチ領域、及び前記深いト
    レンチ領域の外廓に存在する浅いトレンチ領域で構成さ
    れ、 前記素子分離構造物は前記浅いトレンチ領域の底及び側
    壁を順次に覆うトレンチ酸化膜及びトレンチライナー
    と、前記トレンチ酸化膜及びトレンチライナーが覆われ
    た前記トレンチ領域の内部を満たす絶縁膜パターンとを
    含むことを特徴とする半導体素子。
  2. 【請求項２】 前記浅いトレンチ領域は前記トレンチ領
    域のエッジに存在することを特徴とする請求項１に記載
    の半導体素子。
  3. 【請求項３】 前記トレンチ領域は下部壁と前記下部壁
    から横方向に拡張された上部壁とを含む階段状の側壁を
    有することを特徴とする請求項１に記載の半導体素子。
  4. 【請求項４】 前記トレンチ酸化膜は熱酸化膜であるこ
    とを特徴とする請求項１に記載の半導体素子。
  5. 【請求項５】 前記トレンチライナーはシリコン窒化膜
    であることを特徴とする請求項１に記載の半導体素子。
  6. 【請求項６】 前記深いトレンチ領域で前記絶縁膜パタ
    ーンは前記深いトレンチ領域の側壁と接触することを特
    徴とする請求項１に記載の半導体素子。
  7. 【請求項７】 前記素子分離構造物及び前記埋没絶縁層
    は孤立された活性領域を限定することを特徴とする請求
    項１に記載の半導体素子。
  8. 【請求項８】 前記素子分離構造物は、 下部から上部に向けて横方向に拡張していく階段状に形
    成され上部幅が下部幅より広い構造を有することを特徴
    とする請求項１に記載の半導体素子。
  9. 【請求項９】 前記深いトレンチ領域で前記絶縁膜パタ
    ーンの下部面は前記埋没絶縁層と接することを特徴とす
    る請求項１に記載の半導体素子。
  10. 【請求項１０】 前記絶縁膜パターンは、 前記浅いトレンチ領域に満たされた側壁絶縁膜パターン
    と、 前記深いトレンチ領域に満たされた埋め立て絶縁膜パタ
    ーンで構成されたことを特徴とする請求項１に記載の半
    導体素子。
  11. 【請求項１１】 前記側壁絶縁膜パターンの底及び一側
    壁は前記トレンチライナーと接することを特徴とする請
    求項１０に記載の半導体素子。
  12. 【請求項１２】 支持基板上に埋没絶縁層及び上部シリ
    コン層が順次に積層されたＳＯＩ基板に半導体素子を製
    造することにおいて、 前記上部シリコン層上にバッファ酸化膜及びハードマス
    ク膜を順次に形成する段階と、 前記ハードマスク膜、前記バッファ酸化膜及び所定の深
    さの前記シリコン層を順次にパターニングして前記上部
    シリコン層にトレンチ領域を形成する段階と、 前記トレンチ領域の底及び側壁を熱酸化させる段階と、 前記トレンチ領域の底及び側壁を一致するように覆うト
    レンチライナー膜を形成する段階と、 前記トレンチ領域の底の前記トレンチライナー膜及び前
    記上部シリコン層を順次にパターニングして前記埋没絶
    縁層が露出された深いトレンチ領域及び前記深いトレン
    チ領域の外廓に浅いトレンチ領域が存在する変形された
    トレンチ領域を形成する段階と、 前記変形されたトレンチ領域の内部を満たす絶縁膜パタ
    ーンを形成する段階と、前記上部シリコン層上に残存す
    るハードマスク膜及びバッファ酸化膜を除去する段階と
    を含むことを特徴とする半導体素子の製造方法。
  13. 【請求項１３】 前記絶縁膜パターンを形成する段階
    は、 前記ＳＯＩ基板の全面に前記変形されたトレンチ領域を
    満たす埋め立て絶縁膜を形成する段階と、 前記埋め立て絶縁膜を平坦化して前記上部シリコン層の
    上部の前記ハードマスク膜を露出させると同時に、前記
    変形されたトレンチ領域の内部を満たす絶縁膜パターン
    を形成する段階と、 を含むことを特徴とする請求項１２に記載の半導体素子
    の製造方法。
  14. 【請求項１４】 前記埋め立て絶縁膜は高密度プラズマ
    ＣＶＤ膜で形成することを特徴とする請求項１３に記載
    の半導体素子の製造方法。
  15. 【請求項１５】 前記埋没絶縁膜は化学機械的練磨工程
    を用いて平坦化することを特徴とする請求項１３に記載
    の半導体素子の製造方法。
  16. 【請求項１６】 前記変形されたトレンチを形成する段
    階は、 前記トレンチライナー膜が形成された結果物の全面にス
    ペーサ絶縁膜を一致するように形成する段階と、 前記スペーサ絶縁膜を異方性エッチングして前記トレン
    チ領域のエッジを覆うトレンチ側壁スペーサを形成する
    段階と、 前記トレンチ側壁スペーサ及び前記上部シリコン層の上
    部の前記ハードマスク膜をエッチングマスクとして用い
    て前記トレンチ領域の底のトレンチライナー及び前記上
    部シリコン層を順次にエッチングして前記埋没絶縁層を
    露出させる段階と、 を含むことを特徴とする請求項１２に記載の半導体素子
    の製造方法。
  17. 【請求項１７】 前記絶縁膜パターンを形成する段階
    は、 前記埋没絶縁層が露出された結果物の全面に前記変形さ
    れたトレンチ領域の内部を満たす埋め立て絶縁膜を形成
    する段階と、 前記埋め立て絶縁膜を平坦化して前記上部シリコン層の
    上部の前記ハードマスク膜を露出させると同時に前記変
    形されたトレンチ領域の内部を満たした絶縁膜パターン
    を形成する段階と、 を含み、 前記絶縁膜パターンは前記トレンチ領域のエッジを満た
    す側壁絶縁膜パターン及び埋没された前記絶縁膜パター
    ンが露出された領域を満たした埋め立て絶縁膜パターン
    で構成されることを特徴とする請求項１６に記載の半導
    体素子の製造方法。
  18. 【請求項１８】 前記スペーサ絶縁膜は、 前記トレンチ領域の最小の幅の１／２以下の厚さで形成
    することを特徴とする請求項１６に記載の半導体素子の
    製造方法。
  19. 【請求項１９】 前記絶縁膜パターンを形成する段階
    は、前記ＳＯＩ基板上に前記変形されたトレンチ領域の
    内部を満たした埋め立て絶縁膜を形成する段階と、 前記埋め立て絶縁膜及び前記トレンチ側壁スペーサの上
    部を平坦化して前記上部シリコン層の上部の前記研磨阻
    止膜を露出させると同時に前記変形されたトレンチ領域
    のエッジに存在する浅いトレンチ領域を満たした側壁絶
    縁膜パターン及び前記変形されたトレンチ領域の深いト
    レンチ領域を満たした埋め立て絶縁膜パターンで構成さ
    れた絶縁膜パターンを形成する段階と、 を含むことを特徴とする請求項１６に記載の半導体素子
    の製造方法。
  20. 【請求項２０】 前記埋め立て絶縁膜は高密度プラズマ
    ＣＶＤ膜で形成することを特徴とする請求項１９に記載
    の半導体素子の製造方法。
  21. 【請求項２１】 前記埋め立て絶縁膜及び前記トレンチ
    側壁スペーサの上部は化学機械的研磨工程を用いて平坦
    化することを特徴とする請求項１９に記載の半導体素子
    の製造方法。
JP2002317537A 2001-11-06 2002-10-31 トレンチ素子分離構造を有する半導体素子の製造方法 Expired - Fee Related JP4827363B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0068820A KR100402392B1 (ko) 2001-11-06 2001-11-06 트렌치 소자분리 구조를 갖는 반도체 소자 및 그 제조방법
KR2001-068820 2001-11-06

Publications (2)

Publication Number Publication Date
JP2003188251A true JP2003188251A (ja) 2003-07-04
JP4827363B2 JP4827363B2 (ja) 2011-11-30

Family

ID=19715740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002317537A Expired - Fee Related JP4827363B2 (ja) 2001-11-06 2002-10-31 トレンチ素子分離構造を有する半導体素子の製造方法

Country Status (3)

Country Link
US (2) US6740933B2 (ja)
JP (1) JP4827363B2 (ja)
KR (1) KR100402392B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208799B2 (en) 2003-11-21 2007-04-24 Kabushiki Kaisha Toshiba Floating body cell dynamic random access memory with optimized body geometry
US8030171B2 (en) 2006-08-30 2011-10-04 Oki Semiconductor Co., Ltd. Method of forming element isolation film and nonvolatile semiconductor memory

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7003641B2 (en) 2000-01-31 2006-02-21 Commvault Systems, Inc. Logical view with granular access to exchange data managed by a modular data and storage management system
US6658436B2 (en) * 2000-01-31 2003-12-02 Commvault Systems, Inc. Logical view and access to data managed by a modular data and storage management system
US7155481B2 (en) * 2000-01-31 2006-12-26 Commvault Systems, Inc. Email attachment management in a computer system
US7454569B2 (en) * 2003-06-25 2008-11-18 Commvault Systems, Inc. Hierarchical system and method for performing storage operations in a computer network
KR100513310B1 (ko) * 2003-12-19 2005-09-07 삼성전자주식회사 비대칭 매몰절연막을 채택하여 두 개의 다른 동작모드들을갖는 반도체소자 및 그것을 제조하는 방법
US20060261436A1 (en) * 2005-05-19 2006-11-23 Freescale Semiconductor, Inc. Electronic device including a trench field isolation region and a process for forming the same
US7695632B2 (en) * 2005-05-31 2010-04-13 Lam Research Corporation Critical dimension reduction and roughness control
KR100674982B1 (ko) * 2005-07-06 2007-01-29 삼성전자주식회사 반도체 소자의 제조방법
CN101346634B (zh) * 2005-11-04 2012-10-24 甲骨文国际公司 用于通信网络中的网守的系统和方法
KR100734670B1 (ko) * 2005-12-26 2007-07-02 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7670895B2 (en) 2006-04-24 2010-03-02 Freescale Semiconductor, Inc Process of forming an electronic device including a semiconductor layer and another layer adjacent to an opening within the semiconductor layer
US7491622B2 (en) * 2006-04-24 2009-02-17 Freescale Semiconductor, Inc. Process of forming an electronic device including a layer formed using an inductively coupled plasma
US20070249127A1 (en) * 2006-04-24 2007-10-25 Freescale Semiconductor, Inc. Electronic device including a semiconductor layer and a sidewall spacer and a process of forming the same
US7528078B2 (en) * 2006-05-12 2009-05-05 Freescale Semiconductor, Inc. Process of forming electronic device including a densified nitride layer adjacent to an opening within a semiconductor layer
US7829407B2 (en) 2006-11-20 2010-11-09 International Business Machines Corporation Method of fabricating a stressed MOSFET by bending SOI region
KR101072722B1 (ko) * 2007-02-15 2011-10-11 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성방법
US8236638B2 (en) * 2007-04-18 2012-08-07 Freescale Semiconductor, Inc. Shallow trench isolation for SOI structures combining sidewall spacer and bottom liner
US7846812B2 (en) * 2007-12-18 2010-12-07 Micron Technology, Inc. Methods of forming trench isolation and methods of forming floating gate transistors
JP4784595B2 (ja) * 2007-12-21 2011-10-05 株式会社デンソー バイポーラ型の半導体装置の製造方法
US7674684B2 (en) * 2008-07-23 2010-03-09 Applied Materials, Inc. Deposition methods for releasing stress buildup
US8164161B2 (en) * 2008-08-24 2012-04-24 United Microelectronics Corp. Structure of trench capacitor and method for manufacturing the same
US8003482B2 (en) * 2009-11-19 2011-08-23 Micron Technology, Inc. Methods of processing semiconductor substrates in forming scribe line alignment marks
US9021198B1 (en) 2011-01-20 2015-04-28 Commvault Systems, Inc. System and method for sharing SAN storage
US9214378B2 (en) 2012-06-29 2015-12-15 International Business Machines Corporation Undercut insulating regions for silicon-on-insulator device
US8673723B1 (en) 2013-02-07 2014-03-18 Globalfoundries Inc. Methods of forming isolation regions for FinFET semiconductor devices
US9105691B2 (en) 2013-04-09 2015-08-11 International Business Machines Corporation Contact isolation scheme for thin buried oxide substrate devices
US20170084628A1 (en) * 2015-09-18 2017-03-23 Qualcomm Incorporated Substrate-transferred, deep trench isolation silicon-on-insulator (soi) semiconductor devices formed from bulk semiconductor wafers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176605A (ja) * 1993-12-21 1995-07-14 Toshiba Corp 半導体素子の分離領域およびその製造方法
JP2000150634A (ja) * 1998-11-13 2000-05-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000243973A (ja) * 1998-12-24 2000-09-08 Mitsubishi Electric Corp 半導体装置及びその製造方法並びに半導体装置の設計方法
JP2000357733A (ja) * 1999-05-20 2000-12-26 Samsung Electronics Co Ltd Ｔ型素子分離膜の形成方法、これを用いたエレベイテッドサリサイドソース／ドレイン領域の形成方法及びｔ型素子分離膜を有する半導体素子
JP2001085514A (ja) * 1999-09-09 2001-03-30 Sony Corp 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3164381B2 (ja) * 1991-07-09 2001-05-08 シャープ株式会社 半導体装置の製造方法
KR100249022B1 (ko) * 1998-03-31 2000-03-15 김영환 반도체장치의 소자 격리 방법
KR20000026363A (ko) * 1998-10-20 2000-05-15 윤종용 트랜치형 소자분리막의 사이드 월 도핑 방법
KR100289660B1 (ko) * 1998-12-28 2001-06-01 박종섭 반도체 소자의 트렌치 형성방법
US6436751B1 (en) * 2001-02-13 2002-08-20 United Microelectronics Corp. Fabrication method and structure of a flash memory
KR100363554B1 (ko) * 2001-03-30 2002-12-05 삼성전자 주식회사 소이형 반도체 장치 및 그 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176605A (ja) * 1993-12-21 1995-07-14 Toshiba Corp 半導体素子の分離領域およびその製造方法
JP2000150634A (ja) * 1998-11-13 2000-05-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000243973A (ja) * 1998-12-24 2000-09-08 Mitsubishi Electric Corp 半導体装置及びその製造方法並びに半導体装置の設計方法
JP2000357733A (ja) * 1999-05-20 2000-12-26 Samsung Electronics Co Ltd Ｔ型素子分離膜の形成方法、これを用いたエレベイテッドサリサイドソース／ドレイン領域の形成方法及びｔ型素子分離膜を有する半導体素子
JP2001085514A (ja) * 1999-09-09 2001-03-30 Sony Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208799B2 (en) 2003-11-21 2007-04-24 Kabushiki Kaisha Toshiba Floating body cell dynamic random access memory with optimized body geometry
US8030171B2 (en) 2006-08-30 2011-10-04 Oki Semiconductor Co., Ltd. Method of forming element isolation film and nonvolatile semiconductor memory

Also Published As

Publication number Publication date
US20030087497A1 (en) 2003-05-08
KR20030037571A (ko) 2003-05-14
US6797579B2 (en) 2004-09-28
US20040142534A1 (en) 2004-07-22
KR100402392B1 (ko) 2003-10-17
US6740933B2 (en) 2004-05-25
JP4827363B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
JP2003188251A (ja) トレンチ素子分離構造を有する半導体素子及びその製造方法
US5989977A (en) Shallow trench isolation process
JP4034136B2 (ja) 半導体素子の製造方法
JP2000012676A (ja) 半導体装置のトレンチ素子分離方法
JP2001160589A (ja) トレンチ素子分離構造とこれを有する半導体素子及びトレンチ素子分離方法
TW554472B (en) A method for forming shallow trench isolation
JP4977842B2 (ja) 半導体素子
US6559029B2 (en) Method of fabricating semiconductor device having trench isolation structure
JPH118295A (ja) 半導体装置及びその製造方法
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
US6355540B2 (en) Stress-free shallow trench isolation
TW200529317A (en) Semiconductor device with trench isolation structure and method for fabricating the same
JPH11274290A (ja) 半導体素子の製造方法
JPH10107139A (ja) 浅いトレンチ分離法を用いて製造された半導体装置及びその製造方法
JPH09181164A (ja) 半導体装置及びその素子分離領域の形成方法
US6124184A (en) Method for forming isolation region of semiconductor device
JP4472434B2 (ja) 半導体装置の製造方法
KR100475050B1 (ko) 스페이서로보호되는박막의질화막라이너를갖는트렌치소자분리방법및구조
KR100235972B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100801733B1 (ko) 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법
KR100653704B1 (ko) 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조
JP2000031489A (ja) 半導体装置の製造方法
KR100236074B1 (ko) 격리막 및 그 형성 방법
KR100511896B1 (ko) 에스오아이 기판의 제조방법
TWI305674B (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4827363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees