KR100513310B1 - 비대칭 매몰절연막을 채택하여 두 개의 다른 동작모드들을갖는 반도체소자 및 그것을 제조하는 방법 - Google Patents

비대칭 매몰절연막을 채택하여 두 개의 다른 동작모드들을갖는 반도체소자 및 그것을 제조하는 방법 Download PDF

Info

Publication number
KR100513310B1
KR100513310B1 KR10-2003-0093975A KR20030093975A KR100513310B1 KR 100513310 B1 KR100513310 B1 KR 100513310B1 KR 20030093975 A KR20030093975 A KR 20030093975A KR 100513310 B1 KR100513310 B1 KR 100513310B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
region
source
lower semiconductor
layer
Prior art date
Application number
KR10-2003-0093975A
Other languages
English (en)
Other versions
KR20050062967A (ko
Inventor
오창우
박동건
이성영
최정동
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0093975A priority Critical patent/KR100513310B1/ko
Priority to US11/011,911 priority patent/US7214987B2/en
Priority to JP2004366130A priority patent/JP2005183987A/ja
Publication of KR20050062967A publication Critical patent/KR20050062967A/ko
Application granted granted Critical
Publication of KR100513310B1 publication Critical patent/KR100513310B1/ko
Priority to US11/696,132 priority patent/US20070184611A1/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

비대칭 매몰절연막을 채택하여 두 개의 다른 동작모드들을 갖는 반도체소자 및 그것을 제조하는 방법이 개시된다. 상기 반도체소자는 활성영역을 갖는 하부 반도체기판을 구비한다. 상기 하부 반도체기판의 활성영역 상부에 상부 실리콘 패턴 및 모오스 트렌지스터가 위치한다. 상기 모오스 트렌지스터는 상기 상부 실리콘 패턴 내부에 형성된 바디영역, 상기 바디영역에 의해 서로 이격된 소오스/드레인 영역들 및 상기 상부 실리콘패턴과 절연되어 상기 바디영역의 표면 상에 위치하는 게이트 전극을 포함한다. 한편, 상기 하부 반도체기판과 상기 상부 실리콘 패턴 사이에 매몰절연막이 개재된다. 상기 매몰절연막을 관통하는 관통플러그가 상기 소오스/드레인 영역들 중 어느 하나의 영역에 더 가깝도록 위치하여 상기 모오스 트랜지스터의 바디영역과 상기 하부 반도체기판을 전기적으로 연결한다. 또한, 상기 하나의 영역에 소오스 전압이 인가될 때, 상기 관통플러그의 상부면의 적어도 일부분이 공핍층 외부에 위치하고, 상기 하나의 영역에 드레인 전압이 인가될 때, 상기 관통플러그의 상부면이 공핍층 내부에 위치한다.

Description

비대칭 매몰절연막을 채택하여 두 개의 다른 동작모드들을 갖는 반도체소자 및 그것을 제조하는 방법{Semiconductor device having two different operation modes employing an asymmetrical buried insulating layer and method of fabricating the same}
본 발명은 반도체소자 및 그것을 제조하는 방법에 관한 것으로, 특히 비대칭 매몰산화막을 채택하여 두 개의 다른 동작모드들을 갖는 반도체소자 및 그것을 제조하는 방법에 관한 것이다.
반도체 소자는 모스 트랜지스터와 같은 개별소자(discrete device)를 스위칭 소자로 널리 채택하고 있다. 상기 반도체 소자의 집적도가 증가함에 따라, 상기 모스 트랜지스터는 점점 스케일 다운되고 있다. 그 결과, 상기 모스 트랜지스터의 채널 길이가 감소하여 단채널 효과(short channel effect; SCE)가 발생한다. 상기 단채널효과를 감소시키기 위해 불가피하게 채널 이온 농도를 증가시킨다. 그러나, 이는 누설전류의 증가를 초래한다. 누설전류의 증가는 디램소자에서 리프레쉬 특성의 악화로 이어진다.
상기 단채널효과를 개선하기 위한 방안으로 SOI 구조를 갖는 트랜지스터들이 널리 연구되고 있다. 상기 SOI 구조는 하부 반도체기판, 상부 실리콘 패턴 및 상기 하부 반도체기판과 상기 상부실리콘 패턴 사이에 개재되어 이들을 절연시키는 매몰절연막을 포함한다. 상기 SOI 구조를 갖는 트랜지스터들은 단채널효과 및 기생 커패시턴스(parasitic capacitance)를 줄일 수 있으며, 고속 동작이 가능하고 소비 전력을 줄일 수 있는 장점이 있다. 그러나, 킹크 효과(kink effect)와 같은 부유 바디 효과(floating body effect)가 발생한다.
상기 부유 바디와 관련된 문제들을 해결하기 위해, 상기 상부 실리콘 패턴 과 상기 하부 반도체기판을 전기적으로 연결시키는 방법이 널리 연구되고 있다. 한편, 상기 상부 실리콘 패턴과 상기 하부 반도체기판을 전기적으로 연결시키는 방법이 미국특허 제 6,429,091호에 "패터닝된 매몰절연막{patterned buried insulator}"이라는 제목으로 첸 등(Chen et al.)에 의해 개시된 바 있다.
상기 미국특허 제 6,429,091호에 개시된 방법은, 반도체기판 상에 마스크를 형성하여 소오스/드레인 영역들 하부에 매몰된 도핑 영역들을 형성하는 것을 포함한다. 상기 도핑 영역들을 선택적으로 식각한 후, 인슐레이터를 채워서 매몰절연막을 형성한다. 그 후, 상기 매몰절연막들 상부에 위치하는 소오스/드레인 영역들을 갖는 트랜지스터를 형성한다. 그 결과, 상기 소오스/드레인 영역들 하부에 패터닝된 매몰절연막들이 형성되어, 접합 누설전류를 감소시킬 수 있다. 또한, 상기 트랜지스터는 매몰절연막 하부의 반도체기판과 전기적으로 연결되어 연결모드(body-tied mode)에서 동작하므로 부유 바디 효과를 개선할 수 있다.
그러나, 상기 미국특허 제 6,429,091호에 개시된 방법에 의해 제조된 반도체소자는 연결모드(body-tied mode)에서 동작함에 따라, SOI 구조를 갖는 모오스 트랜지스터에 비해 온 커런트(on-current)가 작고 오프 커런트(off-current)가 크다.
본 발명의 목적은, 부유 바디 효과를 개선하면서, 종래기술에 비해 온 커런트를 증가시키고 오프 커런트를 감소시킬 수 있는 반도체소자를 제공하는 데 있다.
본 발명의 다른 목적은, 부유바디 효과를 개선하면서, 누설전류를 방지하여 리프레쉬 특성을 향상시킬 수 있는 디램셀을 제공하는 데 있다.
본 발명의 또 다른 목적은, 상기 반도체소자 및 디램셀을 제조하는 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일 태양은 비대칭 매몰절연막을 채택하여 두 개의 다른 동작모드들을 갖는 반도체소자를 제공한다. 상기 일 태양에 따른 반도체소자는 활성영역을 갖는 하부 반도체기판을 구비한다. 상기 하부 반도체기판의 활성영역 상부에 상부 실리콘 패턴이 위치한다. 또한, 상기 하부 반도체기판의 활성영역 상부에 모오스 트랜지스터가 위치한다. 상기 모오스 트랜지스터는 상기 상부 실리콘 패턴 내부에 형성된 바디영역, 상기 바디영역에 의해 서로 이격된 소오스/드레인 영역들 및 상기 상부 실리콘패턴과 절연되어 상기 바디영역의 표면 상에 위치하는 게이트전극을 포함한다. 상기 하부 반도체기판과 상기 상부 실리콘 패턴 사이에 매몰절연막이 개재된다. 한편, 상기 매몰절연막을 관통하는 관통플러그가 상기 소오스/드레인 영역들 중 어느 하나의 영역에 더 가깝도록 위치하여 상기 모오스 트랜지스터의 바디영역과 상기 하부 반도체기판을 전기적으로 연결한다. 이에 더하여, 상기 하나의 영역에 소오스 전압이 인가될 때, 상기 관통플러그의 상부면의 적어도 일부분은 공핍층 외부에 위치하고, 상기 하나의 영역에 드레인 전압이 인가될 때, 상기 관통플러그의 상부면은 공핍층 내부에 위치한다. 이에 따라, 상기 모오스 트랜지스터는 연결모드 또는 부유모드로 동작할 수 있다. 상기 모오스 트랜지스터를 부유모드로 동작하면, 온 커런트를 증가시키고 오프 커런트를 감소시킬 수 있다. 한편, 부유모드로 동작하는 동안 상기 바디영역에 홀들이 축적될 수 있다. 그러나, 상기 모오스 트랜지스터를 연결모드로 동작하여, 상기 축적된 홀들을 제거할 수 있다. 따라서, 연결모드 및 부유모드를 혼합하여 상기 모오스 트랜지스터를 동작시키므로써 부유 바디 효과를 개선시킬 수 있다.
여기서, 상기 소오스 영역 및 드레인 영역은 모오스 트랜지스터의 동작 방향에 따라 결정된다. 따라서, NMOS-트랜지스터의 경우, 접지되거나 낮은 전압이 인가되는 영역이 소오스 영역이고 높은 전압이 인가되는 영역이 드레인 영역이다. 한편, PMOS-트랜지스터에서는 높은 전압이 인가되는 영역이 소오스 영역이고, 낮은 전압이 인가되는 영역이 드레인 영역이다. 상기 소오스 영역 및 상기 드레인 영역에 인가되는 전압들을 각각 소오스 전압 및 드레인 전압으로 정의한다. 한편, 상기 모오스 트랜지스터의 동작방향이 결정되기 전에는 소오스 영역 또는 드레인 영역을 결정할 수 없으므로, 위치와 관련없이 두 영역들을 모두 지칭하기 위해 "소오스/드레인 영역들"로 표현하기로 한다.
상기 하부 반도체기판, 상기 상부 실리콘 패턴 및 상기 관통플러그는 모두 동일한 단결정 실리콘일 수 있다. 즉, 동일한 단결정 실리콘 기판을 사용하여 형성된 구조물들일 수 있다. 바람직하게는, 상기 하부 반도체기판은 단결정 실리콘이고, 상기 상부 실리콘 패턴 및 상기 관통플러그는 실리콘 에피층일 수 있다. 즉, 상기 하부 반도체기판은 단결정 실리콘 기판이고, 상기 상부 실리콘 패턴 및 상기 관통플러그는 동일한 실리콘 에피층으로 형성된 구조물들일 수 있다.
상기 소오스/드레인 영역들과 상기 매몰절연막은 상기 바디영역에 의해 서로 이격될 수 있다. 즉, 부분 공핍 SOI 트랜지스터(partially-depleted SOI MOSFET; PDSOI MOSFET)와 같이, 상기 매몰절연막과 상기 소오스/드레인 영역들 사이에 중성영역들(neutral regions)이 존재할 수 있다. 이때, 상기 관통플러그는 상기 소오스/드레인 영역들 중 어느 하나의 영역의 하부에 한정되어 위치할 수 있다. 즉, 상기 관통플러그가 상기 게이트 전극으로 부터 멀리 이격되어 상기 하나의 영역의 하부에 위치할 수 있다. 이에 따라, 상기 관통플러그가가 누설전류가 발생하기 쉬운 정션 에지(junction edge)로 부터 멀리 떨어져 위치하므로, 누설전류의 발생을 더욱 감소시킬 수 있다.
이와 달리. 상기 소오스/드레인 영역들과 상기 매몰절연막은 서로 접촉할 수 있다. 즉, 완정 공핍 SOI 트랜지스터(fully-depleted SOI MOSFET; FDSOI MOSFET)와 같이, 상기 매몰절연막과 상기 소오스/드레인 영역들 사이에 중성영역들이 존재하지 않을 수 있다.
상기 다른 목적을 달성하기 위하여, 본 발명의 다른 일 태양은 비대칭 매몰절연막을 채택하여 두 개의 다른 동작모드들을 갖는 디램셀을 제공한다. 상기 다른 일 태양에 따른 디램셀은 활성영역을 갖는 하부 반도체기판을 구비한다. 상기 하부 반도체기판의 활성영역 상부에 상부 실리콘 패턴이 위치한다. 또한, 상기 하부 반도체기판의 활성영역 상부에 모오스 트랜지스터가 위치한다. 상기 모오스 트랜지스터는 상기 상부 실리콘 패턴 내부에 형성된 바디영역, 상기 바디영역에 의해 서로 이격된 소오스/드레인 영역들 및 상기 상부 실리콘패턴과 절연되어 상기 바디영역의 표면 상에 위치하는 게이트전극을 포함한다. 상기 하부 반도체기판과 상기 상부 실리콘 패턴 사이에 매몰절연막이 개재된다. 한편, 상기 매몰절연막을 관통하는 관통플러그가 상기 소오스/드레인 영역들 중 어느 하나의 영역에 더 가깝도록 위치하여 상기 모오스 트랜지스터의 바디영역과 상기 하부 반도체기판을 전기적으로 연결한다. 이에 더하여, 상기 하나의 영역에 소오스 전압이 인가될 때, 상기 관통플러그의 상부면의 적어도 일부분은 공핍층 외부에 위치하고, 상기 하나의 영역에 드레인 전압이 인가될 때, 상기 관통플러그의 상부면은 공핍층 내부에 위치한다. 한편, 셀 커패시터가 상기 하나의 영역에 전기적으로 접속하고, 비트라인이 상기 나머지 하나의 영역에 전기적으로 접속한다. 이에 따라, 상기 모오스 트랜지스터는 연결모드 또는 부유모드로 동작할 수 있다. 상기 셀 커패시터에 정보를 기록하는 동안, 상기 모오스 트랜지스터는 연결모드로 동작한다. 따라서, 상기 바디영역 내에 홀들이 축적되는 것을 방지할 수 있어, 부유 바디 효과를 개선시킬 수 있다. 한편, 상기 셀 커패시터에 전하가 저장되면, 상기 모오스 트랜지스터가 부유모드로 동작한다. 따라서, 상기 전하를 보유하는 동안, 누설전류를 방지할 수 있어 리프레쉬 특성을 개선시킬 수 있다.
본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 바람직한 실시예는 비대칭 매몰절연막을 채택하여 두 개의 다른 동작모드들을 갖는 반도체소자를 제조하는 방법을 제공한다. 이 방법은 하부 반도체기판의 활성영역 상에 차례로 적층된 매몰절연막 및 상부 실리콘 패턴을 형성하는 것을 포함한다. 상기 상부 실리콘 패턴은 상기 매몰절연막을 관통하는 관통플러그를 통해 상기 하부 반도체기판에 전기적으로 연결된다. 한편, 상기 상부 실리콘 패턴 상에 바디영역 및 상기 바디영역에 의해 이격된 소오스/드레인 영역들을 포함하는 모오스 트랜지스터를 형성한다. 상기 모오스 트랜지스터는 상기 관통플러그가 상기 소오스/드레인 영역들 중 어느 하나의 영역에 더 가깝게 위치하도록 형성된다. 이에 더하여, 상기 모오스 트랜지스터는 상기 하나의 영역에 소오스 전압이 인가될 때, 상기 관통플러그의 상부면의 적어도 일부분이 공핍층 외부에 위치하고, 상기 하나의 영역에 드레인 전압이 인가될 때, 상기 관통플러그의 상부면이 공핍층 내부에 위치하도록 형성된다.
바람직하게는, 상기 매몰절연막 및 상부 실리콘 패턴을 형성하는 것은 상기 하부 반도체기판 상에 희생층을 형성하는 것을 포함할 수 있다. 상기 희생층을 패터닝하여 상기 하부 반도체기판을 노출시키는 개구부를 형성한다. 상기 개구부를 갖는 상기 하부 반도체기판 상에 상기 개구부를 채우고 상기 희생층을 덮는 상부 실리콘 에피층을 형성한다. 이때, 상기 개구부를 채우는 관통플러그가 형성된다. 상기 상부 실리콘 에피층, 상기 희생층 및 상기 하부 반도체기판을 패터닝하여 상기 하부 반도체기판 내의 활성영역을 한정하는 트렌치를 형성한다. 상기 활성영역은 상기 개구부를 통해 노출된 상기 하부 반도체기판의 적어도 일부를 포함한다. 또한, 상기 패터닝된 희생층은 상기 트렌치의 측벽을 통해 노출된다. 상기 노출된 패터닝된 희생층을 선택적으로 제거하고, 상기 패터닝된 희생층이 제거된 빈 공간을 절연막으로 채운다. 그 결과, 상기 상부실리콘 패턴과 상기 하부 반도체기판 사이에 개재되는 매몰절연막이 형성된다. 그 후, 상기 트렌치를 절연막으로 채워 소자분리막을 형성한다.
상기 희생층은, SiGe 에피층과 같이, 실리콘에 유사한 격자상수(lattice constant)를 갖는 물질막으로 형성될 수 있다. 바람직하게는, 상기 SiGe 에피층은 10 nm 내지 200 nm의 두께로 형성될 수 있다. 한편, 상기 희생층 상에 하부 실리콘 에피층을 형성할 수 있다.
한편, 상기 모오스 트랜지스터를 형성하는 것은 상기 상부 실리콘 패턴 상에 상기 상부 실리콘 패턴과 절연된 게이트 전극을 형성하는 것을 포함할 수 있다. 상기 게이트 전극을 이온주입 마스크로 사용하여 불순물이온들을 주입하여, 상기 상부 실리콘 패턴 내에 소오스/드레인 영역들을 형성한다.
바람직하게는, 상기 게이트 전극을 형성하기 전, 상기 상부 실리콘 패턴 상에 채널이온들을 주입할 수 있다. 상기 채널이온들이 주입된 상부 실리콘 패턴을 열처리하여 상기 채널이온들을 확산시킬 수 있다. 이때, 상기 채널이온들은 상기 관통플러그를 통해 확산된다. 이에 따라, 상기 관통플러그 상부의 상기 바디영역 내의 상기 채널이온들의 농도가 상기 매몰절연막 상부의 바디영역 내의 그것의 농도에 비해 낮아진다. 따라서, 상기 관통플러그에 가까운 상기 하나의 영역 근처에서 공핍층을 쉽게 조절할 수 있다.
한편, 상기 소오스/드레인 영역들은 바디영역에 의해 상기 매몰절연막과 이격되도록 형성될 수 있다. 즉, 부분 공핍 SOI 트랜지스터(partially-depleted SOI MOSFET; PDSOI MOSFET)와 같이, 상기 매몰절연막과 상기 소오스/드레인 영역들 사이에 중성영역들(neutral regions)이 존재할 수 있다. 이때, 상기 소오스/드레인 영역들 중 어느 하나의 영역은 상기 관통플러그 상부에 위치하는 것이 바람직하다.
이와 달리. 상기 소오스/드레인 영역들은 각각 상기 매몰절연막과 접촉하도록 형성될 수 있다. 즉, 완정 공핍 SOI 트랜지스터(fully-depleted SOI MOSFET; FDSOI MOSFET)와 같이, 상기 매몰절연막과 상기 소오스/드레인 영역들 사이에 중성영역들이 존재하지 않을 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세하게 설명한다.
도 1 내지 도 2는 각각 본 발명의 일 태양에 따른 두 개의 다른 동작모드들을 갖는 반도체소자를 설명하기 위한 단면도들이고, 도 3 및 도 4는 각각 본 발명의 다른 태양에 따른 두 개의 다른 동작모드들을 갖는 디램셀을 설명하기 위한 단면도들이다.
도 1을 참조하면, 하부 반도체기판(21) 상부에 상부 실리콘 패턴(30a)이 위치한다. 상기 하부 반도체기판(21)은 단결정 실리콘 기판일 수 있다. 상기 하부 반도체기판(21)은 활성영역(active area)을 갖는다. 상기 활성영역은 소자분리막(33a)에 의해 한정될 수 있다.
상기 상부 실리콘 패턴(30a)은 상기 하부 반도체기판(21)의 활성영역 상부에 위치한다. 상기 상부 실리콘 패턴(30a)은 상기 하부 반도체기판(21)과 동일한 단결정 실리콘일 수 있다. 즉, 상기 상부 실리콘 패턴(30a)은 상기 단결정 실리콘 기판을 패터닝하여 형성될 수 있다. 이와 달리, 상기 상부 실리콘 패턴(30a)은 실리콘 에피층일 수 있다. 한편, 상기 상부 실리콘 패턴(30a)은 바디영역(41) 및 상기 바디영역(41)에 의해 서로 이격된 소오스/드레인 영역들(39)을 포함한다.
상기 상부 실리콘 패턴(30a) 상에 모오스 트랜지스터가 위치한다. 상기 모오스 트랜지스터는 상기 바디영역(41), 소오스/드레인 영역들(39) 및 상기 상부 실리콘 패턴(30a)과 절연되어 상기 바디영역(41)의 표면 상에 위치하는 게이트 전극(37)을 포함한다. 상기 게이트 전극(37)은 게이트 절연막(35)에 의해 상기 상부 실리콘 패턴(30a)과 절연될 수 있다. 상기 모오스 트랜지스터는 NMOS-트랜지스터 또는 PMOS-트랜지스터일 수 있다. 상기 모오스 트랜지스터가 NMOS-트랜지스터인 경우, 상기 소오스/드레인 영역들(39)은 N형 불순물이온들이 도핑된 영역들이다. 이와 달리, 상기 모오스 트랜지스터가 PMOS-트랜지스터인 경우, 상기 소오스/드레인 영역들(39)은 P형 불순물 이온들이 도핑된 영역들이다.
상기 상부 실리콘 패턴(30a)과 상기 하부 반도체기판(21) 사이에 매몰절연막(23c)이 개재된다. 상기 매몰절연막(23c)은 실리콘 산화막(SiO2) 또는 실리콘 산화막과 실리콘 질화막(SiN)의 적층막일 수 있다. 또한, 상기 매몰절연막(23c)은 빈 공간(empty space)을 포함할 수 있다.
이에 더하여, 상기 매몰절연막(23c)은 상기 바디영역(41)에 의해 상기 소오스/드레인 영역들(39)로 부터 이격된다. 즉, 상기 소오스/드레인 영역들(39)과 상기 매몰절연막(41) 사이에는 중성영역이 존재한다.
한편, 상기 매몰절연막(23c)를 관통하는 관통플러그(through plug; 27p)가 상기 소오스/드레인 영역들(39) 중 어느 하나의 영역에 가깝도록 위치한다. 이에 더하여, 상기 하나의 영역에 소오스 전압(Vs)이 인가될 때, 상기 관통플러그(27p)의 상부면의 적어도 일부분은 상기 하나의 영역 근처에 형성되는 공핍층 외부에 위치한다. 또한, 상기 하나의 영역에 드레인 전압(Vd)이 인가될 때, 상기 관통플러그(27p)의 상부면은 상기 하나의 영역 근처에 형성되는 공핍층 내부에 위치한다. 따라서, 상기 모오스 트랜지스터는 상기 하나의 영역에 소오스 및 드레인 전압들이 인가될 때, 각각 연결모드 및 부유모드로 동작한다.
바람직하게는, 상기 관통플러그(27p)는 상기 하나의 영역 하부에 한정되어 위치할 수 있다. 이에 더하여, 상기 관통플러그(27p)는 상기 상부 실리콘 패턴(30a)과 동일한 물질, 즉 단결정 실리콘 또는 실리콘 에피층일 수 있다.
이하, 상기 본 발명의 일 태양에 따른 반도체소자의 두 개의 다른 동작모드들을 상세하게 설명한다. 여기서, 상기 모오스 트랜지스터는 NMOS-트랜지스터인 경우에 대해 설명한다. 따라서, 상기 소오스 전압(Vs)은 드레인 전압(Vd)에 비해 낮은 전위를 갖는다. 한편, 상기 모오스 트랜지스터가 PMOS-트랜지스터인 경우, 상기 소오스 전압(Vs)은 상기 드레인 전압(Vd)에 비해 높은 전위를 갖는다. 그러나, 상기 두 개의 다른 동작모드들은 NMOS-트랜지스터의 경우와 동일하게 이해될 수 있다.
우선, 상기 반도체소자의 연결모드(body-tied mode) 동작에 대해 설명한다.
다시, 도 1을 참조하면, 상기 하나의 영역, 즉 상기 소오스/드레인 영역들(39) 중 상기 관통플러그(27p)에 가까운 영역에 소오스 전압(Vs)이 인가된다. 이때, 상기 하나의 영역은 소오스 영역이 된다. 한편, 상기 하부 반도체기판(21)에는 백 바이어스 전압(back bias voltage; Vbb)이 인가된다. 일반적으로, 상기 백 바이어스 전압(Vbb)은 음의 전위를 갖는다. 따라서, 상기 소오스 전압(Vs)이 0V이면, 상기 하나의 영역과 상기 바디영역(41) 사이에는 역방향 바이어스(reverse bias)가 인가된다. 그러나, 상기 백 바이어스 전압(Vbb)의 절대값이 작아, 상기 역방향 바이어스는 약하다. 따라서, 상기 하나의 영역과 상기 바디영역(41) 사이의 공핍층은 얇다. 상기 하나의 영역에 가까운 점선은 상기 얇은 공핍층을 나타낸다. 그 결과, 상기 관통플러그(27p)는 상기 공핍층으로 부터 이격되어, 상기 바디영역(41)과 상기 하부 반도체기판(21)을 전기적으로 연결한다. 이에 따라, 상기 바디영역(41)에서 생성되는 홀들은 상기 하부 반도체기판(21)으로 방출될 수 있어, 부유 바디 효과(floating body effect)의 발생을 방지할 수 있다.
이에 더하여, 상기 나머지 하나의 영역에 드레인 전압(Vd)이 인가되고, 상기 게이트전극(37)에 게이트 전압(Vg)이 인가된다. 상기 게이트 전압(Vg)이 문턱전압(Vth) 보다 크면, 상기 모오스 트랜지스터가 턴온(turn on)된다. 이때, 상기 모오스 트랜지스터는 상기 관통플러그(27p)를 통해 상기 하부 반도체기판(21)에 전기적으로 연결되어 있으므로, 연결모드(body-tied mode)에서 동작한다. 따라서, 부유 바디 효과의 발생이 방지된다.
다음, 상기 반도체소자의 부유모드(body-floated mode)에 대해 설명한다.
다시, 도 1을 참조하면, 상기 하나의 영역에 드레인 전압(Vd)이 인가된다. 이때, 상기 하나의 영역은 드레인 영역이 된다. 한편, 상기 하부 반도체기판(21)에는 백 바이어스 전압(back bias voltage; Vbb)이 인가된다. 일반적으로, 상기 백 바이어스 전압(Vbb)은 음의 전위를 갖는다. 따라서, 상기 드레인 전압(Vs)과 상기 백 바이어스 전압(Vbb)에 의해 상기 하나의 영역과 상기 바디영역(41) 사이에는 강한 역방향 바이어스(reverse bias)가 인가된다. 따라서, 상기 하나의 영역과 상기 바디영역(41) 사이의 공핍층의 폭이 증가한다. 상기 하나의 영역에서 먼 점선을 상기 증가한 공핍층을 나타낸다. 그 결과, 상기 관통플러그(27p)의 상부면이 상기 공핍층 내부에 포함된다. 따라서, 상기 바디영역(41)은 상기 하부 반도체기판(41)으로 부터 부유된다. 이에 따라, 전하들이 상기 바디영역(41)에서 상기 하부 반도체기판(41)으로 이동하기 어려워, 상기 소오스/드레인 영역들(39)의 누설전류가 감소된다. 상기 소오스/드레인 영역들(39)의 누설전류 감소는 오프 커런트의 감소로 나타난다.
이에 더하여, 상기 나머지 하나의 영역에 소오스 전압(Vs)이 인가되고, 상기 게이트 전극(37)에 게이트 전압(Vg)이 인가된다. 상기 게이트 전압(Vg)이 문턱전압(Vth) 보다 크면, 상기 모오스 트랜지스터가 턴온(turn on)된다. 이때, 상기 바디영역(41)은 상기 하부 반도체기판(21)으로 부터 부유되어 있다. 따라서, 상기 모오스 트랜지스터는 부유모드(body-floated mode)로 동작한다. 그 결과, 상기 모오스 트랜지스터의 온 커런트가 증가된다.
한편, 상기 모오스 트랜지스터가 부유모드로 동작함에 따라, 상기 바디영역(41)에 홀들이 축적될 수 있다. 그러나, 상기 모오스 트랜지스터를 연결모드로 동작시킬 때, 상기 축적된 홀들을 제거할 수 있다. 즉, 상기 연결모드 동작과 상기 부유모드 동작을 조합하므로써, 상기 모오스 트랜지스터의 부유 바디 효과를 개선하면서, 온 커런트를 증가시키고 오프 커런트를 감소시킬 수 있다.
도 2는 본 발명의 일 태양에 따른 다른 반도체소자를 설명하기 위한 단면도이다.
도 2를 참조하면, 도 1을 참조하여 설명한 바와 같이, 활성영역을 갖는 하부 반도체기판(51) 상부에 상부 실리콘 패턴(60a) 및 모오스 트랜지스터가 위치한다. 상기 활성영역은 소자분리막(63a)에 의해 한정될 수 있다.
상기 상부 실리콘 패턴(60a)은, 도 1을 참조하여 설명한 바와 같이, 단결정 실리콘 또는 실리콘 에피층일 수 있다. 한편, 상기 상부 실리콘 패턴(60a)은 바디영역(71) 및 상기 바디영역(71)에 의해 서로 이격된 소오스/드레인 영역들(69)을 포함한다.
상기 모오스 트랜지스터는, 도 1을 참조하여 설명한 바와 같이, 상기 바디영역(71), 소오스/드레인 영역들(69) 및 상기 상부 실리콘 패턴(60a)과 절연되어 상기 바디영역(71)의 표면 상에 위치하는 게이트 전극(67)을 포함한다. 또한, 상기 모오스 트랜지스터는 NMOS-트랜지스터 또는 PMOS-트랜지스터일 수 있다.
상기 상부 실리콘 패턴(60a)과 상기 하부 반도체기판(51) 사이에, 도 1을 참조하여 설명한 바와 같이, 매몰절연막(53c)이 개재된다.
다만, 상기 매몰절연막(53c)은 상기 소오스/드레인 영역들(39)과 접촉한다. 즉, FDSOI MOSFET과 같이, 상기 소오스/드레인 영역들(39)과 상기 매몰절연막(41) 사이에는 중성영역이 존재하지 않는다.
한편, 상기 매몰절연막(53c)를 관통하는 관통플러그(57p)가 상기 소오스/드레인 영역들(69) 중 어느 하나의 영역에 가깝도록 위치한다. 이에 더하여, 도 1을 참조하여 설명한 바와 같이, 상기 하나의 영역에 소오스 전압(Vs)이 인가될 때, 상기 관통플러그(57p)의 상부면의 적어도 일부분은 상기 하나의 영역 근처에 형성되는 공핍층 외부에 위치한다. 또한, 상기 하나의 영역에 드레인 전압(Vd)이 인가될 때, 상기 관통플러그(57p)의 상부면은 상기 하나의 영역 근처에 형성되는 공핍층 내부에 위치한다. 이에 따라, 상기 모오스 트랜지스터는, 도 1을 참조하여 설명한 바와 같이, 연결모드 및 부유모드로 동작할 수 있다.
상기 다른 반도체소자의 연결모드 및 부유모드 동작은 도 1을 참조하여 설명한 바와 같으므로 설명을 생략한다.
도 3은 본 발명의 다른 태양에 따른 두 개의 다른 동작모드들을 갖는 디램셀을 설명하기 위한 단면도이다.
도 3을 참조하면, 하부 반도체기판(21), 매몰절연막(23c), 상부 실리콘 패턴(30a), 모오스 트랜지스터 및 관통플러그(27p)는 모두 도 1을 참조하여 설명한 바와 같다. 또한, 소자분리막(33a), 소오스/드레인 영역들(39) 및 바디영역(41)도 도 1을 참조하여 설명한 바와 같다. 따라서, 상기 관통플러그(27p)는 상기 소오스/드레인 영역들(39) 중 어느 하나의 영역에 가깝도록 위치한다. 다만, 디램셀은 일반적으로 NMOS-트랜지스터를 채택하므로, 여기서 상기 모오스 트랜지스터는 NMOS-트랜지스터에 한정된다.
한편, 셀 커패시터(CC)가 상기 하나의 영역에 전기적으로 접속한다. 상기 셀 커패시터(CC)는 디램셀에서 전하를 저장하는 역할을 한다. 또한, 비트라인(bit line; BL)이 상기 나머지 하나의 영역에 전기적으로 접속한다. 상기 비트라인은 정보를 전달하는 역할을 한다.
이하, 도 3을 참조하여, 상기 디램셀의 두 개의 다른 동작모드들을 프로그램, 리딩 및 리프레쉬 동작과 함께 상세히 설명한다.
먼저, 프로그램 동작을 살펴보면, 상기 비트라인(BL)에 고전압(high voltage; Vcc)이 인가되고, 상기 게이트 전극(37)에 문턱전압(Vth) 보다 큰 게이트 전압(Vg)이 인가된다. 따라서, 상기 모오스 트랜지스터는 턴온된다. 한편, 상기 하부 반도체기판(21)에 음의 전위를 갖는 Vbb가 인가된다. 상기 셀 커패시터(CC)가 전하들을 저장하고 있지 않다면, 상기 셀 커패시터 하부 전극의 전위는 0V이다. 따라서, 상기 모오스 트랜지스터는 연결모드(body-tied mode)에서 동작한다. 이때, 상기 하나의 영역에서 상기 나머지 하나의 영역으로 전자들이 이동한다. 상기 전자들과 상기 바디영역(41)의 실리콘 격자들이 충돌하여, 상기 바디영역(41) 내에 충돌이온화(impact ionization)에 의한 홀들이 발생한다. 그러나, 상기 홀들은 상기 관통플러그(27p)를 통해 상기 하부 반도체기판(21)으로 빠져나간다.
한편, 프로그램 동작이 완료되면, 상기 셀 커패시터(CC)는 전하들을 저장하고 있다. 따라서, 상기 셀 커패시터(CC)의 하부 전극은 고전위(Vcc)를 갖는다. 따라서, 상기 모오스 트랜지스터는 부유모드(body-floated mode) 상태가 된다. 상기 모오스 트랜지스터가 부유모드 상태에 있으면, 도 1을 참조하여 설명한 바와 같이, 오프 커런트가 감소한다. 따라서, 상기 셀 커패시터(CC)의 누설전류가 감소하여 전하 보유능력이 향상된다.
다음, 리딩 동작을 살펴보면, 상기 비트라인(BL)에 저전압(low voltage)이 인가되고, 상기 게이트 전극(37)에 문턱전압(Vth) 보다 큰 게이트 전압(Vg)이 인가된다. 따라서, 상기 모오스 트랜지스터는 턴온된다. 상기 하부 반도체기판(21)에는 Vbb가 인가된다. 한편, 상기 셀 커패시터(CC)가 전하를 저장하고 있다면, 상기 셀 커패시터(CC)의 하부전극은 Vcc의 전위를 갖는다. 따라서, 상기 모오스 트랜지스터는 부유모드로 동작한다. 이때, 상기 나머지 하나의 영역으로 부터 상기 하나의 영역으로 전자들이 이동한다. 상기 전자들은 상기 바디영역(41) 내의 실리콘 격자들과 충돌하여 홀들을 발생시킨다. 상기 홀들은 상기 바디영역(41) 내부에 축적된다.
그러나, 상기 리딩동작이 완료되면, 상기 셀 커패시터(CC)의 하부 전극은 0V의 전위를 갖는다. 따라서, 상기 모오스 트랜지스터는 연결모드로 전환된다. 이에 따라, 상기 축적된 홀들은 상기 하부 반도체기판(21)으로 빠져나간다. 결과적으로, 리딩동작 동안 상기 바디영역(41) 내에서 생성되는 홀들은 모두 상기 하부 반도체기판(21)으로 방출될 수 있다.
상기 셀커패시터(CC)가 전하를 저장하고 있지 않은 경우, 상기 하나의 영역과 상기 나머지 하나의 영역 사이에 전자 이동이 없으므로 부유 바디 효과가 발생하지 않는다.
한편, 리프레쉬 동작은 상기 리딩동작과 상기 프로그램 동작의 연속이다. 즉, 상기 리프레쉬 동작은, 리딩동작을 수행하여 상기 셀 커패시터(CC)에 저장된 정보를 리딩한 후, 다시 상기 셀 커패시터(CC)에 동일한 정보를 프로그램한다. 따라서, 상기 리딩동작을 수행하는 동안, 상기 바디영역(41)에 홀들이 축적될 수 있다. 그러나, 상기 홀들은 상기 리딩동작이 완료되면, 모두 상기 하부 반도체기판(41)으로 방출된다. 그 후, 프로그램 동작은 연결모드에서 수행된다. 따라서, 상기 바디영역(41) 내에 홀들이 축적되는 것이 방지된다. 한편, 상기 프로그램 동작이 완료되어 상기 셀 커패시터(CC)에 전하가 저장되면, 상기 모오스 트랜지스터는 부유모드 상태가 되어 오프 커런트가 감소한다. 결과적으로, 상기 디램셀은 부유바디효과를 개선하면서, 누설전류를 방지할 수 있어, 리프레쉬 특성을 향상시킬 수 있다.
도 4는 본 발명의 다른 태양에 따른 다른 디램셀을 설명하기 위한 단면도이다.
도 4를 참조하면, 하부 반도체기판(51), 매몰절연막(53c), 상부 실리콘 패턴(60a), 모오스 트랜지스터 및 관통플러그(57p)는 모두 도 2를 참조하여 설명한 바와 같다. 또한, 소자분리막(63a), 소오스/드레인 영역들(69) 및 바디영역(71)도 도 2를 참조하여 설명한 바와 같다. 따라서, 상기 관통플러그(57p)는 상기 소오스/드레인 영역들(69) 중 어느 하나의 영역에 가깝도록 위치한다. 다만, 디램셀은 일반적으로 NMOS-트랜지스터를 채택하므로, 여기서 상기 모오스 트랜지스터는 NMOS-트랜지스터에 한정된다.
한편, 셀 커패시터(CC)가 상기 하나의 영역에 전기적으로 접속한다. 상기 셀 커패시터(CC)는 디램셀에서 전하를 저장하는 역할을 한다. 또한, 비트라인(bit line; BL)이 상기 나머지 하나의 영역에 전기적으로 접속한다. 상기 비트라인은 정보를 전달하는 역할을 한다.
상기 디램셀의 동작은, 도 3을 참조하여 설명한 바와 같으므로, 설명을 생략한다.
이하, 본 발명의 바람직한 실시예에 따른 반도체소자를 제조하는 방법을 상세히 설명한다.
도 5는 본 발명의 바람직한 실시예에 따른 반도체소자를 제조하는 방법을 설명하기 위한 부분 레이아웃도이고, 도 6 내지 도 14는 본 발명의 바람직한 실시예에 따른 반도체소자를 제조하는 방법을 설명하기 위해 상기 도 5의 절단선 I-I에 따라 취해진 단면도들이다.
도 5 내지 도 6을 참조하면, 하부 반도체기판(21) 상에 희생층(23)을 형성한다. 상기 하부 반도체기판(21)은 단결정 실리콘 기판일 수 있다. 한편, 상기 희생층(23)은 실리콘의 격자상수(lattice constant)와 동일하거나 근사한 격자상수를 갖는 물질막으로 형성한다. 바람직하게는, 상기 희생층(23)은 SiGe 에피층일 수 있으며, 10 nm 내지 200 nm의 두께로 형성될 수 있다. 상기 희생층(23) 상에 하부 실리콘 에피층(25)을 형성할 수 있다. 상기 하부 실리콘 에피층(25)은 후속 공정에서 상기 희생층(23)의 상부면이 노출되는 것을 방지한다.
도 5 내지 도 7을 참조하면, 상기 하부 실리콘 에피층(25) 및 상기 희생층(23)을 패터닝하여 상기 하부 반도체기판(21)을 노출시키는 개구부(27)를 형성한다. 상기 개구부(27)를 형성하기 위해 상기 하부 실리콘 에피층(25) 상에 하드마스크막(hard mask layer, 도시하지 않음)을 형성할 수 있다. 상기 하드마스크막을 패터닝하여 상기 하부 실리콘 에피층(25)을 노출시키는 개구부를 갖는 하드마스크 패턴을 형성한다. 그 후, 상기 하드마스크 패턴을 식각마스크로 사용하여 상기 하부 실리콘에피층(25) 및 상기 희생층(23) 차례로 식각하여 상기 하부 반도체기판(21)을 노출시키는 개구부(27)를 형성한다. 그 후, 상기 하드마스크 패턴을 제거한다.
상기 개구부(27)는, 도 1에 점선으로 도시한 바와 같이, 라인 모양의 그루브(27g)이거나 홀(27h)일 수 있다. 상기 개구부(27)의 측벽 상에 상기 희생층(23) 및 상기 하부 실리콘 에피층(25)이 노출된다.
도 5 내지 도 8을 참조하면, 상기 개구부(27)가 형성된 반도체기판 상에 상부 실리콘 에피층(29)을 형성한다. 상기 상부 실리콘 에피층(29)은 상기 노출된 하부 반도체기판(21) 상부의 상기 개구부(27)를 채우며, 상기 하부 실리콘 에피층(25)의 상부면을 덮는다. 상기 희생층(23)이 SiGe 에피층으로 형성된 경우, 상기 상부 실리콘 에피층(29)은 상기 SiGe 에피층 상에서 균일하게 형성될 수 있다. 따라서, 상기 개구부(27) 내에 결함없는(defect-free) 실리콘 에피층을 형성할 수 있다. 이에 따라, 상기 개구부(27)를 채우는 관통플러그(27p)가 형성된다.
한편, 상기 희생층(23) 상부에 형성된 상기 실리콘 에피층들(25, 29)을 상부 실리콘 기판(30)으로 정의한다.
도 5 내지 도 9를 참조하면, 상기 상부 실리콘 기판(30), 상기 희생층(23) 및 상기 하부 반도체기판(21)을 차례로 패터닝하여 상기 하부 반도체기판(21)의 활성영역(AA)을 한정하는 트렌치(33)를 형성한다. 상기 활성영역(AA)은 상기 개구부(27)에 노출된 상기 하부 반도체기판(21)의 적어도 일부분을 포함한다. 한편, 상기 트렌치(33)를 형성하는 동안, 상기 활성영역(AA) 상에 패터닝된 희생층(23a) 및 상부 실리콘 패턴(30a)이 형성된다. 상기 패터닝된 희생층(23a)은 상기 트렌치(33)의 측벽상에 노출된다.
바람직하게는, 상기 트렌치(33)를 형성하기 위해 하드마스크 패턴(31)을 형성할 수 있다. 상기 하드마스크 패턴(31)을 식각마스크로 사용하여 상기 상부 실리콘 기판(30), 상기 희생층(23) 및 상기 하부 반도체기판(21)을 식각하여 상기 트렌치(33)를 형성한다.
도 5 내지 도 10을 참조하면, 상기 패터닝된 희생층(23a)을 선택적으로 식각하여 제거한다. 상기 패터닝된 희생층(23a)은 습식식각 기술을 사용하여 선택적으로 식각될 수 있다. 상기 패터닝된 희생층(23a)이 제거됨에 따라, 상기 패터닝된 희생층(23a)의 위치에 빈 공간(empty space; 23b)이 형성된다.
도 5 내지 도 11을 참조하면, 상기 패터닝된 희생층(23a)이 제거된 빈 공간들(23b)에 매몰절연막(23c)을 형성한다. 상기 매몰절연막(23c)은 빈 공간들, 실리콘 산화막 또는 실리콘 질화막으로 형성할 수 있으며, 이들을 적층하여 형성할 수 있다. 바람직하게는, 상기 빈 공간들(23b)의 내벽을 덮는 실리콘 산화막을 형성하고, 이어서 실리콘 질화막을 형성한다. 그 결과, 실리콘 질화막을 실리콘 산화막이 둘러싸는 구조의 매몰절연막(23c)이 형성된다. 이때, 상기 트렌치(33)의 내벽에도 상기 절연막들이 형성될 수 있다. 그 후, 상기 트렌치(33)를 채우는 절연막을 형성하고, 이를 상기 하드마스크 패턴(31)의 상부면이 노출될 때 까지 평탄화시키어 상기 트렌치(33)를 채우는 소자분리막(33a)을 형성한다. 상기 소자분리막(33a)은 상기 상부 실리콘 패턴(30a) 및 상기 매몰절연막(23c)의 측벽을 덮는다. 이때, 상기 하드마스크 패턴(31)은 상기 상부 실리콘 패턴(30a)의 상부면을 보호하는 역할을 한다.
한편, 상기 빈 공간들(23b)이 형성된 후, 상기 빈 공간들(23b)을 채우지 않고 상기 소자분리막(33a)을 형성할 수 있다. 바람직하게는, 상기 소자분리막(39)을 형성하기 전에, 상기 빈 공간들(23b) 및 상기 트렌치(33)의 측벽들 상에 고온 산화막을 형성할 수 있다. 상기 고온 산화막은 상기 빈 공간들(23b) 및 상기 트렌치(33)의 측벽들의 표면을 보호한다. 그 결과, 상기 매몰절연막(23c)은 빈 공간(empty space)을 포함한다.
도 5 내지 도 12를 참조하면, 상기 소자분리막(33a)이 형성된 후, 상기 하드마스크패턴(31)을 제거한다. 그 후, 상기 상부 실리콘 패턴(30a) 내부에 채널이온들을 주입할 수 있다. 상기 채널이온들은 문턱전압을 조절하기 위해 주입될 수 있다.한편, 상기 실리콘 패턴(30a) 내부에 주입된 채널이온들은 후속 열처리를 수행하는 동안, 상기 관통플러그(27p)를 통해 상기 하부 반도체기판(21)으로 확산될 수 있다. 상기 후속 열처리는 상기 채널이온들을 주입한 직후에 수행될 수 있으나, 다른 불순물이온들을 주입한 후 수행될 수 있다. 이에 따라, 상기 관통플러그(27p) 상부의 상기 상부 실리콘 패턴(30a)은 상기 매몰절연막(23c) 상부의 상기 상부 실리콘 패턴(30a) 보다 농도가 낮은 채널이온들을 함유한다.
도 5 내지 도 13을 참조하면, 상기 채널이온들이 주입된 반도체기판 상에 상기 상부 실리콘 패턴(30a)과 절연되어 상기 상부실리콘 패턴(30a)을 가로지르는 게이트 전극(37)을 형성한다. 상기 게이트 전극(37)은 게이트 절연막(35)에 의해 상기 상부 실리콘 패턴(30a)과 절연될 수 있다. 또한, 상기 게이트 전극(37)은 그것의 일 측벽이 타 측벽에 비해 상기 관통플러그(27p)의 중심에 더 가깝도록 상기 상부 실리콘 패턴(30a)을 가로지른다.
상기 게이트 전극(37)을 이온주입 마스크로 사용하여 상기 상부 실리콘 패턴(30a) 내에 N형 또는 P형의 불순물 이온들을 주입하여 소오스/드레인 영역들(39) 을 형성한다. 즉, NMOS-트랜지스터를 형성하기 위해서는 N형의 불순물 이온들을 주입하고, PMOS-트랜지스터를 형성하기 위해서는 P형의 불순물 이온들을 주입한다. 이에 따라, 상기 소오스/드레인 영역들(39) 중 어느 하나의 영역이 상기 관통플러그(27p)에 더 가깝게 형성된다. 한편, 상기 불순물 이온들은 상기 채널이온들과 반대형이다.
상기 소오스/드레인 영역들(39)은 통상적인 LDD 공정을 사용하여 형성될 수 있다. 즉, 상기 게이트 전극(37)을 이온주입마스크로 사용하여 불순물 이온들을 주입하여 저농도 불순물 영역들을 형성한다. 그 후, 상기 게이트 전극(37)의 측벽을 덮는 스페이서들(43)을 형성하고, 상기 스페이서들(43) 및 상기 게이트 전극(37)을 이온주입마스크로 사용하여 불순물 이온들을 주입하여 고농도 불순물 영역들을 형성한다.
한편, 상기 소오스/드레인 영역들(39)은 상기 상부실리콘 패턴(30a)의 두께보다 작은 접합깊이(junction depth)를 갖도록 형성될 수 있다. 즉, 상기 소오스/드레인 영역들(39)과 상기 매몰절연막(23c) 사이에는 중성영역이 존재한다. 이때, 상기 소오스/드레인 영역들(39) 사이의 영역 및 상기 소오스/드레인 영역들과 상기 매몰절연막(23c) 사이의 영역이 바디영역(41)이다. 이 경우, 상기 게이트 전극(37)은 상기 관통플러그(27p) 주변의 상기 매몰절연막(23c) 상부를 가로지르도록 형성될 수 있다. 이에 따라, 상기 관통플러그(27p)는 상기 소오스/드레인 영역들 중 어느 하나의 영역 하부에 한정적으로 위치한다. 즉, 상기 관통플러그(27p)는 상기 게이트 전극(37)과 가까운 정션 에지(junction edge)의 하부에서 이격되어 형성될 수 있다. 일반적으로, 상기 게이트 전극과 가까운 정션 에지부분에서 강한 전기장이 발생한다. 따라서, 상기 정션 에지부분에서 누설전류가 크다. 그러나, 상기 관통플러그(27p)를 상기 정션 에지부분에서 이격시키므로써, 누설전류를 더욱 감소시킬 수 있다.
이와 달리, 상기 소오스/드레인 영역들(39)은 상기 상부 실리콘 패턴(30a)의 두께와 같은 접합깊이를 갖도록 형성될 수 있다. 즉, 상기 소오스/드레인 영역들(39)과 상기 매몰절연막(23c) 사이에 중성영역이 존재하지 않을 수 있다. 이때는, 상기 소오스/드레인 영역들(39) 사이의 영역이 바디영역(41)이다. 이 경우, 상기 게이트 전극(37)은 상기 관통플러그(27p) 상부의 적어도 일부분을 가로지른다.
한편, 상기 게이트 전극(37), 상기 소오스/드레인 영역들(39) 및 상기 바디영역(41)이 형성됨에 따라, 모오스 트랜지스터가 형성된다. 상기 바디영역(41)은 상기 관통플러그(27p)를 통해 상기 하부 반도체기판(21)에 전기적으로 연결된다. 또한, 상기 모오스 트랜지스터는 상기 하나의 영역에 소오스 전압 및 드레인 전압 인가될 때, 각각 연결모드 및 부유모드로 동작하도록 형성된다.
상기 채널이온들은 상기 하나의 영역 근처에서 낮은 농도를 가지며, 상기 나머지 하나의 영역 근처에서 높은 농도를 갖는다. 따라서, 문턱전압은 상기 나머지 하나의 영역 근처의 채널이온들에 의해 조절된다. 한편, 상기 하나의 영역 근처의 채널이온들의 농도가 낮으므로 공핍층의 폭을 조절하기 쉽다. 이에 따라, 상기 모오스 트랜지스터를 형성하는 공정들의 공정여유도를 확보할 수 있다.
도 5 내지 도 14를 참조하면, 상기 소오스/드레인 영역들(39)이 형성된 반도체기판 상에 층간절연막(도시하지 않음)을 형성한다. 그 후, 상기 층간절연막을 관통하여 상기 나머지 하나의 영역에 전기적으로 접속하는 비트라인(BL)을 형성할 수 있다. 또한, 상기 하나의 영역에 전기적으로 접속하는 셀 커패시터들(CC)을 형성할 수 있다. 이에 따라, 연결모드 및 부유모드로 동작할 수 있는 디램셀이 형성된다.
도 15 내지 도 19는 본 발명의 다른 실시예에 따른 반도체소자를 제조하는 방법을 설명하기 위한 단면도들이다.
도 15를 참조하면, 하부 반도체기판(81), 매몰절연막(83) 및 하부 실리콘층(85)이 차례로 적층된 SOI 기판을 형성한다. 상기 SOI 기판은 통상의 방법을 사용하여 형성할 수 있다. 예를 들어, 상기 SOI 기판은 실리콘 기판에 산소이온들을 주입하고, 상기 산소이온들이 주입된 상기 실리콘 기판을 열처리하여 형성할 수 있다. 또는, 실리콘 기판들을 접합시킨 후 절단하는 방법을 사용하여 형성할 수 있으며, 하부 반도체기판(81) 상에 매몰절연막(83) 및 하부 실리콘층(85)을 차례로 적층하여 형성할 수 있다.
도 16을 참조하면, 상기 하부 실리콘층(85) 및 상기 매몰절연막(83)을 순차적으로 패터닝하여 상기 하부 반도체기판(81)의 소정영역을 노출시키는 개구부(87)를 형성한다. 상기 개구부(87)는, 도 5 및 도 7을 참조하여 설명한 바와 같이, 라인 모양의 그루브이거나 홀일 수 있다.
도 17을 참조하면, 상기 개구부(87)가 형성된 SOI 기판 상에 상부 실리콘 에피층(89)을 형성한다. 상기 상부 실리콘 에피층(89)은 상기 노출된 하부 반도체기판(81) 상부의 상기 개구부(87)를 채우며, 상기 하부 실리콘층(85)의 상부면을 덮는다. 이에 따라, 상기 개구부(87)를 채우는 관통플러그(87p)가 형성된다.
한편, 상기 매몰절연막(83) 상부에 형성된 상기 실리콘층들(85, 89)을 상부 실리콘 기판(90)으로 정의한다. 상기 상부 실리콘 기판(90)은 상기 관통프러그(87p)를 통해 상기 하부 반도체기판(81)에 전기적으로 연결된다.
도 18을 참조하면, 상기 상부 실리콘 기판(90), 상기 매몰절연막(83) 및 상기 하부 반도체기판(81)을 차례로 패터닝하여 상기 하부 반도체기판(81)의 활성영역을 한정하는 트렌치(93)를 형성한다. 상기 활성영역은 상기 개구부(87)에 노출된 상기 하부 반도체기판(81)의 적어도 일부분을 포함한다. 한편, 상기 트렌치(93)를 형성하는 동안, 상부 실리콘 패턴(90a)이 형성된다. 또한, 상기 매몰절연막(83)은 상기 트렌치(93)의 측벽상에 노출된다.
바람직하게는, 상기 트렌치(93)를 형성하기 위해 하드마스크 패턴(91)을 형성할 수 있다. 상기 하드마스크 패턴(91)을 식각마스크로 사용하여 상기 상부 실리콘 기판(30), 상기 매몰절연막(83) 및 상기 하부 반도체기판(81)을 식각하여 상기 트렌치(93)를 형성한다.
도 19를 참조하면, 상기 트렌치(93)가 형성된 SOI 기판 상에 상기 트렌치(93)를 채우는 절연막을 형성한다. 그 후, 상기 절연막을 상기 하드마스크 패턴(91)의 상부면이 노출될 때 까지 평탄화시키어 상기 트렌치(93)를 채우는 소자분리막(93a)을 형성한다. 상기 소자분리막(93a)은 상기 상부 실리콘 패턴(90a) 및 상기 매몰절연막(83)의 측벽을 덮는다. 이때, 상기 하드마스크 패턴(91)은 상기 상부 실리콘 패턴(90a)의 상부면을 보호하는 역할을 한다.
상기 소자분리막(93a)이 형성된 후, 모오스 트랜지스터, 비트라인 및 셀 커패시터는 도 12 내지 도 14를 참조하여 설명한 바와 같이 형성할 수 있다. 이에 따라, SOI 기판을 사용하여 부유모드 및 연결모드로 동작할 수 있는 디램셀을 제조할 수 있다.
본 발명에 따르면, 연결모드(body-tied mode) 및 부유모드(body-floated mode)로 동작할 수 있어, 부유바디효과를 개선하면서, 온 커런트를 증가시키고 오프 커런트를 감소시킬 수 있는 반도체소자를 제공할 수 있다. 또한, 정보를 저장하는 동안 부유모드로 동작할 수 있어, 리프레쉬 특성을 향상시킬 수 있는 디램셀을 제공할 수 있다. 한편, 상기 두 개의 다른 동작모드들을 갖는 반도체소자 및 디램셀을 제조하는 방법을 제공할 수 있다.
도 1 내지 도 2는 각각 본 발명의 일 태양에 따른 두 개의 다른 동작모드들을 갖는 반도체소자를 설명하기 위한 단면도들이다.
도 3 내지 도 4는 각각 본 발명의 다른 일 태양에 따른 두 개의 다른 동작모드들을 갖는 디램셀을 설명하기 위한 단면도들이다.
도 5는 본 발명의 바람직한 실시예에 따른 두 개의 다른 동작모드들을 갖는 반도체소자를 제조하는 방법을 설명하기 위한 부분 레이아웃도이다.
도 6 내지 도 14는 본 발명의 바람직한 실시예에 따른 반도체소자를 제조하는 방법을 설명하기 위해 도 5의 절단선 I-I에 따라 취해진 단면도들이다.
도 15 내지 도 19는 본 발명의 다른 실시예에 따른 반도체소자를 제조하는 방법을 설명하기 위한 단면도들이다.

Claims (24)

  1. 활성영역을 갖는 하부 반도체기판;
    상기 하부 반도체기판의 활성영역 상부에 위치하는 상부 실리콘 패턴;
    상기 상부 실리콘 패턴 내부에 형성된 바디영역 및 상기 바디영역에 의해 서로 이격된 소오스/드레인 영역들 및 상기 상부 실리콘패턴과 절연되어 상기 바디영역의 표면 상에 위치하는 게이트전극을 포함하는 모오스 트랜지스터;
    상기 하부 반도체기판과 상기 상부 실리콘 패턴 사이에 개재된 매몰절연막; 및
    상기 소오스/드레인 영역들 중 어느 하나의 영역에 더 가깝도록 상기 매몰절연막을 관통하여 상기 모오스 트랜지스터의 바디영역과 상기 하부 반도체기판을 전기적으로 연결하되, 상기 하나의 영역에 소오스 전압이 인가될 때, 그것의 상부면의 적어도 일부가 공핍층 외부에 위치하고, 상기 하나의 영역에 드레인 전압이 인가될 때, 그것의 상부면이 공핍층 내부에 위치하는 관통플러그를 포함하는 반도체소자.
  2. 제 1 항에 있어서,
    상기 하부 반도체기판, 상기 상부 실리콘 패턴 및 상기 관통플러그는 모두 동일한 단결정 실리콘인 것을 특징으로 하는 반도체소자.
  3. 제 1 항에 있어서,
    상기 하부 반도체기판은 단결정 실리콘이고, 상기 상부 실리콘 패턴 및 상기 관통플러그는 실리콘 에피층인 것을 특징으로 하는 반도체소자.
  4. 제 3 항에 있어서,
    상기 소오스/드레인 영역들과 상기 매몰절연막은 상기 바디영역에 의해 서로 이격되는 것을 특징으로 하는 반도체소자.
  5. 제 4 항에 있어서,
    상기 관통플러그는 상기 하나의 영역 하부에 한정되어 위치하는 반도체소자.
  6. 제 3 항에 있어서,
    상기 소오스/드레인 영역들과 상기 매몰절연막은 서로 접촉하는 것을 특징으로 하는 반도체소자.
  7. 활성영역을 갖는 하부 반도체기판;
    상기 하부 반도체기판의 활성영역 상부에 위치하는 상부 실리콘 패턴;
    상기 상부 실리콘 패턴 내부에 형성된 바디영역, 상기 바디영역에 의해 서로 이격된 소오스/드레인 영역들 및 상기 상부 실리콘 패턴과 절연되어 상기 바디영역의 표면 상에 위치하는 게이트전극을 포함하는 모오스 트랜지스터;
    상기 하부 반도체기판과 상기 상부 실리콘 패턴 사이에 개재된 매몰절연막;
    상기 소오스/드레인 영역들 중 어느 하나의 영역에 더 가깝도록 상기 매몰절연막을 관통하여 상기 모오스 트랜지스터의 바디영역과 상기 하부 반도체기판을 전기적으로 연결하되, 상기 하나의 영역에 소오스 전압이 인가될 때, 그것의 상부면의 적어도 일부분이 공핍층 외부에 위치하고, 상기 하나의 영역에 드레인 전압이 인가될 때, 그것의 상부면이 공핍층 내부에 위치하는 관통플러그;
    상기 하나의 영역에 전기적으로 접속하는 셀 커패시터; 및
    상기 나머지 하나의 영역에 전기적으로 접속하는 비트라인을 포함하는 디램셀.
  8. 제 7 항에 있어서,
    상기 하부 반도체기판, 상기 상부 실리콘 패턴 및 상기 관통플러그는 모두 동일한 단결정 실리콘인 디램셀.
  9. 제 7 항에 있어서,
    상기 하부 반도체기판은 단결정 실리콘이고, 상기 상부 실리콘 패턴 및 상기 관통플러그는 실리콘 에피층인 디램셀.
  10. 제 9 항에 있어서,
    상기 소오스/드레인 영역들과 상기 매몰절연막은 상기 바디영역에 의해 서로 이격되는 디램셀.
  11. 제 10 항에 있어서,
    상기 관통플러그는 상기 하나의 영역의 하부에 한정되어 위치하는 디램셀.
  12. 제 9 항에 있어서,
    상기 소오스/드레인 영역들과 상기 매몰절연막은 서로 접촉하는 디램셀.
  13. 하부 반도체기판의 활성영역 상에 차례로 적층된 매몰절연막 및 상부 실리콘 패턴을 형성하되, 상기 상부 실리콘 패턴은 상기 매몰절연막을 관통하는 관통플러그를 통해 상기 하부 반도체기판에 전기적으로 연결되고,
    상기 상부 실리콘 패턴 상에 바디영역 및 상기 바디영역에 의해 이격된 소오스/드레인 영역들을 포함하는 모오스 트랜지스터를 형성하되, 상기 모오스 트랜지스터는 상기 관통플러그가 상기 소오스/드레인 영역들 중 어느 하나의 영역에 더 가깝게 위치하도록 형성됨과 아울러서 상기 하나의 영역에 소오스 전압이 인가될 때, 상기 관통플러그의 상부면의 적어도 일부분이 공핍층 외부에 위치하고, 상기 하나의 영역에 드레인 전압이 인가될 때, 상기 관통플러그의 상부면이 공핍층 내부에 위치하도록 형성되는 것을 포함하는 반도체소자 제조방법.
  14. 제 13 항에 있어서,
    상기 모오스 트랜지스터를 형성하는 것은
    상기 상부 실리콘 패턴 상에 상기 상부 실리콘 패턴과 절연된 게이트 전극을 형성하고,
    상기 게이트 전극을 이온주입 마스크로 사용하여 불순물이온들을 주입하여 소오스/드레인 영역들을 형성하는 것을 포함하는 반도체소자 제조방법.
  15. 제 14 항에 있어서,
    상기 매몰절연막 및 상기 상부 실리콘 패턴을 형성하는 것은
    상기 하부 반도체기판 상에 희생층을 형성하고,
    상기 희생층을 패터닝하여 상기 하부 반도체기판을 노출시키는 개구부를 형성하고,
    상기 개구부를 갖는 상기 하부 반도체기판 상에 상기 개구부를 채우고 상기 희생층을 덮는 상부 실리콘 에피층을 형성하되,
    상기 상부 실리콘 에피층, 상기 희생층 및 상기 하부 반도체기판을 패터닝하여 상기 하부 반도체기판 내의 활성영역을 한정하는 트렌치를 형성하되, 상기 활성영역은 상기 개구부를 통해 노출된 상기 하부 반도체기판의 적어도 일부를 포함하며, 상기 패터닝된 희생층은 상기 트렌치의 측벽을 통해 노출되고,
    상기 노출된 패터닝된 희생층을 선택적으로 제거하고,
    상기 패터닝된 희생층이 제거된 빈 공간 및 상기 트렌치 내에 각각 매몰절연막 및 소자분리막을 형성하는 것을 포함하는 반도체소자 제조방법.
  16. 제 15 항에 있어서,
    상기 희생층은 SiGe 에피층인 반도체소자 제조방법.
  17. 제 16 항에 있어서,
    상기 희생층 상에 하부 실리콘 에피층을 형성하는 것을 더 포함하는 반도체소자 제조방법.
  18. 제 17 항에 있어서,
    상기 소오스/드레인 영역들은 바디영역에 의해 상기 매몰절연막과 이격되도록 형성되는 반도체소자 제조방법.
  19. 제 18 항에 있어서,
    상기 소오스/드레인 영역들 중 어느 하나의 영역은 상기 관통플러그 상부에 위치하도록 형성되는 반도체소자 제조방법.
  20. 제 17 항에 있어서,
    상기 소오스/드레인 영역들은 각각 상기 매몰절연막과 접촉되는 반도체소자 제조방법.
  21. 제 17 항에 있어서,
    상기 게이트전극을 형성하기 전, 상기 상부 실리콘 패턴 상에 채널이온들을 주입하고,
    상기 채널이온들이 주입된 상부 실리콘 패턴을 열처리하여 상기 채널이온들을 확산시키는 것을 더 포함하되, 상기 채널이온들은 상기 관통플러그를 통해 확산되어 상기 관통플러그 상부의 바디영역 내의 농도가 상기 매몰절연막 상부의 바디영역 내의 농도에 비해 낮은 반도체소자 제조방법.
  22. 제 14 항에 있어서,
    상기 매몰절연막 및 상기 상부 실리콘 패턴을 형성하는 것은
    하부 반도체기판, 매몰절연막 및 하부 실리콘층이 차례로 적층된 SOI 기판을 준비하고,
    상기 하부 실리콘층 및 상기 매몰절연막을 차례로 패터닝하여 상기 하부 반도체기판을 노출시키는 개구부를 형성하고,
    상기 개구부가 형성된 SOI 기판 상에 상기 개구부를 채우고 상기 하부 실리콘층을 덮는 상부 실리콘 에피층을 형성하고,
    상기 상부 실리콘 에피층, 상기 하부 실리콘층, 상기 매몰절연막 및 상기 하부 반도체기판을 차례로 패터닝하여 상기 하부 반도체기판 내의 활성영역을 한정하는 트렌치를 형성하되, 상기 활성영역은 상기 개구부를 통해 노출된 상기 하부 반도체기판의 적어도 일부를 포함하고,
    상기 트렌치를 채우는 소자분리막을 형성하는 것을 포함하는 반도체소자 제조방법.
  23. 제 22 항에 있어서,
    상기 소오스/드레인 영역들은 바디영역에 의해 상기 매몰절연막과 이격되도록 형성되는 반도체소자 제조방법.
  24. 제 23 항에 있어서,
    상기 소오스/드레인 영역들 중 어느 하나의 영역은 상기 관통플러그 상부에 위치하도록 형성되는 반도체소자 제조방법.
KR10-2003-0093975A 2003-12-19 2003-12-19 비대칭 매몰절연막을 채택하여 두 개의 다른 동작모드들을갖는 반도체소자 및 그것을 제조하는 방법 KR100513310B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0093975A KR100513310B1 (ko) 2003-12-19 2003-12-19 비대칭 매몰절연막을 채택하여 두 개의 다른 동작모드들을갖는 반도체소자 및 그것을 제조하는 방법
US11/011,911 US7214987B2 (en) 2003-12-19 2004-12-13 Semiconductor device having two different operation modes employing an asymmetrical buried insulating layer and method for fabricating the same
JP2004366130A JP2005183987A (ja) 2003-12-19 2004-12-17 非対称埋没絶縁膜を採択して二つの異なる動作を有する半導体素子及びその製造方法
US11/696,132 US20070184611A1 (en) 2003-12-19 2007-04-03 Semiconductor device having two different operation modes employing an asymmetrical buried insulating layer and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0093975A KR100513310B1 (ko) 2003-12-19 2003-12-19 비대칭 매몰절연막을 채택하여 두 개의 다른 동작모드들을갖는 반도체소자 및 그것을 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20050062967A KR20050062967A (ko) 2005-06-28
KR100513310B1 true KR100513310B1 (ko) 2005-09-07

Family

ID=34675864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0093975A KR100513310B1 (ko) 2003-12-19 2003-12-19 비대칭 매몰절연막을 채택하여 두 개의 다른 동작모드들을갖는 반도체소자 및 그것을 제조하는 방법

Country Status (3)

Country Link
US (2) US7214987B2 (ko)
JP (1) JP2005183987A (ko)
KR (1) KR100513310B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247528B2 (en) * 2004-02-24 2007-07-24 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor integrated circuits using selective epitaxial growth and partial planarization techniques
KR100689818B1 (ko) * 2004-11-05 2007-03-08 삼성전자주식회사 절연층상 단결정 반도체 박막 형성방법 및 그에 의해제조된 반도체소자
KR100669556B1 (ko) * 2004-12-08 2007-01-15 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100637692B1 (ko) * 2005-06-27 2006-10-25 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP2007027231A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置の製造方法及び、半導体装置
JP2007027232A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置及びその製造方法
US20070020876A1 (en) * 2005-07-19 2007-01-25 Micron Technology, Inc. Integrated circuitry, dynamic random access memory cells, electronic systems, and semiconductor processing methods
JP2007221106A (ja) * 2006-01-19 2007-08-30 Toshiba Corp Ｎａｎｄ型半導体記憶装置及びその製造方法
KR100773096B1 (ko) * 2006-01-20 2007-11-02 삼성전자주식회사 도펀트 도핑 영역을 포함하는 반도체 소자의 형성 방법
NO326372B1 (no) * 2006-09-21 2008-11-17 Polight As Polymerlinse
US8045280B2 (en) * 2006-10-11 2011-10-25 Polight As Compact adjustable lens
JP5255565B2 (ja) * 2006-10-11 2013-08-07 ポライト エイエス 調整可能なレンズの製造方法
US8077536B2 (en) 2008-08-05 2011-12-13 Zeno Semiconductor, Inc. Method of operating semiconductor memory device with floating body transistor using silicon controlled rectifier principle
EP2115500B1 (en) * 2007-02-12 2011-11-16 Polight AS Flexible lens assembly with variable focal length
US7790529B2 (en) * 2007-05-08 2010-09-07 Micron Technology, Inc. Methods of forming memory arrays and semiconductor constructions
JP4704416B2 (ja) * 2007-12-17 2011-06-15 Ｏｋｉセミコンダクタ株式会社 Ｓｏｉ基板を用いた半導体装置及びその製造方法
KR101046380B1 (ko) 2008-06-05 2011-07-05 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
WO2010005315A1 (en) * 2008-07-11 2010-01-14 Polight As A method and arrangement for reducing thermal effects in compact adjustable optical lenses
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
US8110470B2 (en) 2009-08-31 2012-02-07 Globalfoundries Singapore Pte. Ltd. Asymmetrical transistor device and method of fabrication
JP5422669B2 (ja) 2009-11-30 2014-02-19 富士通セミコンダクター株式会社 半導体装置の製造方法、ダイナミックスレッショルドトランジスタの製造方法
US8080805B2 (en) * 2010-03-09 2011-12-20 International Business Machines Corporation FET radiation monitor
JP5720244B2 (ja) * 2010-12-28 2015-05-20 富士通セミコンダクター株式会社 半導体基板の製造方法及び半導体装置の製造方法
JP5659978B2 (ja) * 2011-07-19 2015-01-28 富士通セミコンダクター株式会社 半導体装置の製造方法
US8614111B2 (en) 2011-07-25 2013-12-24 International Business Machines Corporation Fully depleted silicon on insulator neutron detector
US8361829B1 (en) 2011-08-31 2013-01-29 International Business Machines Corporation On-chip radiation dosimeter
JP5861827B2 (ja) * 2012-01-31 2016-02-16 横河電機株式会社 シリコン振動子及びその製造方法
CN102543759A (zh) * 2012-02-28 2012-07-04 上海华力微电子有限公司 一种浮体效应存储单元的制备方法
CN104733537B (zh) * 2013-12-24 2018-05-22 昆山国显光电有限公司 薄膜晶体管和制造方法及其有机发光二极管显示装置
KR102401579B1 (ko) 2016-02-12 2022-05-24 삼성전자주식회사 반도체 소자 및 그 제조 방법
US20190326401A1 (en) * 2018-04-20 2019-10-24 Qualcomm Incorporated Body connection for a silicon-on-insulator device
CN109003936B (zh) * 2018-07-03 2021-03-30 中芯集成电路（宁波）有限公司 Soi衬底、半导体器件及其形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03208373A (ja) * 1990-01-10 1991-09-11 Canon Inc Ｓｏｉ型薄膜トランジスタ
JP3439493B2 (ja) * 1992-12-01 2003-08-25 沖電気工業株式会社 半導体記憶装置の製造方法
JPH08316335A (ja) * 1995-05-18 1996-11-29 Sony Corp 半導体装置およびその製造方法
KR100327583B1 (ko) 1999-07-01 2002-03-14 박종섭 반도체소자의 인버스 ｔ형 소자분리공정
KR100304713B1 (ko) 1999-10-12 2001-11-02 윤종용 부분적인 ｓｏｉ 구조를 갖는 반도체소자 및 그 제조방법
JP2002118264A (ja) * 2000-10-05 2002-04-19 Seiko Epson Corp 半導体装置及びその製造方法
US6429091B1 (en) 2000-12-08 2002-08-06 International Business Machines Corporation Patterned buried insulator
KR100456526B1 (ko) * 2001-05-22 2004-11-09 삼성전자주식회사 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법
JP2003007856A (ja) * 2001-06-26 2003-01-10 Toshiba Corp 半導体装置及びその製造方法
US6870225B2 (en) * 2001-11-02 2005-03-22 International Business Machines Corporation Transistor structure with thick recessed source/drain structures and fabrication process of same
KR100402392B1 (ko) * 2001-11-06 2003-10-17 삼성전자주식회사 트렌치 소자분리 구조를 갖는 반도체 소자 및 그 제조방법
US6919238B2 (en) * 2002-07-29 2005-07-19 Intel Corporation Silicon on insulator (SOI) transistor and methods of fabrication

Also Published As

Publication number Publication date
US20070184611A1 (en) 2007-08-09
US20050133789A1 (en) 2005-06-23
JP2005183987A (ja) 2005-07-07
US7214987B2 (en) 2007-05-08
KR20050062967A (ko) 2005-06-28

Similar Documents

Publication Publication Date Title
KR100513310B1 (ko) 비대칭 매몰절연막을 채택하여 두 개의 다른 동작모드들을갖는 반도체소자 및 그것을 제조하는 방법
US10121792B2 (en) Floating body memory cell having gates favoring different conductivity type regions
US6686624B2 (en) Vertical one-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region
US7052958B1 (en) FinFET CMOS with NVRAM capability
JP3437132B2 (ja) 半導体装置
US6611023B1 (en) Field effect transistor with self alligned double gate and method of forming same
US7432560B2 (en) Body-tied-to-source MOSFETs with asymmetrical source and drain regions and methods of fabricating the same
KR100640616B1 (ko) 매몰 게이트 패턴을 포함하는 전계 효과 트랜지스터구조물 및 그것을 포함하는 반도체 소자의 제조방법
US6461903B2 (en) Method for fabricating a part depletion type SOI device preventing a floating body effect
US7575964B2 (en) Semiconductor device employing buried insulating layer and method of fabricating the same
US20050208712A1 (en) Method of forming a partially depleted silicon on insulator (PDSOI) transistor with a pad lock body extension
KR100529455B1 (ko) 부분 공핍형 ｓｏｉ 모스 트랜지스터 및 그 제조 방법
JP2003168802A (ja) 半導体装置及びその製造方法
KR100422412B1 (ko) 수직 실리콘-온-인슐레이터 구조의 원통형 트랜지스터 및그 제조 방법
KR100506455B1 (ko) 반도체소자의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee