JP2005183987A - 非対称埋没絶縁膜を採択して二つの異なる動作を有する半導体素子及びその製造方法 - Google Patents

非対称埋没絶縁膜を採択して二つの異なる動作を有する半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2005183987A
JP2005183987A JP2004366130A JP2004366130A JP2005183987A JP 2005183987 A JP2005183987 A JP 2005183987A JP 2004366130 A JP2004366130 A JP 2004366130A JP 2004366130 A JP2004366130 A JP 2004366130A JP 2005183987 A JP2005183987 A JP 2005183987A
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
source
insulating film
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2004366130A
Other languages
English (en)
Inventor
Chang-Woo Oh
昌 佑 呉
Dong-Gun Park
東 健 朴
Sung-Young Lee
成 泳 李
Jeong-Dong Choi
晶 東 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005183987A publication Critical patent/JP2005183987A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 非対称埋没酸化膜を採択して二つの異なる動作モードを有する半導体素子を提供する。
【解決手段】 半導体素子は活性領域を有する下部半導体基板を備える。下部半導体基板の活性領域上部に上部シリコンパターン及びＭＯＳトランジスタが位置する。ＭＯＳトランジスタは、上部シリコンパターン内部に形成されたボディ領域、ボディ領域によって互いに離隔されたソース／ドレイン領域及び上部シリコンパターンと絶縁されてボディ領域の表面上に位置するゲート電極を含む。下部半導体基板と上部シリコンパターンとの間に埋没絶縁膜が介在される。該埋没絶縁膜を貫通する貫通プラグがソース／ドレイン領域の内のどれか一つの領域に、さらに近くなるように位置してＭＯＳトランジスタのボディ領域と下部半導体基板とを電気的に接続する。一つの領域にソース電圧が印加される場合、貫通プラグの上部面の少なくとも一部が空乏層の外部に位置し、一つの領域にドレイン電圧が印加される場合、貫通プラグの上部面が空乏層の内部に位置する。
【選択図】 図１

Description

本発明は、半導体素子及びその製造方法に関するもので、特に非対称埋没酸化膜を採択して二つの異なる動作を有する半導体素子及びその製造方法に関する。
半導体素子においては、ＭＯＳトランジスタのような個別素子（ｄｉｓｃｒｅｔｅ ｄｅｖｉｃｅ）がスイッチング素子として幅広く用いられている。前記半導体素子の集積度は常に増加しており、これに対して前記ＭＯＳトランジスタは次第にスケールダウンされている。その結果、前記ＭＯＳトランジスタのチャンネルの長さが減少して短チャンネル効果（ｓｈｏｒｔ ｃｈａｎｎｅｌ ｅｆｆｅｃｔ；ＳＣＥ）が発生する。前記短チャンネル効果を減少させるために、やむを得ずチャンネルイオン濃度を増加させる。しかし、増加されたチャンネルイオンの濃度は、漏洩電流の増加を招く。漏洩電流の増加はＤＲＡＭ素子でのリフレッシュ特性の悪化につながる。
前記短チャンネル効果を改善するための方案としてＳＯＩ構造を有するトランジスタが幅広く研究されている。前記ＳＯＩ構造は、下部半導体基板、上部シリコンパターン及び前記下部半導体基板と前記上部シリコンパターンとの間に介在されてこれらを絶縁させる埋没絶縁膜を含む。前記ＳＯＩ構造を有するトランジスタは、短チャンネル効果及び寄生キャパシタンス（ｐａｒａｓｉｔｉｃ ｃａｐａｃｉｔａｎｃｅ）を減らすことができ、高速動作が可能であり消費電力を減らすことができるというメリットがある。しかしながら、キンク効果（ｋｉｎｋ ｅｆｆｅｃｔ）のような浮遊ボディ効果（ｆｌｏａｔｉｎｇ ｂｏｄｙ ｅｆｆｅｃｔ）が発生する。
前記浮遊ボディと関連した問題を解決するために前記上部シリコンパターンと前記下部半導体基板を電気的に接続させる方法が幅広く研究されている。一方、前記上部シリコンパターンと前記下部半導体基板を電気的に接続させる方法が特許文献１に「パターニングされた埋没絶縁膜（ｐａｔｔｅｒｎｅｄ ｂｕｒｉｅｄ ｉｎｓｕｌａｔｏｒ）」と言う名称でチェンなど（Ｃｈｅｎ ｅｔ ａｌ．）によって開示されている。
前記特許文献１に開示された方法は、半導体基板上にマスクを形成してソース／ドレイン領域の下部に埋没されたドーピング領域を形成することを含む。前記ドーピング領域を選択的にエッチングした後にインシュレータを埋めて埋没絶縁膜を形成する。次に、前記埋没絶縁膜の上部に位置するソース／ドレイン領域を有するトランジスタを形成する。その結果、前記ソース／ドレイン領域下部にパターニングされた埋没絶縁膜が形成されて、接合漏洩電流を減少させることができる。また、前記トランジスタは、埋没絶縁膜下部の半導体基板と電気的に接続されて接続モード（ｂｏｄｙ−ｔｉｅｄ ｍｏｄｅ）で動作するために浮遊ボディ効果を減少させることができる。
しかしながら、特許文献１に開示された方法によって製造された半導体素子は、接続モード（ｂｏｄｙ−ｔｉｅｄ ｍｏｄｅ）で動作することによって、ＳＯＩ構造を有するＭＯＳトランジスタに比べてオンカレント（ｏｎ−ｃｕｒｒｅｎｔ）が小さく、オフカレント（ｏｆｆ−ｃｕｒｒｅｎｔ）が大きい。
米国特許第６，４２９，０９１号明細書
本発明は、浮遊ボディ効果を改善しながら、オンカレントを増加させ、オフカレントを減少させることができる半導体素子を提供する。
本発明は、浮遊ボディ効果を改善しながら、漏洩電流を防ぐことで、リフレッシュ特性を向上させることができるＤＲＡＭを提供する。
本発明は、前記半導体素子及びＤＲＡＭセルを製造する方法を提供する。
本発明の一形態は、非対称埋没絶縁膜を採択して二つの他の動作モードを有する半導体素子を提供する。前記一形態に係る半導体素子は、活性領域を有する下部半導体基板を備える。前記下部半導体基板の活性領域の上部に上部シリコンパターンが位置する。また、前記下部半導体基板の活性領域の上部にＭＯＳトランジスタが位置する。前記ＭＯＳトランジスタは、前記上部シリコンパターン内部に形成されたボディ領域、該ボディ領域によって互いに離隔されたソース／ドレイン領域及び前記上部シリコンパターンと絶縁されて前記ボディ領域の表面上に位置するゲート電極を含む。前記下部半導体基板と前記上部シリコンパターンとの間に埋没絶縁膜が介在される。一方、埋没絶縁膜を貫通する貫通プラグが前記ソース／ドレイン領域の内、どれか一つの領域により近くなるように位置して前記ＭＯＳトランジスタのボディ領域と前記下部半導体基板を電気的に接続する。さらに、前記一つの領域にソース電圧が印加される際、前記貫通プラグの上部面の少なくとも一部は空乏層の外部に位置し、前記一つの領域にドレイン電圧が印加される際、前記貫通プラグの上部面は空乏層の内部に位置する。これにより、前記ＭＯＳトランジスタは、接続モードまたは浮遊モードで動作することができる。前記ＭＯＳトランジスタを浮遊モードで動作すると、オンカレントを増加させ、オープンカレントを減少させることができる。一方、浮遊モードで動作する間に前記ボディ領域にホールが蓄積されることがある。しかしながら、前記ＭＯＳトランジスタを接続モードで動作し、前記蓄積されたホールを除去することができる。従って、接続モード及び浮遊モードを混合して前記ＭＯＳトランジスタを動作させることによって浮遊ボディ効果を改善させることができる。
ここで、前記ソース領域及びドレイン領域は、ＭＯＳトランジスタの動作方向によって決められる。従ってＮＭＯＳトランジスタの場合、接地されるか、または低い電圧が印加される領域がソース領域であり、高い電圧が印加される領域がドレイン領域である。一方ＰＭＯＳトランジスタでは、高い電圧が印加される領域がソース領域であり、低い電圧が印加される領域がドレイン領域である。前記ソース領域及び前記ドレイン領域に印加される電圧をそれぞれソース電圧及びドレイン電圧として定義する。一方、前記ＭＯＳトランジスタの動作方向が決められる前には、ソース領域またはドレイン領域を決めることができないので、位置とは関係なく二つの領域をすべてを指称するために「ソース／ドレイン領域」と称することにする。
前記下部半導体基板、前記上部シリコンパターン及び前記プラグは、すべて同様な単結晶シリコンでもある。すなわち、同様な単結晶シリコン基板を用いて形成された構造物でもある。好ましくは、前記下部半導体基板は単結晶シリコンであり、前記上部シリコンパターン及び前記貫通プラグはシリコンエピ層でもある。すなわち、前記下部半導体基板は単結晶シリコン基板であり、前記上部シリコンパターン及び前記貫通プラグは同様なシリコンエピ層で形成された構造物でもある。
前記ソース／ドレイン領域及び前記埋没絶縁膜は、前記ボディ領域によって互いに離隔されることもある。すなわち、部分空乏ＳＯＩトランジスタ（ｐａｒｔｉａｌｌｙ−ｄｅｐｌｅｔｅｄ ＳＯＩ ＭＯＳＦＥＴ；ＰＤＳＯＩ ＭＯＳＦＥＴ）のように、前記埋没絶縁膜と前記ソース／ドレイン領域との間に中性領域（ｎｅｕｔｒａｌ ｒｅｇｉｏｎｓ）が存在することもある。このとき、前記貫通プラグは前記ソース／ドレイン領域の中でどれか一つの領域の下部に限定されて位置することができる。すなわち、前記貫通プラグが前記ゲート電極から遠く離隔されて前記一つの領域の下部に位置することができる。これによって、前記貫通プラグは漏洩電流が発生しやすいジャンクションエッジ（ｊｕｎｃｔｉｏｎ ｅｄｇｅ）から遠く離れて位置するので、漏洩電流の発生をさらに減少させることができる。
一方、前記ソース／ドレイン領域と前記埋没絶縁膜とは互いに接触することもある。すなわち、完全空乏ＳＯＩトランジスタ（ｆｕｌｌｙ−ｄｅｐｌｅｔｅｄ ＳＯＩ ＭＯＳＦＥＴ；ＦＤＳＯＩ ＭＯＳＦＥＴ）のように、前記埋没絶縁膜と前記ソース／ドレイン領域との間に中性領域が存在しないこともある。
本発明の他の一形態は、非対称埋没絶縁膜を採択して二つの異なる動作モードを有するＤＲＡＭセルを供給する。前記他の一形態に係るＤＲＡＭセルは、活性領域を有する下部半導体基板を備える。前記下部半導体基板の活性領域上部に上部シリコンパターンが位置する。また、前記下部半導体基板の活性領域上部にＭＯＳトランジスタが位置する。前記ＭＯＳトランジスタは、前記上部シリコンパターン内部に形成されたボディ領域、該ボディ領域によって互いに離隔されたソース／ドレイン領域及び前記上部シリコンパターンと絶縁されて前記ボディ領域の表面上に位置するゲート電極を含む。前記下部半導体基板と前記上部シリコンパターンとの間に埋没絶縁膜が介在する。一方、前記埋没絶縁膜を貫通する貫通プラグが前記ソース／ドレイン領域の中、どれか一つの領域に、より近くなるように位置し前記ＭＯＳトランジスタのボディ領域と前記下部半導体基板を電気的に接続する。さらに、前記一つの領域にソース電圧が印加される場合、前記貫通プラグの上部面の少なくとも一部は空乏層の外部に位置し、前記一つの領域にドレイン電圧が印加される場合、前記貫通プラグの上部面は空乏層内部に位置する。一方、セルキャパシタが前記一つの領域に電気的に接続し、ビットラインが前記残り一つの領域に電気的に接続する。これにより、前記ＭＯＳトランジスタは、接続モードまたは浮遊モードで動作することができる。前記セルキャパシタに情報を記録する間に前記ＭＯＳトランジスタは接続モードで動作する。従って、前記ボディ領域内にホールが蓄積されるのを防ぐことができて、浮遊ボディ効果を改善させることができる。一方、前記セルキャパシタに電荷が記録されると、前記ＭＯＳトランジスタが浮遊モードで動作する。よって、前記電荷を保有する間に漏洩電流を防ぐことができてリフラッシュ特性を改善させることができる。
本発明の好ましい実施形態は、非対称埋没絶縁膜を採択して二つの異なる動作モードを有する半導体素子を製造する方法を提供する。この方法は下部半導体基板の活性領域上に順に積層された埋没絶縁膜及び上部シリコンパターンを形成することを含む。前記上部シリコンパターンは、前記埋没絶縁膜を貫通する貫通プラグを介して前記下部半導体基板に電気的に接続される。一方、前記上部シリコンパターン上にボディ領域及び該ボディ領域によって離隔されたソース／ドレイン領域を含むＭＯＳトランジスタを形成する。前記ＭＯＳトランジスタは、前記貫通プラグが前記ソース／ドレイン領域の中、どれか一つの領域に、より近く位置するように形成される。さらに、前記ＭＯＳトランジスタは、前記一つの領域にソース電圧が印加される時、前記貫通プラグの上部面の少なくとも一部が空乏層外部に位置し、前記一つの領域にドレイン電圧が印加される時、前記貫通プラグの上部面が空乏層内部に位置するように形成される。
好ましくは、前記埋没絶縁膜及び上部シリコンパターンを形成することは、前記下部半導体基板上に犠牲層を形成することを含む。前記犠牲層をパターニングして前記下部半導体基板を露出させる開口部を形成する。該開口部を有する前記下部半導体基板上に前記開口部を埋め、前記犠牲層を覆う上部シリコンエピ層を形成する。このとき、前記開口部を埋める貫通プラグが形成される。前記上部シリコンエピ層、前記犠牲層及び前記下部半導体基板をパターニングして前記下部半導体基板内の活性領域を限定するトレンチを形成する。前記活性領域は、前記開口部を介して露出する前記下部半導体基板の少なくとも一部を含む。また、前記パターニングされた犠牲層は、前記トレンチの側壁を介して露出される。前記露出されパターニングされた犠牲層を選択的に除去し、該パターニングされた犠牲層が除去された空き空間を絶縁膜で埋め込む。その結果、前記上部シリコンパターンと前記下部半導体基板との間に介在される埋没絶縁膜が形成される。その後、前記トレンチを絶縁膜で埋め、素子分離膜を形成する。
前記犠牲層は、ＳｉＧｅエピ層のように、シリコンと類似する格子常数（ｌａｔｔｉｃｅ ｃｏｎｓｔａｎｔ）を有する物質膜で形成されることができる。好ましくは、前記ＳｉＧｅエピ層は、１０ｎｍないし２００ｎｍの厚さで形成できる。一方、前記犠牲層上に下部シリコンエピ層を形成することができる。
一方、前記ＭＯＳトランジスタを形成することは、前記上部シリコンパターン上に該上部シリコンパターンと絶縁されているゲート電極を形成することを含むことができる。前記ゲート電極をイオン注入マスクとして用いて不純物イオンを注入し、前記上部シリコンパターン内にソース／ドレイン領域を形成する。
好ましくは、前記ゲート電極を形成する前、前記上部シリコンパターン上にチャンネルイオンを注入することができる。前記チャンネルイオンが注入されている上部シリコンパターンを熱処理して前記チャンネルイオンを拡散させることができる。このとき、前記チャンネルイオンは前記貫通プラグを介して拡散される。これにより、前記貫通プラグ上部のボディ領域内のチャンネルイオン濃度が、前記埋没絶縁膜上部のボディ領域内のチャンネルイオン濃度に比べて低くなる。従って、前記貫通プラグに近い前記一つの領域の付近で空乏層を簡単に調節することができる。
一方、前記ソース／ドレイン領域は、ボディ領域によって前記埋没絶縁膜と離隔するように形成することができる。すなわち、部分空乏ＳＯＩトランジスタ（ｐａｒｔｉａｌｌｙ−ｄｅｐｌｅｔｅｄ ＳＯＩ ＭＯＳＦＥＴ；ＰＤＳＯＩ ＭＯＳＦＥＴ）のように、前記埋没絶縁膜と前記ソース／ドレイン領域との間に中性領域（ｎｅｕｔｒａｌ ｒｅｇｉｏｎｓ）が存在することもある。このとき、前記ソース／ドレイン領域の内、どれか一つの領域は前記貫通プラグの上部に位置することが好ましい。
これとは違って、前記ソース／ドレイン領域は、それぞれの前記埋没絶縁膜と接触するように形成することができる。すなわち、完全空乏ＳＯＩトランジスタ（ｆｕｌｌｙ−ｄｅｐｌｅｔｅｄ ＳＯＩ ＭＯＳＦＥＴ；ＦＤＳＯＩ ＭＯＳＦＥＴ）のように、前記埋没絶縁膜と前記ソース／ドレイン領域との間に中性領域が存在しないこともある。
本発明によると、接続モード（ｂｏｄｙ−ｔｉｅｄ ｍｏｄｅ）及び浮遊モード（ｂｏｄｙ−ｆｌｏａｔｅｄ ｍｏｄｅ）で動作することができ、浮遊ボディ効果を改善しながら、オンカレントを増加させ、オープンカレントを減少させることができる半導体素子を提供することができる。また、情報を記録する間に浮遊モードで動作することができ、リフレッシュ特性を向上させることのできるＤＲＡＭセルを提供することができる。一方、前記二つの異なる動作モードを有する半導体素子及びＤＲＡＭセルを製造する方法を提供することができる。
以下、添付した図面を参照して本発明の実施形態を詳しく説明する。
図１及び図２は、それぞれ本発明の一形態に係る二つの異なる動作モードを有する半導体素子を説明するための断面図であり、図３及び図４は、それぞれが本発明の他の実施形態に係る二つの異なる動作モードを有するＤＲＡＭセルを説明するための断面図である。
図１を参照すると、下部半導体基板２１上部にシリコンパターン３０ａが位置する。前記下部半導体基板２１は、単結晶シリコン基板でもある。該下部半導体基板２１は活性領域（ａｃｔｉｖｅ ａｒｅａ）を有する。該活性領域は素子分離膜３３ａによって限定することができる。
前記上部シリコンパターン３０ａは、前記下部半導体基板２１の活性領域上部に位置する。前記上部シリコンパターン３０ａは、前記下部半導体基板２１と同様な単結晶シリコンでもある。すなわち、前記上部シリコンパターン３０ａは、前記単結晶シリコン基板をパターニングして形成することができる。これとは違って、前記上部シリコンパターン３０ａは、シリコンエピ層でもある。一方、前記上部シリコンパターン３０ａは、ボディ領域４１及び該ボディ領域
４１によって互いに離隔されたソース／ドレイン領域３９を含む。
前記上部シリコンパターン３０ａ上にＭＯＳトランジスタが位置する。該ＭＯＳトランジスタは、前記ボディ領域４１、ソース／ドレイン領域３９及び前記上部シリコンパターン３０ａと絶縁されて前記ボディ領域４１の表面上に位置するゲート電極３７を含む。前記ゲート電極３７は、ゲート絶縁膜３５によって前記上部シリコンパターン３０ａと絶縁される。前記ＭＯＳトランジスタはＮＭＯＳトランジスタまたはＰＭＯＳトランジスタでもある。前記ＭＯＳトランジスタがＮＭＯＳトランジスタである場合、前記ソース／ドレイン領域３９は、Ｎ型不純物イオンがドーピングされた領域である。これとは違って、前記ＭＯＳトランジスタがＰＭＯＳトランジスタである場合、前記ソース／ドレイン領域３９はＰ型不純物イオンがドーピングされた領域である。
前記上部シリコンパターン３０ａと前記下部半導体基板２１との間に埋没絶縁膜２３ｃが介在される。前記埋没絶縁膜２３ｃは、シリコン酸化膜（ＳｉＯ２）、またはシリコン酸化膜とシリコン窒化膜（ＳｉＮ）の積層膜でもある。また、前記埋没絶縁膜２３ｃは、空き空間（ｅｍｐｔｙ ｓｐａｃｅ）を含むこともある。
さらに、前記埋没絶縁膜２３ｃは、前記ボディ領域４１によって前記ソース／ドレイン領域３９から離隔される。すなわち、前記ソース／ドレイン領域３９と前記埋没絶縁膜２３ｃとの間には中性領域が存在する。
一方、前記埋没絶縁膜２３ｃを貫通する貫通プラグ（ｔｈｒｏｕｇｈ ｐｌｕｇ）２７ｐが前記ソース／ドレイン領域３９の内のどれか一つの領域に近くなるように位置する。さらに、前記ソース／ドレイン領域３９の内のどれか一つの領域にソース電圧（Ｖｓ）が印加される時、前記貫通プラグ２７ｐの上部面の少なくとも一部は前記ソース／ドレイン領域３９の内のどれか一つの領域付近に形成される空乏層の外部に位置する。また、前記ソース／ドレイン領域３９の内のどれか一つの領域にドレイン電圧（Ｖｄ）が印加される場合、前記貫通プラグ２７ｐの上部面は、前記ソース／ドレイン領域３９の内のどれか一つの領域付近に形成される空乏層の内部に位置する。従って、前記ＭＯＳトランジスタは、前記ソース／ドレイン領域３９の内のどれか一つの領域にソース及びドレイン電圧が印加される場合、それぞれ接続モード及び浮遊モードで動作する。
好ましくは、前記貫通プラグ２７ｐは、前記一つの領域の下部に限定されて位置することができる。さらに、前記貫通プラグ２７ｐは前記上部シリコンパターン３０ａと同様な物質、すなわち、単結晶シリコンまたはシリコンエピ層でもある。
以下、本発明の一形態に係る半導体素子の二つの異なる動作モードを詳しく説明する。ここで、前記ＭＯＳトランジスタはＮＭＯＳトランジスタである場合について説明する。従って、前記ソース電圧（Ｖｓ）はドレイン電圧（Ｖｄ）に比べて低い電位を有する。一方、前記ＭＯＳトランジスタがＰＭＯＳトランジスタである場合、前記ソース電圧（Ｖｓ）はドレイン電圧（Ｖｄ）に比べて高い電位を有する。しかしながら、前記二つの異なる動作モードはＮＭＯＳトランジスタの場合と同様に理解することができる。
前記ソース領域及びドレイン領域は、ＭＯＳトランジスタの動作方向によって決定される。従って、ＮＭＯＳトランジスタである場合、ソース領域には接地電圧または低電圧が印加され、ドレイン領域には高電圧が印加される。ＰＭＯＳトランジスタである場合、ソース領域には高電圧が印加され、ドレイン領域には低電圧が印加される。ソース領域及びドレイン領域に印加された電圧はそれぞれソース電圧及びドレイン電圧を意味する。ＭＯＳトランジスタの動作方向が決定される前にはソース領域及びドレイン領域が決定されないこともあるので、明細書上の「ソース／ドレイン領域」はそれらの位置とは関係なく二つの領域のすべてを指称する。
以下では前記半導体素子の接続モード（ｂｏｄｙ−ｔｉｅｄ ｍｏｄｅ）の動作について説明する。
もう一度、図１を参照すると、前記貫通プラグ２７ｐに近い前記ソース／ドレイン領域３９にソース電圧（Ｖｓ）が印加される。この時、前記貫通プラグ２７ｐに近い前記ソース／ドレイン領域３９はソース領域になる。一方、前記下部半導体基板２１ではバックバイアス電圧（ｂａｃｋ ｂｉａｓ ｖｏｌｔａｇｅ；Ｖｂｂ）が印加される。一般的に、該バックバイアス電圧（Ｖｂｂ）は陰の電位を有する。従って、前記ソース電圧（Ｖｓ）が０Ｖであると、前記ソース領域３９と前記ボディ領域４１との間には逆方向バイアス（ｒｅｖｅｒｓｅ ｂｉａｓ）が印加される。しかしながら、前記バックバイアス電圧（Ｖｂｂ）の絶対値が小さいため前記逆方向バイアスは弱い。従って、前記ソース領域３９と前記ボディ領域４１との間の空乏層は薄い。前記ソース領域３９に近い点線は前記薄い空乏層を示す。その結果、前記貫通プラグ２７ｐは前記空乏層から離隔されて、前記ボディ領域４１と前記下部半導体基板２１を電気的に接続する。これにより、前記ボディ領域４１で生成されるホールは前記下部半導体基板２１に放出することができ、浮遊ボディ効果（ｆｌｏａｔｉｎｇ ｂｏｄｙ ｅｆｆｅｃｔ）の発生を防ぐことができる。
さらに、残り一つのソース／ドレイン領域３９にドレイン電圧（Ｖｄ）が印加され、前記ゲート電極３７にゲート電圧（Ｖｇ）が印加される。前記ゲート電圧（Ｖｇ）がスレッショルド電圧（Ｖｔｈ）よりも大きいと、前記ＭＯＳトランジスタがターンオン（ｔｕｒｎ ｏｎ）される。この時、前記ＭＯＳトランジスタは、前記貫通プラグ２７ｐを介して前記下部半導体基板２１に電気的に接続されているので、接続モード（ｂｏｄｙ−ｔｉｅｄ ｍｏｄｅ）で動作する。従って、浮遊ボディ効果の発生を防ぐことができる。
下記では、前記半導体素子の浮遊モード（ｂｏｄｙ−ｆｌｏａｔｅｄ ｍｏｄｅ）動作について説明する。
もう一度、図１を参照すると、前記貫通プラグ２７ｐに近いソース／ドレイン領域３９にドレイン電圧（Ｖｄ）が印加される。この時、前記貫通プラグ２７ｐに近い前記ソース／ドレイン領域３９はドレイン領域になる。一方、前記下部半導体基板２１にはバックバイアス電圧（ｂａｃｋ ｂｉａｓ ｖｏｌｔａｇｅ；Ｖｂｂ）が印加される。一般的に、前記バックバイアス電圧（Ｖｂｂ）は陰の電位を有する。従って、前記ドレイン電圧（Ｖｓ）と前記バックバイアス電圧（Ｖｄｄ）によって前記ドレイン領域３９と前記ボディ領域４１との間には強い逆方向バイアス（ｒｅｖｅｒｓｅ ｂｉａｓ）が印加される。従って、前記ドレイン領域３９と前記ボディ領域４１との間の空乏層の幅は増加する。図１において、前記ドレイン領域３９から遠い点線は前記増加された空乏層を示す。その結果、前記貫通プラグ２７ｐの上部面が前記空乏層内部に含まれる。従って、前記ボディ領域４１は前記下部半導体基板２１から浮遊される。これにより、電荷が前記ボディ領域４１から前記下部半導体基板２１に移動し難くなり、前記ソース／ドレイン領域３９の漏洩電流が減少する。前記ソース／ドレイン領域３９の漏洩電流の減少はオフカレントの減少として表れる。
さらに、残り一つの前記ソース／ドレイン領域３９にソース電圧（Ｖｓ）が印加され、前記ゲート電極３７にゲート電圧（Ｖｇ）が印加される。前記ゲート電圧（Ｖｇ）がスレッショルド電圧（Ｖｔｈ）よりも大きいと、前記ＭＯＳトランジスタがターンオン（ｔｕｒｎ ｏｎ）される。この時、前記ボディ領域４１は前記下部半導体基板２１から浮遊されている。従って、前記ＭＯＳトランジスタは浮遊モード（ｂｏｄｙ−ｆｌｏａｔｅｄ ｍｏｄｅ）で動作する。その結果、前記ＭＯＳトランジスタのオンカレントが増加する。
一方、前記ＭＯＳトランジスタが浮遊モードで動作することにより、前記ボディ領域４１にホールを蓄積することができる。しかしながら、前記ＭＯＳトランジスタを接続モードで動作させる場合は前記蓄積されたホールを除去することができる。すなわち、前記接続モード動作と前記浮遊モード動作を組合わせることによって、前記ＭＯＳトランジスタの浮遊ボディ効果を改善しながら、オンカレントを増加させ、オフカレントを減少させることができる。
図２は、本発明の一形態に係る他の半導体素子を説明するための断面図である。
図２を参照すると、図１を参照して説明したように、活性領域を有する下部半導体基板５１上部に上部シリコンパターン６０ａ及びＭＯＳトランジスタが位置する。前記活性領域は、素子分離膜６３ａによって限定することができる。
前記上部シリコンパターン６０ａは、図１を参照して説明したように、単結晶シリコン、またはシリコンエピ層でもある。一方、前記上部シリコンパターン６０ａは、ボディ領域７１及び該ボディ領域７１によって互いに離隔されたソース／ドレイン領域６９を含む。
前記ＭＯＳトランジスタは、図１を参照して説明したように、前記ボディ領域７１、ソース／ドレイン領域６９及び前記上部シリコンパターン６０ａと絶縁されて前記ボディ領域７１の表面上に位置するゲート電極６７を含む。また、前記ＭＯＳトランジスタはＮＭＯＳトランジスタ、またはＰＭＯＳトランジスタでもある。
前記上部シリコンパターン６０ａと前記下部半導体基板５１との間に、図１を参照して説明したように、埋没絶縁膜５３ｃが介在される。
但し、前記埋没絶縁膜５３ｃは、前記ソース／ドレイン領域３９と接触する。前記ソース／ドレイン領域３９と前記埋没絶縁膜５３ｃとの間には中性領域が存在しない。従って、図２に示されたトランジスタはＦＤＳＯＩ（ｆｕｌｌｙ ｄｅｐｌｅｔｅｄ ＳＯＩ）ＭＯＳＦＥＴとして知られている。
一方、前記埋没絶縁膜５３ｃを貫通する貫通プラグ５７ｐが前記ソース／ドレイン領域６９の内のどれか一つの領域に近く位置する。さらに、図１を参照して説明したように、前記貫通プラグ５７ｐに近い前記ソース／ドレイン領域３９の内の一つの領域にソース電圧（Ｖｓ）が印加される場合、前記貫通プラグ５７ｐの上部面の少なくとも一部は、前記ソース／ドレイン領域３９の内の一つの領域付近に形成される空乏層の外部に位置する。また、前記ソース／ドレイン領域３９の内の一つの領域にドレイン電圧（Ｖｄ）が印加される場合、前記貫通プラグ５７ｐの上部面は、前記一つの領域付近に形成される空乏層の内部に位置する。これにより、図２に示された前記ＭＯＳトランジスタは、図１を参照して説明したように、接続モード及び浮遊モードで動作することができる。
前記他の半導体素子の接続モード及び浮遊モード動作は、図１を参照して説明した内容と同じであるため、それについての説明は省略する。
図３は、本発明の他の形態に係る二つの異なる動作モードを有するＤＲＡＭセルを説明するための断面図である。
図３を参照すると、下部半導体基板２１、埋没絶縁膜２３ｃ、上部シリコンパターン３０ａ、ＭＯＳトランジスタ及び貫通プラグ２７ｐは、すべて図１を参照して説明した内容と同じである。また、素子分離膜３３ａ、ソース／ドレイン領域３９及びボディ領域４１も図１を参照して説明した内容と同じである。従って、前記貫通プラグ２７ｐは、前記ソース／ドレイン領域３９の内のどれか一つの領域、特に図３の左側に示されたソース／ドレイン領域３９に近くなるように位置する。但し、ＤＲＡＭセルは、一般的にＮＭＯＳトランジスタを採択するため、ここで前記ＭＯＳトランジスタはＮＭＯＳトランジスタに限られる。
一方、セルキャパシタ（ＣＣ）が前記ソース／ドレイン領域３９の内の一つの領域に電気的に接続される。前記セルキャパシタ（ＣＣ）はＤＲＡＭセルで電荷を記録する役割をする。また、ビットライン（ｂｉｔ ｌｉｎｅ；ＢＬ）が前記残り一つのソース／ドレイン領域、特に図３の右側に示されたソース／ドレイン領域３９に電気的に接続する。前記ビットラインは情報を伝達する役割をする。
以下、図３を参照して、前記ＤＲＡＭセルの二つの異なる動作モードをプログラム、リーディング及びリフレッシュ動作と共に詳しく説明する。
まず、プログラム動作を調べると、前記ビットライン（ＢＬ）に高電圧（ｈｉｇｈ ｖｏｌｔａｇｅ；Ｖｃｃ）が印加され、前記ゲート電極３７にスレッショルド電圧（Ｖｔｈ）よりも大きいゲート電圧（Ｖｇ）が印加される。従って、前記ＭＯＳトランジスタはターンオンされる。一方、前記下部半導体基板２１に陰の電位を有するＶｂｂが印加される。前記セルキャパシタ（ＣＣ）が電荷を記録していない場合は、前記セルキャパシタ下部電極の電位が０Ｖである。従って、前記ＭＯＳトランジスタは接続モード（ｂｏｄｙ−ｔｉｅｄ ｍｏｄｅ）で動作する。この時、図３の左側に示されたソース／ドレイン領域３９から図３の右側に示されたソース／ドレイン領域３９に電子が移動する。前記電子と前記ボディ領域４１のシリコン格子が衝突し、前記ボディ領域４１内に衝突イオン化（ｉｍｐａｃｔ ｉｏｎｉｚａｔｉｏｎ）によるホールが発生する。しかしながら、前記ホールは、前記貫通プラグ２７ｐを介して前記下部半導体基板２１に抜け出される。
一方、プログラム動作が完了されると、前記セルキャパシタ（ＣＣ）は電荷を記録している。従って、前記セルキャパシタ（ＣＣ）の下部電極は高電位（Ｖｃｃ）を有する。よって、前記ＭＯＳトランジスタは浮遊モード（ｂｏｄｙ−ｆｌｏａｔｅｄ ｍｏｄｅ）状態で動作する。前記ＭＯＳトランジスタが浮遊モード状態にあると、図１を参照して説明したように、オフカレントが減少する。従って、前記セルキャパシタ（ＣＣ）の漏洩電流が減少し、電荷保有能力が向上される。
次に、リーディング動作を調べてみると、前記ビットライン（ＢＬ）に低電圧（ｌｏｗ ｖｏｌｔａｇｅ）が印加され、前記ゲート電極３７にスレッショルド電圧（Ｖｔｈ）よりも大きいゲート電圧（Ｖｇ）が印加される。従って、前記ＭＯＳトランジスタはターンオンされる。前記下部半導体基板２１にはＶｂｂが印加される。一方、前記セルキャパシタ（ＣＣ）が電荷を記録しているとしたら、前記セルキャパシタ（ＣＣ）の下部電極はＶｃｃの電位を有する。従って、前記ＭＯＳトランジスタは浮遊モードで動作する。この時、図３の右側に示されたソース／ドレイン領域３９から図３の左側に示されたソース／ドレイン領域３９に電子が移動する。前記電子は、前記ボディ領域４１内のシリコン格子と衝突してホールを発生させる。前記ホールは前記ボディ領域４１内部に蓄積される。
しかしながら、前記リーディング動作が完了されると、前記セルキャパシタ（ＣＣ）の下部電極は０Ｖの電位を有する。従って、前記ＭＯＳトランジスタは接続モードに転換される。これにより、前記蓄積されたホールは前記下部半導体基板２１に抜け出す。結果的に、リーディング動作の間に前記ボディ領域４１内で生成されるホールは、すべて前記下部半導体基板２１に放出される。
前記セルキャパシタ（ＣＣ）が電荷を記録していない場合は、図３の左側に示されたソース／ドレイン領域３９と図３の右側に示されたソース／ドレイン領域３９との間に電子の移動がないので、浮遊ボディ効果が発生しない。
一方、リフラッシュ動作は、前記リーディング動作と前記プログラム動作の連続である。すなわち、前記リフラッシュ動作は、リーディング動作を実施して前記セルキャパシタ（ＣＣ）に記録された情報をリーディングした後、再び前記セルキャパシタ（ＣＣ）に同じ情報をプログラムする。従って、前記リーディング動作を実施する間に前記ボディ領域４１にホールが蓄積される。しかしながら、前記ホールは、前記リーディング動作が完了されると、すべて前記下部半導体基板４１に放出される。その後、プログラム動作は接続モードで実施される。従って、前記ボディ領域４１内にホールが蓄積されるのを防ぐことができる。一方、前記プログラム動作が完了されて前記セルキャパシタ（ＣＣ）に電荷が記録されると、前記ＭＯＳトランジスタは浮遊モード状態に転換されてオフカレントが減少する。結果的に、前記ＤＲＡＭセルは、浮遊ボディ効果を改善しながら漏洩電流を防ぐことができ、リフラッシュ特性を向上させることもできる。
図４は、発明の他の形態に係る異なるＤＲＡＭセルを説明するための断面図である。
図４を参照すると、下部半導体基板５１、埋没絶縁膜５３ｃ、上部シリコンパターン６０ａ、ＭＯＳトランジスタ及び貫通プラグ５７ｐは、すべて図２を参照して説明した内容と同じである。また、素子分離膜６３ａ、ソース／ドレイン領域６９及びボディ領域７１も図２を参照して説明した内容と同じである。従って、前記貫通プラグ５７ｐは、前記ソース／ドレイン領域６９の内のどれか一つの領域に近くなるよう位置する。しかしながら、ＤＲＡＭセルは、一般的にＮＭＯＳトランジスタを採択するので、ここで前記ＭＯＳトランジスタはＮＭＯＳトランジスタに限られる。
一方、セルキャパシタ（ＣＣ）がソース／ドレイン領域６９の内の一つの領域、特に図４の左側に示されたソース／ドレイン領域６９に電気的に接続される。前記セルキャパシタ（ＣＣ）は、ＤＲＡＭセルで電荷を記録する役割をする。また、ビットライン（ｂｉｔ ｌｉｎｅ；ＢＬ）が前記残り一つの領域に電気的に接続される。前記ビットラインは情報を伝達する役割をする。
前記ＤＲＡＭセルの動作は、図３を参照して説明した内容と同じであるため、説明を省略する。
以下、本発明の好ましい実施形態による半導体素子を製造する方法を詳しく説明する。
図５は、本発明の好ましい実施形態に係る半導体素子を製造する方法を説明するための部分レイアウト図であり、図６ないし図１４は、本発明の好ましい実施形態に係る半導体素子を製造する方法を説明するために前記図５の切断線Ｉ−Ｉに沿って取られた断面図である。
図５及び図６を参照すると、下部半導体基板２１上に犠牲層２３を形成する。前記下部半導体基板２１は、単結晶シリコン基板でもある。一方、前記犠牲層２３は、シリコンの格子常数（ｌａｔｔｉｃｅ ｃｏｎｓｔａｎｔ）と同様であるか，または近似な格子常数を有する物質膜で形成する。好ましくは、前記犠牲層２３は、ＳｉＧｅエピ層でもあり、約１０ｎｍないし２００ｎｍの厚さで形成される。前記犠牲層２３上に下部シリコンエピ層２５を形成することができる。前記下部シリコンエピ層２５は、後続工程で前記犠牲層２３の上部面が露出することを防ぐ。
図５及び図７を参照すると、前記下部シリコンエピ層２５及び前記犠牲層２３をパターニングして前記下部半導体基板２１を露出させる開口部２７を形成する。前記開口部２７を形成するために前記下部シリコンエピ層２５上にハードマスク膜（ｈａｒｄ ｍａｓｋ ｌａｙｅｒ、図示せず）を形成することができる。前記ハードマスク膜をパターニングして前記下部シリコンエピ層２５を露出させる開口部を有するハードマスクパターンを形成する。次に、該ハードマスクパターンをエッチングマスクとして用いて前記シリコンエピ層２５及び前記犠牲層２３を順にエッチングして前記下部半導体基板２１を露出させる開口部２７を形成する。その後、前記ハードマスクパターン除去する。
前記開口部２７は、図１で点線として示されたように、ライン模様のグルーブ２７ｇであるか、またはホール２７ｈでもある。前記開口部２７の側壁上に前記犠牲層２３及び前記下部シリコンエピ２５が露出される。
図５及び図８を参照すると、前記開口部２７が形成された半導体基板上に上部シリコンエピ層２９を形成する。前記上部シリコンエピ層２９は、前記露出された下部半導体基板２１上部の前記開口部２７を埋め込み、前記下部シリコンエピ層２５の上部面を覆う。前記犠牲層２３がＳｉＧｅエピ層で形成された場合、前記上部シリコンエピ層２９は、前記ＳｉＧｅエピ層上に均一に形成することができる。従って、前記開口部２７内に欠陥のない（ｄｅｆｅｃｔ−ｆｒｅｅ）シリコンエピ層を形成することができる。これにより、前記開口部２７を埋め込む貫通プラグ２７ｐが形成される。
一方、前記犠牲層２３上部に形成された前記シリコンエピ層２５，２９を上部シリコン基板３０で定義することもできる。
図５及び図９を参照すると、前記上部シリコン基板３０、前記犠牲層２３及び前記下部半導体基板２１を順にパターングして前記下部半導体基板２１の活性領域（ＡＡ）を限定するトレンチ３３を形成する。前記活性領域（ＡＡ）は、開口部２７に露出された前記下部半導体基板２１の少なくとも一部を含む。一方、前記トレンチ３３を形成する間に前記活性領域（ＡＡ）上にパターニングされた犠牲層２３ａ及び上部シリコンパターン３０ａが形成される。前記パターニングされた犠牲層２３ａは前記トレンチ３３の側壁上に露出される。
好ましくは、前記トレンチ３３を形成するためにハードマスクパターン３１を形成することができる。該ハードマスクパターン３１をエッチングマスクとして用いて前記上部シリコン基板３０、前記犠牲層２３及び前記下部半導体基板２１をエッチングして前記トレンチ３３を形成する。
図５及び図１０を参照すると、前記パターニングされた犠牲層２３ａを選択的にエッチングして除去する。前記パターニングされた犠牲層２３ａは、湿式エッチング技術を用いて選択的にエッチングされることができる。前記パターニングされた犠牲層２３ａが除去されることによって、前記パターニングされた犠牲層２３ａの位置に空き空間（ｅｍｐｔｙ ｓｐａｃｅ）２３ｂが形成される。
図５及び図１１を参照すると、前記パターニングされた犠牲層２３ａが除去された空き空間２３ｂに埋立絶縁膜２３ｃを形成する。前記埋立絶縁膜２３は、空き空間、シリコン酸化膜、またはシリコン窒化膜で形成されることができ、これらの内の、一つ以上を含む積層構造として形成することができる。好ましくは、前記空き空間２３ｂの内壁を覆うシリコン酸化膜を形成し、続いて、シリコン窒化膜を形成する。その結果、シリコン窒化膜をシリコン酸化膜が取り囲む構造の埋立絶縁膜２３ｃが形成される。このとき、前記トレンチ３３の内壁には、前記絶縁膜が形成されることができる。次に、前記トレンチ３３を埋め込む絶縁膜を形成し、これを前記ハードマスクパターン３１の上部面が露出されるまで平坦化させて前記トレンチ３３を埋め込む素子分離膜３３ａを形成する。前記素子分離膜３３ａは、シリコンパターン３０ａ及び前記埋立絶縁膜２３ｃの側壁を覆う。このとき、前記ハードマスクパターン３１は、前記上部シリコンパターン３０ａの上部面を保護する役割をする。
一方、前記空き空間２３ｂが形成された後、前記空き空間２６ｂを埋めないで前記素子分離膜３３ａを形成することができる。好ましくは、前記素子分離膜３３ａを形成する前に前記空き空間２３ｂ及び前記トレンチ３３の側壁上に高温酸化膜を形成することができる。前記高温酸化膜は、前記空き空間２３ｂ及び前記トレンチ３３の側壁の表面を保護する。結果的に、前記埋立絶縁膜２３ｃは空き空間（ｅｍｐｔｙ ｓｐａｃｅ）を含む。
図５及び図１２を参照すると、前記素子分離膜３３ａが形成された後に前記ハードマスクパターン３１を除去する。次に、前記上部シリコン３０ａ内部にチャンネルイオンを注入することができる。該チャンネルイオンは、スレッショルド電圧を調節するために注入される。一方、前記シリコンパターン３０ａ内部に注入されたチャンネルイオンは、後続熱処理を実施する間に前記貫通プラグ２７ｐを介して前記下部半導体基板２１に拡散されることができる。前記後続熱処理は、前記チャンネルイオンを注入した直後に実施することができるが、他の不純物イオンを注入した後に前記熱処理が実施できる。これにより、前記貫通プラグ２７ｐ上部の前記上部シリコンパターン３０ａは、前記埋没絶縁膜２３ｃ上部の前記上部シリコンパターン３０ａよりも濃度が低いチャンネルイオンを含有する。
図５及び図１３を参照すると、前記チャンネルイオンが注入された半導体基板上に前記上部シリコンパターン３０ａと絶縁されて前記上部シリコンパターン３０ａを横切るゲート電極３７を形成する。前記ゲート電極３７は、ゲート絶縁膜３５によって前記上部シリコンパターン３０ａと絶縁される。また、前記ゲート電極３７は、その一側壁が他の側壁に比べて前記貫通プラグ２７ｐの中心にもっと近くなるように前記上部シリコンパターン３０ａを横切る。
前記ゲート電極３７をイオン注入マスクとして用いて前記上部シリコンパターン３０ａ内にＮ形、またはＰ型の不純物イオンを注入してソース／ドレイン領域３９を形成する。即ち、ＮＭＯＳトランジスタを形成するためにはＮ形の不純物イオンを注入し、ＰＭＯＳトランジスタを形成するためにはＰ形の不純物イオンを注入する。これにより、前記ソース／ドレイン領域３９の内のどれか一つのソース／ドレイン領域３９が他の一つのソース／ドレイン領域３９よりも前記貫通プラグ２７ｐにさらに近く形成される。一方、前記ソース／ドレイン領域３９に注入される前記不純物イオンは前記チャンネルイオンと反対形である。
前記ソース／ドレイン領域３９は、通常的なＬＤＤ工程を用いて形成されることができる。即ち、前記ゲート電極３７をイオン注入マスクとして用いて不純物イオンを注入して低濃度不純物領域を形成する。次に、前記ゲート電極３７の側壁を覆うスペーサ４３を形成し、該スペーサ４３及び前記ゲート電極３７をイオン注入マスクとして用いて不純物イオンを注入し高濃度不純物領域を形成する。
一方、前記ソース／ドレイン領域３９は、前記上部シリコンパターン３０ａの厚さよりも小さい接合深さ（ｊｕｎｃｔｉｏｎ ｄｅｐｔｈ）を有するように形成することができる。即ち、前記ソース／ドレイン領域３９と前記埋没絶縁膜２３ｃとの間には中性領域である上部シリコンパターン３０ａが存在する。この場合、前記ソース／ドレイン領域３９との間の領域及び前記ソース／ドレイン領域と前記埋没絶縁膜２３ｃとの間の領域がボディ領域４１である。この場合、前記ゲート電極３７は、前記貫通プラグ２７ｐ周辺の前記埋没絶縁膜２３ｃ上部を横切るように形成することができる。これにより、前記貫通プラグ２７ｐは、前記ソース／ドレイン領域３９の内のどれか一つの領域下部に限定的に位置する。即ち、前記貫通プラグ２７ｐは、前記ゲート電極３７と近いジャンクションエッジ（ｊｕｎｃｔｉｏｎ ｅｄｇｅ）の下部で離隔されて形成できる。一般的に、前記ゲート電極と近いジャンクションエッジ部分で強い電気場が発生する。従って、前記ジャンクションエッジ部分で漏洩電流が大きい。しかしながら、前記貫通プラグ２７ｐを前記ジャンクションエッジ部分で離隔させることによって、漏洩電流をさらに減少させることができる。
これとは違って、前記ソース／ドレイン領域３９は、前記上部シリコンパターン３０ａの厚さのような接合深さを有するように形成することができる。即ち、前記ソース／ドレイン領域３９と前記埋没絶縁膜２３ｃとの間に中性領域が存在しないこともある。この場合には、前記ソース／ドレイン領域３９の間の領域がボディ領域４１である。この場合、前記ゲート電極３７は、前記貫通プラグ２７ｐ上部の少なくとも一部を横切る。
一方、前記ゲート電極３７、前記ソース／ドレイン領域３９、及び前記ボディ領域４１が形成されることによって、ＭＯＳトランジスタが形成される。前記ボディ領域４１は、前記貫通プラグ２７ｐに介して前記下部半導体基板２１に電気的に接続される。また、前記ＭＯＳトランジスタは、前記貫通プラグ２７ｐに近く位置する前記ソース／ドレイン領域３９にソース電圧及びドレイン電圧がそれぞれ印加される場合、それぞれ接続モード及び浮遊モードで動作する。
前記チャンネルイオンは、図１３の左側に示された前記ソース／ドレイン領域３９の付近で低い濃度を有し、図１３の右側に示された前記ソース／ドレイン領域３９の付近で高い濃度を有する。従って、スレッショルド電圧は、図１３の右側に示された前記ソース／ドレイン領域３９の付近のチャンネルイオンによって調節される。一方、図１３の左側に示された前記ソース／ドレイン領域３９付近のチャンネルイオンの濃度が低いので、空乏層の幅を調節することが容易である。これにより、前記ＭＯＳトランジスタを形成する工程の工程余裕度を確保することができる。
図５及び図１４を参照すると、前記ソース／ドレイン領域３９が形成された半導体基板上に層間絶縁膜（図示せず）を形成する。次に、前記層間絶縁膜を貫通して図１４の右側に示されている前記ソース／ドレイン領域３９に電気的に接続するビットライン（ＢＬ）を形成することができる。また、図１４の左側に示された前記ソース／ドレイン領域３９に電気的に連結するセルキャパシタ（ＣＣ）を形成することができる。これにより、接続モード及び浮遊モードで動作することができるＤＲＡＭセルが形成される。
図１５ないし図１９は、本発明の他の実施形態に係る半導体素子を製造する方法を説明するための断面図である。
図１５を参照すると、下部半導体基板８１、埋没絶縁膜８３、及び下部シリコン層８５が順に積層されたＳＯＩ基板を形成する。前記ＳＯＩ基板は、通常の方法を用いて形成することができる。例えば、前記ＳＯＩ基板は、シリコン基板に酸素イオンを注入し、前記酸素イオンが注入された前記シリコン基板を熱処理して形成することができる。または、シリコン基板を接合した後に切断する方向を用いて形成することができ、下部半導体基板８１上に埋没絶縁膜８３及び下部シリコン層８５を順に積層して形成することができる。
図１６を参照すると、前記下部シリコン層８５及び前記埋没絶縁膜８３を順次にパターニングして、前記下部半導体基板８１の所定領域を露出させる開口部８７を形成する。該開口部８７は、図５及び図７を参照して説明したように、ライン模様のグルーブであったりホールであったりもする。
図１７を参照すると、前記ＳＯＩ基板上に上部シリコンエピ層８９を形成する。前記上部シリコンエピ層８９は、前記露出された下部半導体基板８１上部の前記開口部８７を埋め込み、前記下部シリコン層８５の上部面を覆う。これにより、前記開口部８７を埋める貫通プラグ８７ｐが形成される。
一方、前記埋没絶縁膜８３上部に形成された前記シリコン層８５、８９を上部シリコン基板９０として定義する。該上部シリコン基板９０は、前記貫通プラグ８７ｐを介して前記下部半導体基板８１に電気的に接続される。
図１８を参照すると、前記上部シリコン基板９０、前記埋没絶縁膜８３、及び前記下部半導体基板８１を順にパターニングして前記下部半導体基板８１の活性領域を限定するトレンチ９３を形成する。前記活性領域は、前記開口部８７に露出された前記下部半導体基板８１の少なくとも一部を含む。前記トレンチ９３を形成する間に上部シリコンパターン９０ａが形成される。また、前記埋没絶縁膜８３は前記トレンチ９３の側壁上に露出される。
好ましくは、前記トレンチ９３を形成するためにハードマスクパターン９１を形成することができる。前記ハードマスクパターン９１をエッチングマスクとして用いて、前記上部シリコン基板９０、前記埋没絶縁膜８３、及び前記下部半導体基板８１をエッチングして前記トレンチ９３を形成する。
図１９を参照すると、前記トレンチ９３を埋め込む絶縁膜を前記ＳＯＩ基板上に形成する。次に、前記絶縁膜を前記ハードマスクパターン９１の上部面が露出されるまで平坦化させて前記トレンチ９３を埋める素子分離膜９３ａを形成する。前記素子分離膜９３ａは、前記上部シリコンパターン９０ａ及び前記埋没絶縁膜８３の側壁を覆う。この場合、前記ハードマスクパターン９１は、前記上部シリコンパターン９０ａの上部面を保護する役割をする。
前記素子分離膜９３ａが形成された後、ＭＯＳトランジスタ、ビットライン、及びセルキャパシタは、図１２ないし図１４を参照して説明したように形成することができる。これにより、浮遊モード及び接続モードで動作できるＳＯＩ基板を備えたＤＲＡＭセルを製造することができる。
本発明は、前記実施形態に限定されず、他の形態で具体化されることもできる。むしろ、前記実施形態は、開示された内容が徹底であり、完全になるように、そして当業者に本発明の思想が十分に伝達されるようにするために提供されたものである。添付された図面にあって、層及び領域の厚さは、明確性のために誇張されたものである。
本発明は、半導体素子の製造に利用することができる。
本発明の一形態に係る二つの異なる動作モードを有する半導体素子を説明するための断面図である。 本発明の一形態に係る二つの異なる動作モードを有する半導体素子を説明するための断面図である。 本発明の他の形態に係る二つの異なる動作モードを有するＤＲＡＭセルを説明するための断面図である。 本発明の他の形態に係る二つの異なる動作モードを有するＤＲＡＭセルを説明するための断面図である。 本発明の好ましい実施形態に係る二つの異なる動作モードを有する半導体素子を製造する方法を説明するための部分レイアウト図である。 本発明の好ましい実施形態に係る半導体素子を製造する方法を説明するために図５の切断線Ｉ−Ｉに沿って取られた断面図である。 本発明の好ましい実施形態に係る半導体素子を製造する方法を説明するために図５の切断線Ｉ−Ｉに沿って取られた断面図である。 本発明の好ましい実施形態に係る半導体素子を製造する方法を説明するために図５の切断線Ｉ−Ｉに沿って取られた断面図である。 本発明の好ましい実施形態に係る半導体素子を製造する方法を説明するために図５の切断線Ｉ−Ｉに沿って取られた断面図である。 本発明の好ましい実施形態に係る半導体素子を製造する方法を説明するために図５の切断線Ｉ−Ｉに沿って取られた断面図である。 本発明の好ましい実施形態に係る半導体素子を製造する方法を説明するために図５の切断線Ｉ−Ｉに沿って取られた断面図である。 本発明の好ましい実施形態に係る半導体素子を製造する方法を説明するために図５の切断線Ｉ−Ｉに沿って取られた断面図である。 本発明の好ましい実施形態に係る半導体素子を製造する方法を説明するために図５の切断線Ｉ−Ｉに沿って取られた断面図である。 本発明の好ましい実施形態に係る半導体素子を製造する方法を説明するために図５の切断線Ｉ−Ｉに沿って取られた断面図である。 本発明の他の実施形態に係る半導体素子を製造する方法を説明するための断面図である。 本発明の他の実施形態に係る半導体素子を製造する方法を説明するための断面図である。 本発明の他の実施形態に係る半導体素子を製造する方法を説明するための断面図である。 本発明の他の実施形態に係る半導体素子を製造する方法を説明するための断面図である。 本発明の他の実施形態に係る半導体素子を製造する方法を説明するための断面図である。
符号の説明
２１、５１：下部半導体基板
２３ｃ、５３ｃ：埋没絶縁膜
２７ｐ、５７ｐ：貫通プラグ
３３ａ、６０ａ：シリコンパターン
３７、６７：ゲート電極
３９、６９：ソース／ドレイン領域
４１、７１：ボディ領域

Claims (24)

  1. 活性領域を有する下部半導体基板と、
    前記下部半導体基板の活性領域上部に位置する上部シリコンパターンと、
    前記上部シリコンパターン内部に形成されたボディ領域及び該ボディ領域によって互いに離隔されたソース／ドレイン領域及び前記上部シリコンパターンと絶縁されて前記ボディ領域の表面上に位置するゲート電極を含むＭＯＳトランジスタと、
    前記下部半導体基板と前記上部シリコンパターンとの間に介在された埋没絶縁膜と、
    前記ソース／ドレイン領域の内のどれか一つの領域にさらに近く前記埋没絶縁膜を貫通して前記ＭＯＳトランジスタのボディ領域と前記下部半導体基板とを電気的に接続し、前記一つの領域にソース電圧が印加される場合はそれの上部面の少なくとも一部が空乏層の外部に位置し、前記一つの領域にドレイン電圧が印加される場合はそれの上部面が空乏層の内部に位置する貫通プラグと、
    を含むことを特徴とする半導体素子。
  2. 前記下部半導体基板、前記上部シリコンパターン、及び前記貫通プラグは、すべて同じ単結晶シリコンであることを特徴とする請求項１に記載の半導体素子。
  3. 前記下部半導体基板は、単結晶シリコンであり、前記上部シリコンパターン及び前記貫通プラグは、シリコンエピ層であることを特徴とする請求項１に記載の半導体素子。
  4. 前記ソース／ドレイン領域と前記埋没絶縁膜とは、前記ボディ領域によって互いに離隔されることを特徴とする請求項３に記載の半導体素子。
  5. 前記貫通プラグは、前記一つの領域の下部に限定されて位置することを特徴とする請求項４に記載の半導体素子。
  6. 前記ソース／ドレイン領域と前記埋没絶縁膜とは、互いに接触することを特徴とする請求項３に記載の半導体素子。
  7. 活性領域を有する下部半導体基板と、
    前記下部半導体基板の活性領域上部に位置する上部シリコンパターンと、
    前記上部シリコンパターン内部に形成されたボディ領域、該ボディ領域によって互いに離隔されたソース／ドレイン領域及び前記上部シリコンパターンと絶縁されて前記ボディ領域の表面上に位置するゲート電極を含むＭＯＳトランジスタと、
    前記下部半導体基板と前記上部シリコンパターンとの間に介在された埋没絶縁膜と、
    前記ソース／ドレイン領域の内のどれか一つの領域に、さらに近く前記埋没絶縁膜を貫通して前記ＭＯＳトランジスタのボディ領域と前記下部半導体基板を電気的に接続し、前記一つの領域にソース電圧が印加される場合に、それの上部面の少なくとも一部が空乏層の外部に位置し、前記一つの領域にドレイン電圧が印加される場合はそれの上部面が空乏層の内部に位置する貫通プラグと、
    前記一つの領域に電気的に接続するセルキャパシタと、
    前記残り一つの領域に電気的に接続するビットラインと、
    を含むことを特徴とするＤＲＡＭセル。
  8. 前記下部半導体基板、前記上部シリコンパターン、及び前記貫通プラグは、すべて同じ単結晶シリコンであることを特徴とする請求項７に記載のＤＲＡＭセル。
  9. 前記下部半導体基板は、単結晶シリコンであり、前記上部シリコンパターン及び前記貫通プラグはシリコンエピ層であることを特徴とする請求項７に記載のＤＲＡＭセル。
  10. 前記ソース／ドレイン領域と前記埋没絶縁膜とは、前記ボディ領域によって互いに離隔されることを特徴とする請求項９に記載のＤＲＡＭセル。
  11. 前記貫通プラグは、前記一つの領域の下部に位置することを特徴とする請求項１０に記載のＤＲＡＭセル。
  12. 前記ソース／ドレイン領域と前記埋没絶縁膜とは、互いに接触することを特徴とする請求項９に記載のＤＲＡＭセル。
  13. 下部半導体基板の活性領域上に順に積層された埋没絶縁膜及び上部シリコンパターンを形成し、前記上部シリコンパターンは前記埋没絶縁膜を貫通する貫通プラグを介して前記下部半導体基板に電気的に接続され、
    前記上部シリコンパターン上に、ボディ領域及び該ボディ領域によって離隔されたソース／ドレイン領域を含むＭＯＳトランジスタを形成し、該ＭＯＳトランジスタは前記貫通プラグが前記ソース／ドレイン領域の内のどれか一つの領域に、より近く位置するように形成されると共に、前記貫通プラグに近く位置する前記ソース／ドレイン領域にソース電圧が印加される場合は前記貫通プラグの上部面の少なくとも一部分が空乏層の外部に位置し、前記ソース／ドレイン領域にドレイン電圧が印加される場合は前記貫通プラグの上部面が空乏層の内部に位置するように形成されることを含むことを特徴とする半導体素子の製造方法。
  14. 前記ＭＯＳトランジスタを形成することは、
    前記上部シリコンパターン上に前記上部シリコンパターンと絶縁されたゲート電極を形成し、
    前記ゲート電極をイオン注入マスクとして用いて、不純物イオンを注入してソース／ドレイン領域を形成することを含むことを特徴とする請求項１３に記載の半導体素子の製造方法。
  15. 前記埋没絶縁膜及び前記上部シリコンパターンを順に形成することは、
    前記下部半導体基板上に犠牲層を形成し、
    前記犠牲層をパターニングして前記下部半導体基板を露出させる開口部を形成し、
    前記開口部を有する前記下部半導体基板上に前記開口部を埋め込み、前記犠牲層を覆う上部シリコンエピ層を形成し、
    前記上部シリコンエピ層、前記犠牲層、及び前記下部半導体基板をパターニングして前記下部半導体基板内の活性領域を限定するトレンチを形成し、前記活性領域は前記開口部を介して露出された前記下部半導体基板の少なくとも一部を含み、前記パターニングされた犠牲層は前記トレンチの側壁を介して露出され、
    前記露出された犠牲層を選択的に除去して空き空間を形成し、
    前記空き空間内に埋没絶縁膜を積層し、
    前記トレンチ内に素子分離膜を積層することを含むことを特徴とする請求項１４に記載の半導体素子の製造方法。
  16. 前記犠牲層は、ＳｉＧｅエピ層であることを特徴とする請求項１５に記載の半導体素子の製造方法。
  17. 前記犠牲層上に下部シリコンエピ層を形成することをさらに含むことを特徴とする請求項１５に記載の半導体素子の製造方法。
  18. 前記ソース／ドレイン領域は、ボディ領域によって前記埋没絶縁膜と離隔されるように形成されることを特徴とする請求項１３に記載の半導体素子の製造方法。
  19. 前記ソース／ドレイン領域の内のどれか一つの領域は、前記貫通プラグ上部に位置するように形成されることを特徴とする請求項１３に記載の半導体素子の製造方法。
  20. 前記ソース／ドレイン領域は、それぞれ前記埋没絶縁膜と接触されることを特徴とする請求項１３に記載の半導体素子の製造方法。
  21. 前記ゲート電極を形成する前に、前記上部シリコンパターン上にチャンネルイオンを注入し、
    前記チャンネルイオンが注入された上部シリコンパターンを熱処理して、前記チャンネルイオンを拡散させることをさらに含み、前記チャンネルイオンは前記貫通プラグを介して拡散されて前記貫通プラグ上部のボディ領域内のチャンネルイオン濃度が前記埋没絶縁膜上部のボディ領域内のチャンネルイオン濃度に比べて低いことを特徴とする請求項１４に記載の半導体素子の製造方法。
  22. 前記埋没絶縁膜及び前記上部シリコンパターンを順に形成することは、
    下部半導体基板、埋没絶縁膜、及び下部シリコン層が順に積層されたＳＯＩ基板を備え、
    前記下部シリコン層及び前記埋没絶縁膜を順にパターニングして前記下部半導体基板を露出させる開口部を形成し、
    前記開口部を埋め込み、前記下部シリコン層を覆う上部シリコンエピ層を形成し、
    前記上部シリコンエピ層、前記下部シリコン層、前記埋没絶縁膜、及び前記下部半導体基板を順にパターニングして前記下部半導体基板内の活性領域を限定するトレンチを形成し、前記活性領域は前記開口部を介して露出された前記下部半導体基板の少なくとも一部を含み、
    素子分離膜で前記トレンチを埋めることを含むことを特徴とする請求項１４に記載の半導体素子の製造方法。
  23. 前記ソース／ドレイン領域は、ボディ領域によって前記埋没絶縁膜と離隔されるように形成されることを特徴とする請求項２２に記載の半導体素子の製造方法。
  24. 前記ソース／ドレイン領域の内のどれか一つの領域は、前記貫通プラグ上部に位置するように形成されることを特徴とする請求項２３に記載の半導体素子の製造方法。
JP2004366130A 2003-12-19 2004-12-17 非対称埋没絶縁膜を採択して二つの異なる動作を有する半導体素子及びその製造方法 Ceased JP2005183987A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0093975A KR100513310B1 (ko) 2003-12-19 2003-12-19 비대칭 매몰절연막을 채택하여 두 개의 다른 동작모드들을갖는 반도체소자 및 그것을 제조하는 방법

Publications (1)

Publication Number Publication Date
JP2005183987A true JP2005183987A (ja) 2005-07-07

Family

ID=34675864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004366130A Ceased JP2005183987A (ja) 2003-12-19 2004-12-17 非対称埋没絶縁膜を採択して二つの異なる動作を有する半導体素子及びその製造方法

Country Status (3)

Country Link
US (2) US7214987B2 (ja)
JP (1) JP2005183987A (ja)
KR (1) KR100513310B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165505A (ja) * 2004-12-08 2006-06-22 Hynix Semiconductor Inc 半導体素子及びその製造方法
JP2007027232A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置及びその製造方法
JP2007027231A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置の製造方法及び、半導体装置
JP2007221106A (ja) * 2006-01-19 2007-08-30 Toshiba Corp Ｎａｎｄ型半導体記憶装置及びその製造方法
JP2012142440A (ja) * 2010-12-28 2012-07-26 Fujitsu Semiconductor Ltd 半導体基板の製造方法及び半導体装置の製造方法
JP2013026336A (ja) * 2011-07-19 2013-02-04 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2013156199A (ja) * 2012-01-31 2013-08-15 Yokogawa Electric Corp シリコン振動子及びその製造方法
US8709898B2 (en) 2009-11-30 2014-04-29 Fujitsu Semiconductor Limited Fabrication method of semiconductor device and fabrication method of dynamic threshold transistor

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247528B2 (en) * 2004-02-24 2007-07-24 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor integrated circuits using selective epitaxial growth and partial planarization techniques
KR100689818B1 (ko) * 2004-11-05 2007-03-08 삼성전자주식회사 절연층상 단결정 반도체 박막 형성방법 및 그에 의해제조된 반도체소자
KR100637692B1 (ko) * 2005-06-27 2006-10-25 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US20070020876A1 (en) * 2005-07-19 2007-01-25 Micron Technology, Inc. Integrated circuitry, dynamic random access memory cells, electronic systems, and semiconductor processing methods
KR100773096B1 (ko) * 2006-01-20 2007-11-02 삼성전자주식회사 도펀트 도핑 영역을 포함하는 반도체 소자의 형성 방법
NO326372B1 (no) * 2006-09-21 2008-11-17 Polight As Polymerlinse
JP5244806B2 (ja) * 2006-10-11 2013-07-24 ポライト エイエス 小型調整可能レンズの設計
US8883019B2 (en) * 2006-10-11 2014-11-11 Polight As Method for manufacturing adjustable lens
US8077536B2 (en) 2008-08-05 2011-12-13 Zeno Semiconductor, Inc. Method of operating semiconductor memory device with floating body transistor using silicon controlled rectifier principle
ATE534048T1 (de) * 2007-02-12 2011-12-15 Polight As Flexible linsenbaugruppe mit variabler brennweite
US7790529B2 (en) * 2007-05-08 2010-09-07 Micron Technology, Inc. Methods of forming memory arrays and semiconductor constructions
JP4704416B2 (ja) * 2007-12-17 2011-06-15 Ｏｋｉセミコンダクタ株式会社 Ｓｏｉ基板を用いた半導体装置及びその製造方法
KR101046380B1 (ko) * 2008-06-05 2011-07-05 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
WO2010005315A1 (en) * 2008-07-11 2010-01-14 Polight As A method and arrangement for reducing thermal effects in compact adjustable optical lenses
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
US8110470B2 (en) * 2009-08-31 2012-02-07 Globalfoundries Singapore Pte. Ltd. Asymmetrical transistor device and method of fabrication
US8080805B2 (en) * 2010-03-09 2011-12-20 International Business Machines Corporation FET radiation monitor
US8614111B2 (en) 2011-07-25 2013-12-24 International Business Machines Corporation Fully depleted silicon on insulator neutron detector
US8361829B1 (en) 2011-08-31 2013-01-29 International Business Machines Corporation On-chip radiation dosimeter
CN102543759A (zh) * 2012-02-28 2012-07-04 上海华力微电子有限公司 一种浮体效应存储单元的制备方法
CN104733537B (zh) * 2013-12-24 2018-05-22 昆山国显光电有限公司 薄膜晶体管和制造方法及其有机发光二极管显示装置
KR102401579B1 (ko) 2016-02-12 2022-05-24 삼성전자주식회사 반도체 소자 및 그 제조 방법
US20190326401A1 (en) * 2018-04-20 2019-10-24 Qualcomm Incorporated Body connection for a silicon-on-insulator device
CN109003936B (zh) * 2018-07-03 2021-03-30 中芯集成电路（宁波）有限公司 Soi衬底、半导体器件及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03208373A (ja) * 1990-01-10 1991-09-11 Canon Inc Ｓｏｉ型薄膜トランジスタ
JPH06169069A (ja) * 1992-12-01 1994-06-14 Oki Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JPH08316335A (ja) * 1995-05-18 1996-11-29 Sony Corp 半導体装置およびその製造方法
JP2002118264A (ja) * 2000-10-05 2002-04-19 Seiko Epson Corp 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327583B1 (ko) 1999-07-01 2002-03-14 박종섭 반도체소자의 인버스 ｔ형 소자분리공정
KR100304713B1 (ko) * 1999-10-12 2001-11-02 윤종용 부분적인 ｓｏｉ 구조를 갖는 반도체소자 및 그 제조방법
US6429091B1 (en) * 2000-12-08 2002-08-06 International Business Machines Corporation Patterned buried insulator
KR100456526B1 (ko) * 2001-05-22 2004-11-09 삼성전자주식회사 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법
JP2003007856A (ja) * 2001-06-26 2003-01-10 Toshiba Corp 半導体装置及びその製造方法
US6870225B2 (en) * 2001-11-02 2005-03-22 International Business Machines Corporation Transistor structure with thick recessed source/drain structures and fabrication process of same
KR100402392B1 (ko) * 2001-11-06 2003-10-17 삼성전자주식회사 트렌치 소자분리 구조를 갖는 반도체 소자 및 그 제조방법
US6919238B2 (en) * 2002-07-29 2005-07-19 Intel Corporation Silicon on insulator (SOI) transistor and methods of fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03208373A (ja) * 1990-01-10 1991-09-11 Canon Inc Ｓｏｉ型薄膜トランジスタ
JPH06169069A (ja) * 1992-12-01 1994-06-14 Oki Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JPH08316335A (ja) * 1995-05-18 1996-11-29 Sony Corp 半導体装置およびその製造方法
JP2002118264A (ja) * 2000-10-05 2002-04-19 Seiko Epson Corp 半導体装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165505A (ja) * 2004-12-08 2006-06-22 Hynix Semiconductor Inc 半導体素子及びその製造方法
JP2007027232A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置及びその製造方法
JP2007027231A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置の製造方法及び、半導体装置
JP2007221106A (ja) * 2006-01-19 2007-08-30 Toshiba Corp Ｎａｎｄ型半導体記憶装置及びその製造方法
US8709898B2 (en) 2009-11-30 2014-04-29 Fujitsu Semiconductor Limited Fabrication method of semiconductor device and fabrication method of dynamic threshold transistor
US9178034B2 (en) 2009-11-30 2015-11-03 Fujitsu Semiconductor Limited Fabrication method of semiconductor device and fabrication method of dynamic threshold transistor
JP2012142440A (ja) * 2010-12-28 2012-07-26 Fujitsu Semiconductor Ltd 半導体基板の製造方法及び半導体装置の製造方法
JP2013026336A (ja) * 2011-07-19 2013-02-04 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2013156199A (ja) * 2012-01-31 2013-08-15 Yokogawa Electric Corp シリコン振動子及びその製造方法

Also Published As

Publication number Publication date
US20050133789A1 (en) 2005-06-23
KR100513310B1 (ko) 2005-09-07
KR20050062967A (ko) 2005-06-28
US20070184611A1 (en) 2007-08-09
US7214987B2 (en) 2007-05-08

Similar Documents

Publication Publication Date Title
KR100513310B1 (ko) 비대칭 매몰절연막을 채택하여 두 개의 다른 동작모드들을갖는 반도체소자 및 그것을 제조하는 방법
JP3437132B2 (ja) 半導体装置
TWI455308B (zh) 具有利於不同導電類型區域的閘極之浮體記憶單元
JP4664631B2 (ja) 半導体装置及びその製造方法
US5801080A (en) Method of manufacturing semiconductor substrate having total and partial dielectric isolation
JP3002989B2 (ja) 半導体デバイス及びその製造方法
KR100523310B1 (ko) 반도체 장치
KR100640616B1 (ko) 매몰 게이트 패턴을 포함하는 전계 효과 트랜지스터구조물 및 그것을 포함하는 반도체 소자의 제조방법
US10319647B2 (en) Semiconductor structure with overlapping fins having different directions, and methods of fabricating the same
US6461903B2 (en) Method for fabricating a part depletion type SOI device preventing a floating body effect
US20060049467A1 (en) Body-tied-to-source MOSFETs with asymmetrical source and drain regions and methods of fabricating the same
US7575964B2 (en) Semiconductor device employing buried insulating layer and method of fabricating the same
US6821856B2 (en) Method of manufacturing semiconductor device having source/drain regions included in a semiconductor layer formed over an isolation insulating film and a semiconductor device fabricated thereby
TWI593112B (zh) 具有矽局部氧化之絕緣體上矽的積體電路及其製造方法
JP2008177273A (ja) 半導体記憶装置及び半導体記憶装置の製造方法
KR100529455B1 (ko) 부분 공핍형 ｓｏｉ 모스 트랜지스터 및 그 제조 방법
JP2003168802A (ja) 半導体装置及びその製造方法
JP2006165251A (ja) 半導体装置、半導体記憶装置および半導体装置の製造方法
JP5172264B2 (ja) 半導体装置
KR100506455B1 (ko) 반도체소자의 형성방법
JP3657247B2 (ja) 半導体装置およびその製造方法
JP2005259884A (ja) 半導体装置およびその製造方法
JP2008270473A (ja) 半導体装置の製造方法
JP2005079443A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20111129