JP2007221106A - Ｎａｎｄ型半導体記憶装置及びその製造方法 - Google Patents
Ｎａｎｄ型半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007221106A JP2007221106A JP2007005807A JP2007005807A JP2007221106A JP 2007221106 A JP2007221106 A JP 2007221106A JP 2007005807 A JP2007005807 A JP 2007005807A JP 2007005807 A JP2007005807 A JP 2007005807A JP 2007221106 A JP2007221106 A JP 2007221106A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- region
- semiconductor substrate
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 60
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 210000000746 body region Anatomy 0.000 claims description 8
- 230000015654 memory Effects 0.000 abstract description 135
- 239000010410 layer Substances 0.000 description 100
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 39
- 229910052710 silicon Inorganic materials 0.000 description 39
- 239000010703 silicon Substances 0.000 description 39
- 238000002955 isolation Methods 0.000 description 30
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 24
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 22
- 230000002093 peripheral effect Effects 0.000 description 22
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 239000000463 material Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】本発明は、製造コストを抑えながら、メモリセル特性をも向上させることができるＮＡＮＤ型半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体基板と、半導体基板上に形成された半導体層と、トランジスタ形成領域において、半導体基板と半導体層の間に、選択的に形成された埋め込み絶縁膜と、トランジスタ形成領域の半導体層に形成されたフローティングボディ領域と、フローティングボディ領域を挟む拡散層と、フローティングボディ領域上に形成された第1の絶縁膜と、第1の絶縁膜上に形成された浮遊ゲート電極と、浮遊ゲート電極上に形成された第2の絶縁膜上の制御電極と、トランジスタ形成領域の端部にある拡散層に接続されたコンタクトプラグとを備え、トランジスタ形成領域の端部にある浮遊ゲート電極と制御電極とは短絡し、トランジスタ形成領域の端部にある拡散層は、コンタクトプラグ下で半導体基板と接続している。
【選択図】図１
【解決手段】半導体基板と、半導体基板上に形成された半導体層と、トランジスタ形成領域において、半導体基板と半導体層の間に、選択的に形成された埋め込み絶縁膜と、トランジスタ形成領域の半導体層に形成されたフローティングボディ領域と、フローティングボディ領域を挟む拡散層と、フローティングボディ領域上に形成された第1の絶縁膜と、第1の絶縁膜上に形成された浮遊ゲート電極と、浮遊ゲート電極上に形成された第2の絶縁膜上の制御電極と、トランジスタ形成領域の端部にある拡散層に接続されたコンタクトプラグとを備え、トランジスタ形成領域の端部にある浮遊ゲート電極と制御電極とは短絡し、トランジスタ形成領域の端部にある拡散層は、コンタクトプラグ下で半導体基板と接続している。
【選択図】図１
Description
本発明は、ＮＡＮＤ型半導体記憶装置及びその製造方法に関する。
従来、不揮発性半導体メモリとして、ＮＡＮＤ型フラッシュメモリが開発されている。このＮＡＮＤ型フラッシュメモリのメモリセルトランジスタは、半導体基板上にトンネル絶縁膜を介して形成された浮遊ゲート電極と、当該浮遊ゲート電極上に電極間絶縁膜を介して形成された制御ゲート電極とが積層された構造を有する。
ＮＡＮＤ型フラッシュメモリは、２つの選択トランジスタの間に、複数のメモリセルトランジスタのソース領域及びドレイン領域を直列に接続し、一方の選択トランジスタをビット線に接続すると共に、他方の選択トランジスタをソース線に接続することにより形成され、各メモリセルトランジスタの制御ゲート電極は、ワード線としての役割を果たす。
ワード線方向に隣り合うメモリセルトランジスタ間には、素子分離絶縁膜（すなわち素子分離領域）が形成され、ワード線方向に隣り合うメモリセルトランジスタは、素子分離絶縁膜によって分離されている。また、ビット線などの配線と半導体基板の間には、層間絶縁膜が形成されている。
この場合、ＮＡＮＤ型フラッシュメモリでは、配線と半導体基板の間に生じる寄生容量や、ワード線方向に隣り合うメモリセルトランジスタ間に生じる寄生容量によって、ゲート閾値電圧にばらつきが生じるなどの種々の問題があった。
かかる問題を回避するため、ＳＯＩ基板上にＮＡＮＤ型フラッシュメモリを形成することが提案されている（例えば、特許文献１及び２参照）。
しかし、この方法では、基板としてＳＯＩ基板を用いるため、通常のシリコン基板を用いる場合と比較すると基板の値段が高くなってしまうという問題点があった。
以下、ＳＯＩ上に形成されたＮＡＮＤ型フラッシュメモリに関する文献名を記載する。
特開２０００−１７４２４１号公報
特開平１１−１６３３０３号公報
本発明は、製造コストを抑えながら、メモリセル特性をも向上させることができるＮＡＮＤ型半導体記憶装置及びその製造方法を提供する。
本発明の一態様によるＮＡＮＤ型半導体記憶装置は、
半導体基板と、
前記半導体基板上に形成された半導体層と、
トランジスタ形成領域において、前記半導体基板と前記半導体層の間に、選択的に形成された埋め込み絶縁膜と、
前記トランジスタ形成領域の半導体層に形成されたフローティングボディ領域と、
前記フローティングボディ領域を挟む拡散層と、
前記フローティングボディ領域上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された浮遊ゲート電極と、
前記浮遊ゲート電極上に形成された第2の絶縁膜上の制御電極と、
前記トランジスタ形成領域の端部にある前記拡散層に接続されたコンタクトプラグと
を備え、
前記トランジスタ形成領域の端部にある前記浮遊ゲート電極と前記制御電極とは短絡し、
前記トランジスタ形成領域の端部にある拡散層は、前記コンタクトプラグ下で前記半導体基板と接続している。
半導体基板と、
前記半導体基板上に形成された半導体層と、
トランジスタ形成領域において、前記半導体基板と前記半導体層の間に、選択的に形成された埋め込み絶縁膜と、
前記トランジスタ形成領域の半導体層に形成されたフローティングボディ領域と、
前記フローティングボディ領域を挟む拡散層と、
前記フローティングボディ領域上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された浮遊ゲート電極と、
前記浮遊ゲート電極上に形成された第2の絶縁膜上の制御電極と、
前記トランジスタ形成領域の端部にある前記拡散層に接続されたコンタクトプラグと
を備え、
前記トランジスタ形成領域の端部にある前記浮遊ゲート電極と前記制御電極とは短絡し、
前記トランジスタ形成領域の端部にある拡散層は、前記コンタクトプラグ下で前記半導体基板と接続している。
また本発明の一態様によるＮＡＮＤ型半導体記憶装置の製造方法は、
基板上に除去予定層を形成するステップと、
前記除去予定層の一部を除去するステップと、
前記除去予定層の一部を除去した後に前記除去予定層上に半導体層を形成するステップと、
前記半導体層を貫通して前記除去予定層に到達する溝を形成するステップと、
前記溝を利用して前記除去予定層を除去するステップと、
前記除去予定層を除去してできた空洞に埋め込み絶縁膜を形成するステップと、
前記埋め込み絶縁膜を形成した領域上に第１の絶縁膜を形成するステップと、
前記第１の絶縁膜上に浮遊ゲート電極を形成するステップと、
前記浮遊ゲート電極上に第２の絶縁膜を形成するステップと、
前記第２の絶縁膜上に制御電極を形成するステップと、
前記浮遊ゲート電極を挟むように、前記半導体層内に拡散層を形成するステップと
を備える。
基板上に除去予定層を形成するステップと、
前記除去予定層の一部を除去するステップと、
前記除去予定層の一部を除去した後に前記除去予定層上に半導体層を形成するステップと、
前記半導体層を貫通して前記除去予定層に到達する溝を形成するステップと、
前記溝を利用して前記除去予定層を除去するステップと、
前記除去予定層を除去してできた空洞に埋め込み絶縁膜を形成するステップと、
前記埋め込み絶縁膜を形成した領域上に第１の絶縁膜を形成するステップと、
前記第１の絶縁膜上に浮遊ゲート電極を形成するステップと、
前記浮遊ゲート電極上に第２の絶縁膜を形成するステップと、
前記第２の絶縁膜上に制御電極を形成するステップと、
前記浮遊ゲート電極を挟むように、前記半導体層内に拡散層を形成するステップと
を備える。
本発明のＮＡＮＤ型半導体記憶装置及びその製造方法によれば、製造コストを抑えながら、メモリセル特性をも向上させることができる。
以下、本発明の実施の形態について図面を参照して説明する。
（１）第１の実施の形態
図１に、本発明の第１の実施の形態によるＮＡＮＤ型フラッシュメモリのうち、メモリセル領域１０の一部の構成を示し、図２に、当該ＮＡＮＤ型フラッシュメモリのうち、周辺回路領域２０の一部の構成を示す。
図１に、本発明の第１の実施の形態によるＮＡＮＤ型フラッシュメモリのうち、メモリセル領域１０の一部の構成を示し、図２に、当該ＮＡＮＤ型フラッシュメモリのうち、周辺回路領域２０の一部の構成を示す。
なお、図１（ａ）は、ＮＡＮＤ型フラッシュメモリのうち、メモリセル領域１０を上方から視認した場合の平面図を示し、図１（ｂ）は、メモリセル領域１０をＡ−Ａ線に沿って切断した場合の縦断面図を示す。図２（ａ）は、ＮＡＮＤ型フラッシュメモリのうち、周辺回路領域２０を上方から視認した場合の平面図を示し、図２（ｂ）は、周辺回路領域２０をＡ−Ａ線に沿って切断した場合の縦断面図を示す。
図１（ａ）及び（ｂ）に示すように、ＮＡＮＤ型フラッシュメモリのメモリセル領域１０では、Ｐ型の半導体基板３０上のうち、メモリセルトランジスタＭＣ並びに選択トランジスタＳＴＤ及びＳＴＳが形成されているトランジスタ形成領域１０Ａに、埋め込み絶縁膜４０が選択的に形成されている。
Ｐ型の半導体層５０は、トランジスタ形成領域１０Ａでは、半導体基板３０上に埋め込み絶縁膜４０を介して形成され、ビット線コンタクトプラグ７０及びソース線コンタクトプラグ８０が形成されるコンタクトプラグ形成領域１０Ｂでは、半導体基板３０上に直接形成されている。
メモリセルトランジスタＭＣでは、半導体基板３０上に埋め込み絶縁膜４０を介して形成された半導体層５０に、電気的に浮遊状態にあるＰ型のフローティングボディ６０が形成されている。
メモリセルトランジスタＭＣは、フローティングボディ６０上にトンネル絶縁膜９０を介して形成された浮遊ゲート電極１００と、当該浮遊ゲート電極１００上に電極間絶縁膜１１０を介して形成された制御ゲート電極（制御電極）１２０とが積層された構造を有する。なお、制御ゲート電極１２０上にはシリサイド１３０が形成されている。
このメモリセルトランジスタＭＣでは、フローティングボディ６０の表面部分に、チャネル領域１４０が形成され、フローティングボディ６０の両側には、Ｎ型のソース領域及びドレイン領域（拡散層）１５０が形成されている。
なお、選択トランジスタＳＴＤ及びＳＴＳでは、フローティングボディ６０上にゲート絶縁膜１６０を介してゲート電極１７０が形成されている。このゲート電極１７０は、浮遊ゲート電極１００と制御ゲート電極１２０とを短絡することにより形成される。
半導体層５０のうち、コンタクトプラグ形成領域１０Ｂには、Ｎ型のソース領域及びドレイン領域１５０が、半導体基板３０に接続するように形成され、当該コンタクトプラグ形成領域１０Ｂに形成されたＮ型のソース領域及びドレイン領域１５０とＰ型の半導体基板３０とは、ＰＮ接合によって分離されている。
ＮＡＮＤ型フラッシュメモリのメモリセル領域１０は、２つの選択トランジスタＳＴＤ及びＳＴＳの間に、複数のメモリセルトランジスタＭＣのソース領域及びドレイン領域１５０を直列に接続し、一方の選択トランジスタＳＴＤをビット線コンタクトプラグ７０を介してビット線ＢＬに接続すると共に、他方の選択トランジスタＳＴＳをソース線コンタクトプラグ８０を介してソース線ＳＬに接続することにより形成され、各メモリセルトランジスタＭＣの制御ゲート電極１２０は、ワード線ＷＬとしての役割を果たす。
ワード線ＷＬ方向に隣り合うメモリセルトランジスタＭＣ間には、素子分離絶縁膜（素子分離領域）１８０が形成され、これらワード線ＷＬ方向に隣り合うメモリセルトランジスタＭＣは、素子分離絶縁膜１８０によって分離されている。また、ビット線ＢＬと半導体層４０の間には、層間絶縁膜１９０が形成されている。
一方、図２（ａ）及び（ｂ）に示すように、ＮＡＮＤ型フラッシュメモリの周辺回路領域２０には、例えば、ワード線ＷＬに接続され、メモリセルトランジスタＭＣの制御ゲート電極１２０に所定の電位を供給するための転送トランジスタＦＴが形成されている。
この転送トランジスタＦＴでは、半導体基板３０の表面部分に素子分離絶縁膜２００が形成され、当該素子分離絶縁膜２００によって分離された素子領域の中央部付近には、ゲート絶縁膜２１０を介してゲート電極２２０が形成されている。
ゲート電極２２０の表面には、シリサイド２３０が形成され、ゲート電極２２０の側面には、ゲート電極側壁２４０が形成されている。ゲート電極２２０の下方に位置し、かつ半導体基板３０の表面付近には、チャネル領域２５０が形成され、当該チャネル領域２５０の両側には、ソース領域及びドレイン領域２６０が形成されている。
ソース領域及びドレイン領域２６０の上面にはコンタクトプラグ２７０が形成され、当該コンタクトプラグ２７０には配線２８０が接続されている。配線２８０と半導体基板３０の間には、層間絶縁膜２９０が形成されている。
ここで、本実施の形態によるＮＡＮＤ型フラッシュメモリの製造方法について図３〜図１２を用いて説明する。
なお、図３（ａ）、図５（ａ）、図７（ａ）、図９（ａ）及び図１１（ａ）は、各工程別素子におけるメモリセル領域３００を上方から視認した場合の平面図を示し、図３（ｂ）、図５（ｂ）、図７（ｂ）、図９（ｂ）及び図１１（ｂ）は、各工程別素子におけるメモリセル領域３００をＡ−Ａ線に沿って切断した場合の縦断面図を示す。
図４（ａ）、図６（ａ）、図８（ａ）、図１０（ａ）及び図１２（ａ）は、各工程別素子における周辺回路領域３１０を上方から視認した場合の平面図を示し、図４（ｂ）、図６（ｂ）、図８（ｂ）、図１０（ｂ）及び図１２（ｂ）は、周辺回路領域３１０をＡ−Ａ線に沿って切断した場合の縦断面図を示す。
図３（ａ）及び（ｂ）並びに図４（ａ）及び（ｂ）に示すように、エピタキシャル成長技術によって、半導体基板３２０上に、除去予定層として、ゲルマニウム（Ｇｅ）濃度が例えば３０％であるシリコンゲルマニウム（ＳｉＧｅ）層３３０を例えば２５ｎｍ程度全面に形成する。
続いて、エピタキシャル成長技術によって、シリコンゲルマニウム層３３０上に、シリコン（Ｓｉ）層３４０を２０ｎｍ程度全面に形成した後、シリコン窒化（ＳｉＮ）膜３５０を全面に形成する。
リソグラフィ及びＲＩＥによって、シリコン窒化膜３５０にパターニングを行うことにより、メモリセル領域３００については、コンタクトプラグ形成領域３００Ｂに形成されたシリコン窒化膜３５０を除去し、周辺回路領域３１０については、当該周辺回路領域３１０に形成されたシリコン窒化膜３５０を除去する。このシリコン窒化膜３５０をマスクとして、シリコン層３４０及びシリコンゲルマニウム層３３０に順次エッチングを行うことにより、半導体基板３２０の表面を露出させる。
図５（ａ）及び（ｂ）並びに図６（ａ）及び（ｂ）に示すように、シリコン窒化膜３５０を除去した後、エピタキシャル成長技術によって、半導体基板３２０及びシリコン層３４０上に、シリコン層３６０を例えば３０ｎｍ程度全面に形成する。なお、その際、メモリセル領域３００のトランジスタ形成領域３００Ａについては、シリコン層３４０をシードとして使用し、メモリセル領域３００のコンタクトプラグ形成領域３００Ｂ及び周辺回路領域３１０については、半導体基板３２０をシードとして使用する。
図７（ａ）乃至（ｄ）並びに図８（ａ）及び（ｂ）に示すように、シリコン層３６０上に、例えばシリコン窒化膜からなるマスク材３７０を全面に堆積した後、リソグラフィ及びＲＩＥによって、マスク材３７０にパターニングを行う。なお、図７（ｃ）は、メモリセル領域３００をＢ−Ｂ線に沿って切断した場合の縦断面図を示し、図７（ｄ）は、メモリセル領域３００をＣ−Ｃ線に沿って切断した場合の縦断面図を示す。
マスク材３７０をマスクとして、シリコン層３６０、シリコンゲルマニウム層３３０及び半導体基板３２０に順次エッチングを行うことにより、素子分離溝３８０を形成する。その際、メモリセル領域３００のトランジスタ形成領域３００Ａでは、素子分離溝３８０の内部表面にシリコンゲルマニウム層３３０の側面が露出する（図７（ｄ））。
図９（ａ）乃至（ｄ）並びに図１０（ａ）及び（ｂ）に示すように、半導体基板３００を所定のエッチング溶液に浸漬し、ウエットエッチングによって、素子分離溝３８０の内部表面に露出したシリコンゲルマニウム層３３０にエッチングを行うことにより、これを除去する。なお、エッチング溶液はここでは、濃度７０％の硝酸水溶液と濃度４９％のフッ酸水溶液と濃度９９.９％の酢酸水溶液と水が体積比率で４０：１：２５７の割合で混合された混合水溶液である。
これにより、シリコンゲルマニウム層３３０が形成されていた領域には、図示しない空洞が形成される。この場合、シリコン層３６０のうち、コンタクトプラグ形成領域３００Ｂに形成されているシリコン層３６０は、トランジスタ形成領域３００Ａに形成されているシリコン層３６０を支持する支持部としての役割を果たす。
続いて、半導体基板３２０の全面を酸化することにより、図示しない空洞を例えばシリコン酸化（ＳｉＯ２）膜からなる埋め込み絶縁膜３９０で埋め込むと共に、素子分離溝３８０の内部表面にシリコン酸化膜（図示せず）を１３ｎｍ程度形成する。このように、メモリセル領域３００のトランジスタ形成領域３００Ａに選択的にＳＯＩ構造を形成する。
次いで、ＣＶＤ法によって、素子分離溝３８０に例えばシリコン酸化膜を埋め込み、平坦化することにより、素子分離絶縁膜４００を形成する。なお、酸化処理を行わずに、ＣＶＤ法によって、素子分離溝３８０をシリコン酸化膜で埋め込んで素子分離絶縁膜４００を形成する際に、図示しない空洞を当該シリコン酸化膜で埋め込むことにより、埋め込み絶縁膜３９０を形成しても良い。
図１１（ａ）及び（ｂ）並びに図１２（ａ）及び（ｂ）に示すように、マスク材３８０を除去した後、メモリセル領域３００については、シリコン層３６０上にトンネル絶縁膜４１０を介して浮遊ゲート電極４２０を形成し、続いて浮遊ゲート電極４２０上に電極間絶縁膜４３０を介して制御ゲート電極４４０を形成する。その後、制御ゲート電極４４０上にシリサイド４５０を形成する。一方、周辺回路領域３１０については、シリコン層３６０上にゲート絶縁膜４６０を介してゲート電極４７０を形成した後、ゲート電極４７０上にシリサイド４８０を形成する。
これ以降、図示しないが、イオン注入法によって、ソース領域及びドレイン領域を形成し、さらにＣＶＤ法によって、シリコン層３６０の全面に層間絶縁膜を形成する。そして、ソース線コンタクトプラグ及びソース線を形成し、さらにビット線コンタクトプラグ及びビット線を順次形成することにより、図１及び図２に示すＮＡＮＤ型フラッシュメモリを製造する。
このように本実施の形態によれば、ＳＯＩ基板を用いることなく、通常の半導体基板３０上のうち、メモリセル領域１０に選択的にＳＯＩ構造を形成することができ、これにより製造コストを抑えながら、メモリセル特性をも向上させることができる。
具体的には、ビット線ＢＬなどの配線と半導体基板３０とを、埋め込み絶縁膜４０によって分離することにより、通常の半導体基板上にＳＯＩ構造を形成することなくＮＡＮＤ型フラッシュメモリを形成する場合と比較して、配線と半導体基板３０の間に生じる寄生抵抗を低減することができ、従ってゲート閾値電圧のばらつきを低減することができる。
また、ワード線方向に隣り合うメモリセルトランジスタＭＣを、埋め込み絶縁膜４０によって完全に分離することにより、通常の半導体基板上にＳＯＩ構造を形成することなくＮＡＮＤ型フラッシュメモリを形成する場合と比較して、ワード線方向に隣り合うメモリセルトランジスタＭＣ間に生じる寄生容量を低減することができ、従ってゲート閾値電圧のばらつきを低減することができる。また、この場合、ワード線方向に隣り合うメモリセルトランジスタＭＣ間にパンチスルーが生じることを抑制することができる。さらに、ワード線ＷＬとしての制御ゲート電極１２０と素子分離絶縁膜１８０とが交差する領域に、当該素子分離絶縁膜１８０をゲート絶縁膜とする寄生ＭＯＳトランジスタが形成されることを抑制し、フィールド反転電圧の向上を図ることができる。
また、通常の半導体基板３０上のうち、メモリセル領域１０に選択的にＳＯＩ構造を形成することにより、ＳＯＩ基板上にＮＡＮＤ型フラッシュメモリを形成する場合と比較して、設計環境を大幅に変更する必要がなく、その分、開発効率を向上させることができる。また、この場合、半導体基板上に形成された従来のＮＡＮＤ型フラッシュメモリにおける仕様との連続性を確保することができる。
ところで、周辺回路領域２０に形成される転送トランジスタＦＴは、メモリセルトランジスタＭＣに対するデータの消去及び書込み動作を行うため、高電圧が印加される。従って、周辺回路領域２０にＳＯＩ構造を形成すると、印加される高電圧によっていわゆる基板浮遊効果が生じ、これによりパンチスルーが生じ易くなる。
これに対して、本実施の形態のように、周辺回路領域２０にはＳＯＩ構造を形成しなければ、パンチスルーを抑制することができ、従って周辺回路領域２０に形成される転送トランジスタＦＴのトランジスタ特性を向上させることができる。また、この場合、高い静電電圧が転送トランジスタＦＴに印加されても、ＳＯＩ構造を形成する場合のように、フローティングボディにホールが蓄積されることがなく、その分、静電破壊（ＥＳＤ）の発生を抑制することができる。
（２）第２の実施の形態
図１３に、本発明の第２の実施の形態によるＮＡＮＤ型フラッシュメモリのうち、メモリセル領域５００の一部の構成を示す。なお、図１に示された要素と同一のものには同一の符号を付して説明を省略する。
図１３に、本発明の第２の実施の形態によるＮＡＮＤ型フラッシュメモリのうち、メモリセル領域５００の一部の構成を示す。なお、図１に示された要素と同一のものには同一の符号を付して説明を省略する。
本実施の形態の場合、トランジスタ形成領域１０Ａのうち、選択トランジスタＳＴＤ及びＳＴＳのフローティングボディ６０が形成される領域の一部を除く領域に、埋め込み絶縁膜５１０が選択的に形成されている。
これにより、半導体層５０のうち、コンタクトプラグ形成領域１０Ｂに形成されたソース領域及びドレイン領域１５０に加えて、選択トランジスタＳＴＤ及びＳＴＳのフローティングボディ６０の一部が、半導体基板３０に接続するように形成される。
このように本実施の形態によれば、半導体基板３０に所定の電圧を印加することにより、選択トランジスタＳＴＤ及びＳＴＳにバックゲートバイアスを印加することが可能となり、これにより選択トランジスタＳＴＤ及びＳＴＳのカットオフ特性を向上させることができる。
また、半導体層５０の底面のうち、半導体基板３０と接触する面積が増加することにより、ウエットエッチングによってシリコンゲルマニウム層を除去する場合における（図９）、半導体層５０の機械的強度を向上させることができる。これにより、シリコンゲルマニウム層を除去することによって形成された空洞上に形成されている半導体層５０が崩れて、ダストが発生することを抑制することができ、従って歩留まりを向上させることができる。
また、本実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。すなわち、ＳＯＩ基板を用いることなく、通常の半導体基板３０上のうち、メモリセル領域５００に選択的にＳＯＩ構造を形成することができ、これにより製造コストを抑えながら、メモリセル特性をも向上させることができる。
（３）第３の実施の形態
図１４に、本発明の第３の実施の形態によるＮＡＮＤ型フラッシュメモリのうち、メモリセル領域５２０の一部の構成を示す。なお、図１に示された要素と同一のものには同一の符号を付して説明を省略する。
図１４に、本発明の第３の実施の形態によるＮＡＮＤ型フラッシュメモリのうち、メモリセル領域５２０の一部の構成を示す。なお、図１に示された要素と同一のものには同一の符号を付して説明を省略する。
本実施の形態の場合、トランジスタ形成領域１０Ａのうち、フローティングボディ６０が形成される領域に、埋め込み絶縁膜５３０が当該フローティングボディ６０に対応するように選択的に形成されている。これにより、半導体層５０に形成されるソース及びドレイン領域１５０の全てが、半導体基板３０に接続するように形成される。
このように本実施の形態によれば、第２の実施の形態と比較して、半導体層５０の底面のうち、半導体基板３０と接触する面積がさらに増加することにより、ウエットエッチングによってシリコンゲルマニウム層を除去する場合における（図９）、半導体層５０の機械的強度を一段と向上させることができる。これにより、シリコンゲルマニウム層を除去することによって形成された空洞上に形成されている半導体層５０が崩れて、ダストが発生することを抑制することができ、従って歩留まりを向上させることができる。
また、本実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。すなわち、ＳＯＩ基板を用いることなく、通常の半導体基板３０上のうち、メモリセル領域５２０に選択的にＳＯＩ構造を形成することができ、これにより製造コストを抑えながら、メモリセル特性をも向上させることができる。
（４）第４の実施の形態
図１５に、本発明の第４の実施の形態によるＮＡＮＤ型フラッシュメモリのうち、メモリセル領域５４０の一部の構成を示す。なお、図１に示された要素と同一のものには同一の符号を付して説明を省略する。
図１５に、本発明の第４の実施の形態によるＮＡＮＤ型フラッシュメモリのうち、メモリセル領域５４０の一部の構成を示す。なお、図１に示された要素と同一のものには同一の符号を付して説明を省略する。
本実施の形態の場合、半導体層５０のうち、コンタクトプラグ形成領域１０Ｂに形成されたソース及びドレイン領域１５０に接するように、Ｎ型のソース領域及びドレイン領域５５０が、半導体基板３０の表面部分に選択的に形成されている。
半導体層５０のうちコンタクトプラグ形成領域１０Ｂは、半導体基板３０をエピタキシャル成長させることにより形成される。従って、コンタクトプラグ形成領域１０Ｂでは、半導体層５０と半導体基板３０の界面に、格子不整合（結晶のずれ）や結晶欠陥が発生する場合がある。これら格子不整合や結晶欠陥の発生によって、半導体層５０と半導体基板３０の界面に空乏層が形成されると、半導体層５０及び半導体基板３０間にリーク電流が発生する不都合がある。
これに対して、本実施の形態によれば、コンタクトプラグ形成領域１０Ｂにおける半導体層５０と半導体基板３０との界面は、ソース領域及びドレイン領域５５０によって覆われていることにより、当該界面に空乏層が形成されることはなく、これによりコンタクトプラグ形成領域１０Ｂにおける半導体層５０と半導体基板３０との間に、リーク電流が発生することを抑制することができる。
また、本実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。すなわち、ＳＯＩ基板を用いることなく、通常の半導体基板３０上のうち、メモリセル領域５４０に選択的にＳＯＩ構造を形成することができ、これにより製造コストを抑えながら、メモリセル特性をも向上させることができる。
（５）第５の実施の形態
図１６に、本発明の第５の実施の形態によるＮＡＮＤ型フラッシュメモリのうち、メモリセル領域５６０の一部の構成を示す。なお、図１に示された要素と同一のものには同一の符号を付して説明を省略する。
図１６に、本発明の第５の実施の形態によるＮＡＮＤ型フラッシュメモリのうち、メモリセル領域５６０の一部の構成を示す。なお、図１に示された要素と同一のものには同一の符号を付して説明を省略する。
本実施の形態の場合、Ｎ型のフローティングボディ５７０を形成することにより、メモリセルトランジスタＭＣとして、デプレッション型メモリセルトランジスタを使用する。
これにより、ゲート閾値電圧が小さくなるため、制御ゲート電極１２０に印加される電圧が同一の場合、セル電流が増加する。従って、ノイズに対する耐性を向上させることができ、メモリセル動作の信頼性を向上させることができる。
また、本実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。すなわち、ＳＯＩ基板を用いることなく、通常の半導体基板３０上のうち、メモリセル領域５６０に選択的にＳＯＩ構造を形成することができ、これにより製造コストを抑えながら、メモリセル特性をも向上させることができる。
なお上述の実施の形態は一例であって、本発明を限定するものではない。例えばフラッシュメモリとして、ＮＡＮＤ型フラッシュメモリを製造したが、例えばＮＯＲ型やＡＮＤ型など、浮遊ゲート電極と制御ゲート電極が積層された構造を有する他の種々のフラッシュメモリを製造しても良い。
ここで、他の実施の形態によるＮＡＮＤ型フラッシュメモリの製造方法について図１７〜図３２を用いて説明する。
なお、図１７（ａ）、図１９（ａ）、図２１（ａ）、図２３（ａ）、図２５（ａ）、図２７（ａ）、図２９（ａ）及び図３１（ａ）は、各工程別素子におけるメモリセル領域６００を上方から視認した場合の平面図を示し、図１７（ｂ）、図１９（ｂ）、図２１（ｂ）、図２３（ｂ）、図２５（ｂ）、図２７（ｂ）、図２９（ｂ）及び図３１（ｂ）は、各工程別素子におけるメモリセル領域３６００をＡ−Ａ線に沿って切断した場合の縦断面図を示す。
図２１（ｃ）、図２３（ｃ）、図２５（ｃ）、図２７（ｃ）及び図２９（ｃ）は、メモリセル領域６００をＢ−Ｂ線に沿って切断した場合の縦断面図を示し、図２１（ｄ）、図２３（ｄ）、図２５（ｄ）、図２７（ｄ）及び図２９（ｄ）は、メモリセル領域６００をＣ−Ｃ線に沿って切断した場合の縦断面図を示す。
図１８（ａ）、図２０（ａ）、図２２（ａ）、図２４（ａ）、図２６（ａ）、図２８（ａ）、図３０（ａ）及び図３２（ａ）は、各工程別素子における周辺回路領域６１０を上方から視認した場合の平面図を示し、図１８（ｂ）、図２０（ｂ）、図２２（ｂ）、図２４（ｂ）、図２６（ｂ）、図２８（ｂ）、図３０（ｂ）及び図３２（ｂ）は、周辺回路領域６１０をＡ−Ａ線に沿って切断した場合の縦断面図を示す。
図１７（ａ）及び（ｂ）並びに図１８（ａ）及び（ｂ）に示すように、エピタキシャル成長技術によって、半導体基板６２０上に、除去予定層として、ゲルマニウム（Ｇｅ）濃度が例えば３０％であるシリコンゲルマニウム（ＳｉＧｅ）層６３０を例えば２５ｎｍ程度全面に形成する。
続いて、エピタキシャル成長技術によって、シリコンゲルマニウム層６３０上に、シリコン（Ｓｉ）層６４０を２０ｎｍ程度全面に形成した後、シリコン窒化（ＳｉＮ）膜６５０を全面に形成する。
リソグラフィ及びＲＩＥによって、シリコン窒化膜６５０にパターニングを行うことにより、メモリセル領域６００については、ビット線コンタクトプラグ形成領域６００Ｂと、素子分離絶縁膜形成領域のうちワード線ＷＬ方向において所定間隔毎に位置する素子分離絶縁膜形成領域（以下、これを支持部形成領域と呼ぶ）６００Ｃとに形成されたシリコン窒化膜６５０を除去し、周辺回路領域６１０については、当該周辺回路領域６１０に形成されたシリコン窒化膜６５０を除去する。
なお、支持部形成領域６００Ｃには、ビット線コンタクトプラグ形成領域６００Ｂと同様に、後にシリコンゲルマニウム層６３０上に形成されるシリコン層を支持するための支持部が形成される。続いて、全面に、例えばＣＶＤ酸化膜６５５を堆積し、ＲＩＥによって、当該ＣＶＤ酸化膜６５５をシリコン窒化膜６５０の側壁に残置させる。
図１９（ａ）及び（ｂ）並びに図２０（ａ）及び（ｂ）に示すように、シリコン窒化膜６５０及びＣＶＤ酸化膜６５５をマスクとして、シリコン層６４０及びシリコンゲルマニウム層６３０に順次エッチングを行うことにより、半導体基板６２０の表面を露出させる。
シリコン窒化膜６５０及びＣＶＤ酸化膜６５５を除去した後、エピタキシャル成長技術によって、半導体基板６２０及びシリコン層６４０上に、シリコン層６６０を例えば３０ｎｍ程度全面に形成する。
なお、その際、メモリセル領域６００のトランジスタ形成領域６００Ａのうち、支持部形成領域６００Ｃを除く領域については、シリコン層６４０をシードとして使用し、メモリセル領域６００のコンタクトプラグ形成領域６００Ｂ及び支持部形成領域６００Ｃ並びに周辺回路領域６１０については、半導体基板６２０をシードとして使用する。
図２１（ａ）乃至（ｄ）並びに図２２（ａ）及び（ｂ）に示すように、シリコン層６６０上に、例えばシリコン窒化膜からなるマスク材６７０を全面に堆積した後、リソグラフィ及びＲＩＥによって、マスク材６７０にパターニングを行うことにより、後に素子領域となる領域にマスク材６７０を残置させる。
図２３（ａ）乃至（ｄ）並びに図２４（ａ）及び（ｂ）に示すように、全面に、例えばＣＶＤ ＢＳＧ膜６７２を堆積した後、ＲＩＥによって、マスク材６７０の側壁にＣＶＤ ＢＳＧ膜６７２を残置させる。その際、周辺回路領域６１０に形成したマスク材６７０の側壁にもＣＶＤ ＢＳＧ膜６７２を残置させる。続いて、マスク材６７０及びＣＶＤ ＢＳＧ膜６７２上にフォトレジストを塗布し、露光及び現像を行うことにより、支持部形成領域６００Ｃに対応するパターンを有するレジストマスク６７４を形成する。
図２５（ａ）乃至（ｄ）並びに図２６（ａ）及び（ｂ）に示すように、レジストマスク６７４及びマスク材６７０をマスクとして、例えばＨＦ（フッ酸）蒸気によって、素子分離絶縁膜形成領域のうち支持部形成領域６００Ｃを除く素子分離絶縁膜形成領域６００Ｄに形成されているＣＶＤ ＢＳＧ膜６７２を除去する。
レジストマスク６７４及びマスク材６７０をマスクとして、シリコン層６６０及びシリコンゲルマニウム層６３０に順次エッチングを行うことにより、溝６８０を形成する。その際、溝６８０の内部表面にシリコンゲルマニウム層６３０の側面が露出する。
そして、半導体基板６２０を所定のエッチング溶液に浸漬することにより、ウエットエッチングによって、溝６８０の内部表面に露出したシリコンゲルマニウム層６３０にエッチングを行うことにより、これを除去する。なお、エッチング溶液は、例えば、ＳＨ(硫酸と過酸化水素の混合液)、ＴＭＹと過酸化水素の混合液、などが挙げられる。
これにより、シリコンゲルマニウム層６３０が形成されていた領域には、空洞６８５が形成される。この場合、シリコン層６６０のうち、ビット線コンタクトプラグ形成領域６００Ｂと支持部形成領域６００Ｃに形成されているシリコン層６６０は、トランジスタ形成領域６００Ａに形成されているシリコン層６６０を支持する支持部としての役割を果たす。
図２７（ａ）乃至（ｄ）並びに図２８（ａ）及び（ｂ）に示すように、半導体基板６２０及びシリコン層６６０の全面を酸化することにより、溝６８０の内部表面にシリコン酸化膜６８２を形成すると共に、空洞６８５をシリコン酸化膜からなる埋め込み絶縁膜６８４で埋め込む。このように、メモリセル領域６００のトランジスタ形成領域６００Ａに選択的にＳＯＩ構造を形成する。
図２９（ａ）乃至（ｄ）並びに図３０（ａ）及び（ｂ）に示すように、マスク材６７０をマスクとして、シリコン層６６０、シリコン酸化膜６８２及び半導体基板６２０に順次エッチングを行うことにより、素子分離溝６９０を形成する。なお、この場合、支持部形成領域６００Ｃを除く素子分離絶縁膜形成領域６００Ｄに形成された素子分離溝６９０は、支持部形成領域６００Ｃに形成された素子分離溝６９０より、溝６８０の深さ分だけ深くなるように形成される。次いで、ＣＶＤ法によって、素子分離溝６９０に例えばシリコン酸化膜を埋め込み、平坦化することにより、素子分離絶縁膜７００を形成した後、マスク材６７０を除去する。
図３１（ａ）及び（ｂ）並びに図３２（ａ）及び（ｂ）に示すように、メモリセル領域６００については、シリコン層６６０上にトンネル絶縁膜７１０を介して浮遊ゲート電極７２０を形成し、続いて浮遊ゲート電極７２０上に電極間絶縁膜７３０を介して制御ゲート電極７４０を形成する。その後、制御ゲート電極７４０上にシリサイド７５０を形成する。一方、周辺回路領域６１０については、シリコン層６６０上にゲート絶縁膜７６０を介してゲート電極７７０を形成した後、ゲート電極７７０上にシリサイド７８０を形成する。
これ以降、図示しないが、イオン注入法によって、ソース領域及びドレイン領域を形成し、さらにＣＶＤ法によって、シリコン層６６０の全面に層間絶縁膜を形成する。そして、ソース線コンタクトプラグ及びソース線を形成し、さらにビット線コンタクトプラグ及びビット線を順次形成することにより、ＮＡＮＤ型フラッシュメモリを製造する。
このように本実施の形態によれば、シリコン層６６０のうち、ビット線コンタクトプラグ形成領域６００Ｂに形成されているシリコン層６６０と、支持部形成領域６００Ｃに形成されているシリコン層６６０とが、トランジスタ形成領域６００Ａに形成されているシリコン層６６０を支持する支持部としての役割を果たす。
従って、第１の実施の形態と比較して、ウエットエッチングによってシリコンゲルマニウム層６３０を除去する場合における（図２５）、シリコン層６６０の機械的強度を向上させることができる。これにより、シリコンゲルマニウム層６３０を除去することによって形成された空洞６８５上に形成されているシリコン層６６０が崩れて、ダストが発生することを抑制することができ、従って歩留まりを向上させることができる。
また、本実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。すなわち、ＳＯＩ基板を用いることなく、通常の半導体基板６２０上のうち、メモリセル領域６００に選択的にＳＯＩ構造を形成することができ、これにより製造コストを抑えながら、メモリセル特性をも向上させることができる。
１０、３００、５００、５２０、５４０、５６０ メモリセル領域
２０ 周辺回路領域
３０、３２０ 半導体基板
４０、３９０、５１０、５３０ 埋め込み絶縁膜
５０ 半導体層
６０、５７０ フローティングボディ
７０ ビット線コンタクトプラグ
８０ ソース線コンタクトプラグ
９０、４１０ トンネル絶縁膜
１００、４２０ 浮遊ゲート電極
１１０、４３０ 電極間絶縁膜
１２０、４４０ 制御ゲート電極
１５０、５５０ ソース領域及びドレイン領域
３３０ シリコンゲルマニウム層
３４０、３６０ シリコン層
３８０ 素子分離溝
４００ 素子分離絶縁膜
ＭＣ メモリセルトランジスタ
ＳＴＤ、ＳＴＳ 選択トランジスタ
２０ 周辺回路領域
３０、３２０ 半導体基板
４０、３９０、５１０、５３０ 埋め込み絶縁膜
５０ 半導体層
６０、５７０ フローティングボディ
７０ ビット線コンタクトプラグ
８０ ソース線コンタクトプラグ
９０、４１０ トンネル絶縁膜
１００、４２０ 浮遊ゲート電極
１１０、４３０ 電極間絶縁膜
１２０、４４０ 制御ゲート電極
１５０、５５０ ソース領域及びドレイン領域
３３０ シリコンゲルマニウム層
３４０、３６０ シリコン層
３８０ 素子分離溝
４００ 素子分離絶縁膜
ＭＣ メモリセルトランジスタ
ＳＴＤ、ＳＴＳ 選択トランジスタ
Claims (5)
- 半導体基板と、
前記半導体基板上に形成された半導体層と、
トランジスタ形成領域において、前記半導体基板と前記半導体層の間に、選択的に形成された埋め込み絶縁膜と、
前記トランジスタ形成領域の半導体層に形成されたフローティングボディ領域と、
前記フローティングボディ領域を挟む拡散層と、
前記フローティングボディ領域上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された浮遊ゲート電極と、
前記浮遊ゲート電極上に形成された第2の絶縁膜上の制御電極と、
前記トランジスタ形成領域の端部にある前記拡散層に接続されたコンタクトプラグと
を備え、
前記トランジスタ形成領域の端部にある拡散層は、前記コンタクトプラグ下で前記半導体基板と接続していることを特徴とするNAND型半導体記憶装置。 - 前記トランジスタ形成領域の端部にある前記浮遊ゲート電極と前記制御電極とは短絡したことを特徴とする請求項１記載のNAND型半導体記憶装置。
- 前記トランジスタ形成領域の端部に形成された前記フローティングボディ領域は、前記半導体基板と接続することを特徴とする請求項１記載のNAND型半導体記憶装置。
- 前記埋め込み絶縁膜は、前記フローティングボディ領域の下に形成され、
前記拡散層は、それぞれ前記半導体基板に接続することを特徴とする請求項１記載のNAND型半導体記憶装置。 - 基板上に除去予定層を形成するステップと、
前記除去予定層の一部を除去するステップと、
前記除去予定層の一部を除去した後に、前記基板及び前記除去予定層上に半導体層を形成するステップと、
前記半導体層を貫通して前記除去予定層に到達する溝を形成するステップと、
前記溝を利用して前記除去予定層を除去するステップと、
前記除去予定層を除去してできた空洞に埋め込み絶縁膜を形成するステップと、
前記埋め込み絶縁膜を形成した領域上に第１の絶縁膜を形成するステップと、
前記第１の絶縁膜上に浮遊ゲート電極を形成するステップと、
前記浮遊ゲート電極上に第２の絶縁膜を形成するステップと、
前記第２の絶縁膜上に制御電極を形成するステップと、
前記浮遊ゲート電極を挟むように、前記半導体層内に拡散層を形成するステップと
を備えることを特徴とするNAND型半導体記憶装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007005807A JP2007221106A (ja) | 2006-01-19 | 2007-01-15 | Ｎａｎｄ型半導体記憶装置及びその製造方法 |
| US11/655,060 US7423313B2 (en) | 2006-01-19 | 2007-01-19 | NAND-type semiconductor storage device and method for manufacturing same |
| US12/222,143 US7732271B2 (en) | 2006-01-19 | 2008-08-04 | Method for manufacturing NAND-type semiconductor storage device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006011332 | 2006-01-19 | ||
| JP2007005807A JP2007221106A (ja) | 2006-01-19 | 2007-01-15 | Ｎａｎｄ型半導体記憶装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007221106A true JP2007221106A (ja) | 2007-08-30 |
Family
ID=38367489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007005807A Pending JP2007221106A (ja) | 2006-01-19 | 2007-01-15 | Ｎａｎｄ型半導体記憶装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7423313B2 (ja) |
| JP (1) | JP2007221106A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010114380A (ja) * | 2008-11-10 | 2010-05-20 | Toshiba Corp | 半導体装置 |
| JP2010118539A (ja) * | 2008-11-13 | 2010-05-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009099598A (ja) * | 2007-10-12 | 2009-05-07 | Toshiba Corp | 半導体装置及びその製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0396278A (ja) * | 1989-09-08 | 1991-04-22 | Fujitsu Ltd | Ｍｉｓ型電界効果トランジスタ及びその製造方法 |
| JPH05114563A (ja) * | 1991-10-23 | 1993-05-07 | Rohm Co Ltd | Ｓｏｉ構造の製造方法 |
| JPH06232375A (ja) * | 1993-01-29 | 1994-08-19 | Sharp Corp | 半導体記憶装置 |
| JPH09260617A (ja) * | 1996-03-26 | 1997-10-03 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JPH1041413A (ja) * | 1996-07-26 | 1998-02-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2005183987A (ja) * | 2003-12-19 | 2005-07-07 | Samsung Electronics Co Ltd | 非対称埋没絶縁膜を採択して二つの異なる動作を有する半導体素子及びその製造方法 |
| JP2006073939A (ja) * | 2004-09-06 | 2006-03-16 | Toshiba Corp | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3247801B2 (ja) * | 1993-07-27 | 2002-01-21 | 三菱電機株式会社 | Ｓｏｉ構造を有する半導体装置およびその製造方法 |
| JPH08222710A (ja) * | 1995-02-17 | 1996-08-30 | Mitsubishi Electric Corp | 半導体装置 |
| JP3959165B2 (ja) | 1997-11-27 | 2007-08-15 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2000174241A (ja) | 1998-12-10 | 2000-06-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2001044391A (ja) * | 1999-07-29 | 2001-02-16 | Fujitsu Ltd | 半導体記憶装置とその製造方法 |
| JP2002198525A (ja) * | 2000-12-27 | 2002-07-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7176041B2 (en) | 2003-07-01 | 2007-02-13 | Samsung Electronics Co., Ltd. | PAA-based etchant, methods of using same, and resultant structures |
-
2007
- 2007-01-15 JP JP2007005807A patent/JP2007221106A/ja active Pending
- 2007-01-19 US US11/655,060 patent/US7423313B2/en not_active Expired - Fee Related
-
2008
- 2008-08-04 US US12/222,143 patent/US7732271B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0396278A (ja) * | 1989-09-08 | 1991-04-22 | Fujitsu Ltd | Ｍｉｓ型電界効果トランジスタ及びその製造方法 |
| JPH05114563A (ja) * | 1991-10-23 | 1993-05-07 | Rohm Co Ltd | Ｓｏｉ構造の製造方法 |
| JPH06232375A (ja) * | 1993-01-29 | 1994-08-19 | Sharp Corp | 半導体記憶装置 |
| JPH09260617A (ja) * | 1996-03-26 | 1997-10-03 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JPH1041413A (ja) * | 1996-07-26 | 1998-02-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2005183987A (ja) * | 2003-12-19 | 2005-07-07 | Samsung Electronics Co Ltd | 非対称埋没絶縁膜を採択して二つの異なる動作を有する半導体素子及びその製造方法 |
| JP2006073939A (ja) * | 2004-09-06 | 2006-03-16 | Toshiba Corp | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010114380A (ja) * | 2008-11-10 | 2010-05-20 | Toshiba Corp | 半導体装置 |
| JP2010118539A (ja) * | 2008-11-13 | 2010-05-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8928062B2 (en) | 2008-11-13 | 2015-01-06 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080305588A1 (en) | 2008-12-11 |
| US20070187745A1 (en) | 2007-08-16 |
| US7423313B2 (en) | 2008-09-09 |
| US7732271B2 (en) | 2010-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4860022B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100945511B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP5105785B2 (ja) | 半導体素子の製造方法 | |
| JP2006303451A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2008288272A (ja) | 半導体装置 | |
| JP2007067391A (ja) | 一対のフィン型チャンネル領域に対応する単一のゲート電極を有する半導体素子の製造方法 | |
| JP5691074B2 (ja) | 半導体装置の製造方法 | |
| JP2006344809A (ja) | 半導体装置及びその製造方法 | |
| JP2008153355A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2008028357A (ja) | 半導体素子及びその製造方法 | |
| JP4250616B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| US10910387B2 (en) | Semiconductor devices | |
| JP2006054292A (ja) | 半導体装置およびその製造方法 | |
| JP4600834B2 (ja) | 半導体装置の製造方法 | |
| JP2007221106A (ja) | Ｎａｎｄ型半導体記憶装置及びその製造方法 | |
| JP2011066052A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20110186924A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2012033766A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2010109019A (ja) | 半導体装置およびその製造方法 | |
| JP2006032489A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2011100823A (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
| JP2008251812A (ja) | 半導体装置およびその製造方法 | |
| JP2008171863A (ja) | トレンチゲートの形成方法 | |
| TW200820383A (en) | Flash memory device and method of manufacturing the same | |
| JP4473651B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101109 |