JP5105785B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP5105785B2
JP5105785B2 JP2006188054A JP2006188054A JP5105785B2 JP 5105785 B2 JP5105785 B2 JP 5105785B2 JP 2006188054 A JP2006188054 A JP 2006188054A JP 2006188054 A JP2006188054 A JP 2006188054A JP 5105785 B2 JP5105785 B2 JP 5105785B2
Authority
JP
Japan
Prior art keywords
region
gate
forming
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006188054A
Other languages
English (en)
Other versions
JP2007201402A (ja
Inventor
殷星 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2007201402A publication Critical patent/JP2007201402A/ja
Application granted granted Critical
Publication of JP5105785B2 publication Critical patent/JP5105785B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J45/00—Devices for fastening or gripping kitchen utensils or crockery
    • A47J45/06—Handles for hollow-ware articles
    • A47J45/061—Saucepan, frying-pan handles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J36/00—Parts, details or accessories of cooking-vessels
    • A47J36/34—Supports for cooking-vessels
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J45/00—Devices for fastening or gripping kitchen utensils or crockery
    • A47J45/06—Handles for hollow-ware articles
    • A47J45/062—Bowl handles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Food Science & Technology (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は半導体素子の製造方法に関し、特にリセスゲート領域の素子分離構造上部にエピタキシャル層を形成し、ＳＯＩ（Silicon-On-Insulator）チャンネル構造の半導体素子を設計することによりチャンネル領域にイオン注入濃度を低減させ、素子のリフレッシュ、ｔＷＲ（Write Recovery Time）及びＬＴＲＡＳ（Long Time for Row Address Strobe）特性を改良することができる半導体素子の製造方法に関する。
図１１は、従来の技術に係る活性領域１、リセスゲート領域３及びゲート領域５を示す半導体素子のレイアウトである。
図１２〜図１７は、従来の技術に係る半導体素子の製造方法を示し、図１１のI−I’に沿う断面図である。
図１２に示されているように、パッド酸化膜１３とパッド窒化膜１５を備えた半導体基板１０に素子分離構造２０を形成する。
図１３に示されているように、パッド窒化膜１５を除去した後、全体表面にイオンを注入して半導体基板１０にウェル及びチャンネルイオン注入領域（図示省略）を形成する。次に、全体表面上部に平坦化されたポリシリコン層２５を形成する。
図１４に示されているように、リセスゲートマスク（図示省略）を食刻マスクにポリシリコン層２５とパッド酸化膜１３を食刻し、図１１のリセスゲート領域３を画成するポリシリコン層パターン２５ａとパッド酸化膜パターン１３ａを形成する。
図１５に示されているように、図１１のリセスゲート領域３の半導体基板１０を所定厚さに食刻してリセスゲート領域３５を形成する。このとき、リセスゲート領域３５の形成時にポリシリコン層パターン２５ａも同時に除去される。
図１６に示されているように、パッド酸化膜パターン１３ａを除去した後、露出した半導体基板１０上部にゲート絶縁膜６０を形成する。次に、リセスゲート領域３５を埋め込む平坦化されたゲート導電層６５を形成し、その上部にハードマスク層９０を形成する。ここで、ゲート導電層６５は下部ゲート導電層７０と上部ゲート導電層８０の積層構造で形成する。
図１７に示されているように、ゲートマスク（図示省略）を食刻マスクにハードマスク層９０とゲート導電層６５をパターニングしてゲート構造物９９を形成する。
前述の半導体素子の製造方法によれば、ゲートはチャンネル調節側面で効率が不良であり、バイアスレベルの変化に伴うボディ効果（Body effect）により素子の信頼性が低下するという問題点がある。
本発明は前記のような問題点を解決するためのものであり、特にリセスゲート領域の素子分離構造上部にエピタキシャル層を形成し、ＳＯＩチャンネル構造の半導体素子を設計することによりチャンネル領域にイオン注入濃度を低減させ、素子のリフレッシュ、ｔＷＲ及びＬＴＲＡＳ特性を改良することができる半導体素子の製造方法を提供することに目的がある。
請求項１記載の発明に係る半導体素子の製造方法は、
（ａ）パッド絶縁膜が備えられた半導体基板に活性領域を画成する素子分離構造を形成した後、全体表面上部にリセス領域を露出するハードマスク層パターンを形成する段階と、
（ｂ）前記ハードマスク層パターンを食刻マスクに前記リセス領域内に露出した素子分離構造を所定厚さに食刻して前記活性領域の側壁を露出するリセスゲート領域を形成する段階と、
（ｃ）前記ハードマスク層を除去した後、前記露出した活性領域の側壁をシード層（Seed layer）にして前記リセスゲート領域内にエピタキシャル層（Epitaxial layer）を形成する段階
と、
（ｄ）前記エピタキシャル層を所定厚さに選択的に食刻して前記リセスゲート領域内にＳＯＩ（Silicon-On-Insulator）チャンネル領域を形成する段階と、
（ｅ）前記パッド絶縁膜を除去して前記活性領域を露出する段階と、
（ｆ）前記ＳＯＩチャンネル領域を含む前記露出した活性領域上部にゲート絶縁膜を形成する段階と、
（ｇ）前記リセスゲート領域を埋め込むゲート導電層を形成した後、その上部にゲートハードマスク層を形成する段階と、
（ｈ）ゲートマスクを食刻マスクに前記ゲートハードマスク層及びゲート導電層をパターニングしてゲートを形成する段階と
を含むことを特徴としている。
請求項２記載の発明は、請求項１に記載の半導体素子の製造方法において、
前記活性領域は、ビットラインコンタクト領域または格納電極コンタクト領域に相当することを特徴としている。
請求項３記載の発明は、請求項１に記載の半導体素子の製造方法において、
前記リセスゲート領域は、ビットラインコンタクト領域からその両側に隣接した格納電極コンタクト領域まで延長された領域であることを特徴としている。
請求項４記載の発明は、請求項１に記載の半導体素子の製造方法において、
前記パッド絶縁膜は、パッド窒化膜とパッド酸化膜の積層構造でなることを特徴としちる。
請求項５記載の発明は、請求項１に記載の半導体素子の製造方法において、
前記ハードマスク層パターンは、窒化膜、ポリシリコン膜、非晶質炭素膜、ＳｉＯＮ膜及びこれらの組み合わせのうち選択されたいずれか一つで形成することを特徴としている。
請求項６記載の発明は、請求項１に記載の半導体素子の製造方法において、
前記エピタキシャル層の形成工程は、固体状エピタキシ法で行われることを特徴としている。
請求項７記載の発明は、請求項１に記載の半導体素子の製造方法において、
前記パッド絶縁膜の除去工程は、湿式または乾式食刻方法で行われることを特徴としている。
請求項８記載の発明は、請求項１に記載の半導体素子の製造方法において、
前記ＳＯＩチャンネル領域の厚さは５０〜２００Åであることを特徴としている。
本発明に係る半導体素子の製造方法は、素子分離構造上部にチャンネル領域を形成してＳＯＩ構造の半導体素子を設計することにより、チャンネル領域のドーピング濃度を低減させ、素子のリフレッシュ特性を改良することができる。さらに、ＳＯＩ構造であるためバックバイアス電圧によるボディ効果を改良することができ、ゲート制御能力を向上させることができるという利点がある。
以下では本発明の実施の形態を図を参照して詳しく説明する。
図１は、本発明の一つの実施の形態に係り素子分離構造１２０により画成される活性領域１０１、リセス領域１０３及びゲート領域１０５を示す半導体素子のレイアウトである。図１に示されているように、活性領域１０１はビットラインコンタクト領域１０７と格納電極コンタクト領域１０９に位置し、リセス領域１０３はビットラインコンタクト領域１０７からその両側に隣接した格納電極コンタクト領域１０９まで延長された領域であり、ゲート領域１０５は活性領域１０１等の間の素子分離構造１２０上部に形成される。
図２〜図１０は、本発明の一つの実施の形態に係る半導体素子の製造方法を示し、図１のII−II’に沿う断面図である。
図２及び図３に示されているように、半導体基板１１０上部にパッド酸化膜１１３、パッド窒化膜１１５及び感光膜（図示省略）を形成した後、図３の活性領域１０１を画成するマスクで感光膜を露光及び現像して感光膜パターン１１７を形成する。次に、感光膜パターン１１７を食刻マスクにパッド窒化膜１１５、パッド酸化膜１１３及び半導体基板１１０を所定厚さに食刻して図１の活性領域１０１を画成するトレンチ１１９を形成した後、感光膜パターンを除去する。以後、トレンチ１１９側壁にライナー酸化膜１３３を形成し、全体表面にライナー窒化膜１３７を形成する。
図４及び図５に示されているように、トレンチ１１９を埋め込む素子分離用酸化膜（図示省略）を形成した後、パッド窒化膜１１５を露出するまで素子分離用酸化膜を平坦化食刻して素子分離構造１２０を形成する。次に、全体表面上部にハードマスク層（図示省略）を形成し、その上部に感光膜（図示省略）を形成する。以後、図１のリセス領域１０３を画成するマスクで感光膜を露光及び現像して感光膜パターン（図示省略）を形成する。その次に、感光膜パターンを食刻マスクにハードマスク層を食刻してリセスゲート領域の素子分離構造１２０を露出するハードマスク層パターン１２５を形成した後、感光膜パターンを除去する。ここで、ハードマスク層は窒化膜、ポリシリコン膜、非晶質炭素（amorphous Carbon）膜、ＳｉＯＮ膜またはこれらの組み合わせで形成するのが好ましい。
図６及び図７に示されているように、ハードマスク層パターン１２５を食刻マスクに露出した素子分離構造１２０を所定厚さに食刻してリセスゲート領域１３５を形成した後、ハードマスク層パターン１２５を除去する。次に、パッド窒化膜１１５とリセスゲート領域１３５内に露出したライナー窒化膜１３７を除去する。以後、リセスゲート領域１３５内に露出したライナー酸化膜１３３を選択的に除去してリセスゲート領域１３５側壁に半導体基板１１０を露出する。ここで、パッド窒化膜１１５とライナー窒化膜１３７の除去工程は湿式または乾式食刻方法で行われるのが好ましい。さらに、リセスゲート領域１３５内に露出したライナー酸化膜１３３は異方性食刻方法で除去されるのが好ましい。
図８及び図９に示されているように、リセスゲート領域１３５内に露出した半導体基板１１０の側壁をシード層にしてエピタキシャル層１５０を形成する。次に、エピタキシャル層１５０を所定厚さに選択的に食刻してリセスゲート領域１３５内にＳＯＩチャンネル領域１５５を形成する。以後、パッド酸化膜１１３を除去して半導体基板１１０を露出する。ここで、エピタキシャル層１５０は固体状エピタキシ（Solid phase epitaxy）法で成長させる。さらに、ＳＯＩチャンネル領域１５５の厚さは５０〜２００Åであるのが好ましい。
図１０に示されているように、ＳＯＩチャンネル領域１５５を含む露出した半導体基板１１０にゲート絶縁膜１６０を形成した後、リセスゲート領域１３５を埋め込む平坦化された下部ゲート導電層（図示省略）を形成する。次に、下部ゲート導電層上部に上部ゲート導電層（図示省略）及びゲートハードマスク層（図示省略）を形成する。以後、図１のゲート領域１０５を画成するマスクでゲートハードマスク層、上部ゲート導電層、下部ゲート導電層を食刻してゲート電極１９７とゲートハードマスク層パターン１９５の積層構造でなるゲート構造物１９９を形成する。
以後の工程はゲート側壁絶縁膜の形成、Ｓ／Ｄ領域の形成、コンタクトプラグの形成、ビットラインコンタクト及びビットラインの形成、キャパシタコンタクト及びキャパシタの形成、金属配線コンタクト及び金属配線の形成のような一般的なトランジスタの製造工程を行って半導体素子を完成する。
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更等も、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
本発明の実施の形態に係る半導体素子のレイアウトである。 本発明の実施の形態に係る半導体素子の製造方法を示す断面図である。 本発明の実施の形態に係る半導体素子の製造方法を示す断面図である。 本発明の実施の形態に係る半導体素子の製造方法を示す断面図である。 本発明の実施の形態に係る半導体素子の製造方法を示す断面図である。 本発明の実施の形態に係る半導体素子の製造方法を示す断面図である。 本発明の実施の形態に係る半導体素子の製造方法を示す断面図である。 本発明の実施の形態に係る半導体素子の製造方法を示す断面図である。 本発明の実施の形態に係る半導体素子の製造方法を示す断面図である。 本発明の実施の形態に係る半導体素子の製造方法を示す断面図である。 従来の技術に係る半導体素子のレイアウトである。 従来の技術に係る半導体素子の製造工程を示す断面図である。 従来の技術に係る半導体素子の製造工程を示す断面図である。 従来の技術に係る半導体素子の製造工程を示す断面図である。 従来の技術に係る半導体素子の製造工程を示す断面図である。 従来の技術に係る半導体素子の製造工程を示す断面図である。 従来の技術に係る半導体素子の製造工程を示す断面図である。
符号の説明
１０１ 活性領域
１０３ リセス領域
１０５ ゲート領域
１０７ ビットラインコンタクト領域
１０９ 格納電極コンタクト領域
１１０ 半導体基板
１１３ パッド酸化膜
１１５ パッド窒化膜
１１７ 感光膜パターン
１１９ トレンチ
１２０ 素子分離構造
１２５ ハードマスク層パターン
１３３ ライナー酸化膜
１３５ リセスゲート領域
１３７ ライナー窒化膜
１５０ エピタキシャル層
１５５ ＳＯＩチャンネル領域
１６０ ゲート絶縁膜
１９５ ゲートハードマスク層パターン
１９７ ゲート電極
１９９ ゲート構造物

Claims (8)

  1. （ａ）パッド絶縁膜が備えられた半導体基板に活性領域を画成する素子分離構造を形成した後、全体表面上部にリセス領域を露出するハードマスク層パターンを形成する段階と、
    （ｂ）前記ハードマスク層パターンを食刻マスクに前記リセス領域内に露出した素子分離構造を所定厚さに食刻して前記活性領域の側壁を露出するリセスゲート領域を形成する段階と、
    （ｃ）前記ハードマスク層を除去した後、前記露出した活性領域の側壁をシード層にして前記リセスゲート領域内にエピタキシャル層を形成する段階と、
    （ｄ）前記エピタキシャル層を所定厚さに選択的に食刻して前記リセスゲート領域内にＳＯＩチャンネル領域を形成する段階と、
    （ｅ）前記パッド絶縁膜を除去して前記活性領域を露出する段階と、
    （ｆ）前記ＳＯＩチャンネル領域を含む前記露出した活性領域上部にゲート絶縁膜を形成する段階と、
    （ｇ）前記リセスゲート領域を埋め込むゲート導電層を形成した後、その上部にゲートハードマスク層を形成する段階と、
    （ｈ）ゲートマスクを食刻マスクに前記ゲートハードマスク層及びゲート導電層をパターニングしてゲートを形成する段階と
    を含むことを特徴とする半導体素子の製造方法。
  2. 前記活性領域は、ビットラインコンタクト領域または格納電極コンタクト領域に相当することを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記リセスゲート領域は、ビットラインコンタクト領域からその両側に隣接した格納電極コンタクト領域まで延長された領域であることを特徴とする請求項１に記載の半導体素子の製造方法。
  4. 前記パッド絶縁膜は、パッド窒化膜とパッド酸化膜の積層構造でなることを特徴とする請求項１に記載の半導体素子の製造方法。
  5. 前記ハードマスク層パターンは、窒化膜、ポリシリコン膜、非晶質炭素膜、ＳｉＯＮ膜及びこれらの組み合わせのうち選択されたいずれか一つで形成することを特徴とする請求項１に記載の半導体素子の製造方法。
  6. 前記エピタキシャル層の形成工程は、固体状エピタキシ法で行われることを特徴とする請求項１に記載の半導体素子の製造方法。
  7. 前記パッド絶縁膜の除去工程は、湿式または乾式食刻方法で行われることを特徴とする請求項１に記載の半導体素子の製造方法。
  8. 前記ＳＯＩチャンネル領域の厚さは５０〜２００Åであることを特徴とする請求項１に記載の半導体素子の製造方法。
JP2006188054A 2006-01-23 2006-07-07 半導体素子の製造方法 Expired - Fee Related JP5105785B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060006968A KR100673133B1 (ko) 2006-01-23 2006-01-23 반도체 소자의 제조 방법
KR10-2006-0006968 2006-01-23

Publications (2)

Publication Number Publication Date
JP2007201402A JP2007201402A (ja) 2007-08-09
JP5105785B2 true JP5105785B2 (ja) 2012-12-26

Family

ID=38014587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006188054A Expired - Fee Related JP5105785B2 (ja) 2006-01-23 2006-07-07 半導体素子の製造方法

Country Status (5)

Country Link
US (1) US7387941B2 (ja)
JP (1) JP5105785B2 (ja)
KR (1) KR100673133B1 (ja)
CN (1) CN100505215C (ja)
TW (1) TWI304247B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702315B1 (ko) * 2006-05-10 2007-03-30 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR100790296B1 (ko) * 2006-12-04 2008-01-02 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
KR100875730B1 (ko) * 2007-03-05 2008-12-24 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100919576B1 (ko) * 2007-10-17 2009-10-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101000472B1 (ko) * 2008-05-07 2010-12-14 주식회사 하이닉스반도체 Ｓｏｉ 소자 및 그의 제조방법
KR101035393B1 (ko) * 2008-11-06 2011-05-20 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
KR101150552B1 (ko) 2009-12-04 2012-06-01 에스케이하이닉스 주식회사 반도체 소자 및 그의 형성 방법
KR101610831B1 (ko) * 2010-02-09 2016-04-12 삼성전자주식회사 비트 라인 배선이 비트 라인 콘택 상에서 그 폭이 확장되고 그 레벨이 낮아지는 반도체 소자 및 그 제조방법
KR101095745B1 (ko) * 2010-04-07 2011-12-21 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8877582B2 (en) 2013-02-20 2014-11-04 Globalfoundries Inc. Methods of inducing a desired stress in the channel region of a transistor by performing ion implantation/anneal processes on the gate electrode
JP6629159B2 (ja) * 2016-09-16 2020-01-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20180049337A (ko) * 2016-10-31 2018-05-11 삼성전자주식회사 반도체 메모리 장치의 제조 방법
CN111640703A (zh) * 2019-07-02 2020-09-08 福建省晋华集成电路有限公司 半导体结构及其形成方法
US11069774B2 (en) * 2019-09-26 2021-07-20 Fujian Jinhua Integrated Circuit Co., Ltd. Shallow trench isolation structure and semiconductor device with the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200350A (ja) * 1989-12-27 1991-09-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5214603A (en) * 1991-08-05 1993-05-25 International Business Machines Corporation Folded bitline, ultra-high density dynamic random access memory having access transistors stacked above trench storage capacitors
JPH08316335A (ja) * 1995-05-18 1996-11-29 Sony Corp 半導体装置およびその製造方法
FR2746544B1 (fr) * 1996-03-20 1998-05-15 Commissariat Energie Atomique Substrat de type silicium sur isolant pour la fabrication de transistors et procede de preparation d'un tel substrat
US6093614A (en) * 1998-03-04 2000-07-25 Siemens Aktiengesellschaft Memory cell structure and fabrication
JP3884266B2 (ja) * 2001-02-19 2007-02-21 株式会社東芝 半導体メモリ装置及びその製造方法
KR100526852B1 (ko) * 2003-08-18 2005-11-08 주식회사 케이이씨 트랜지스터 및 그 제조 방법
KR20050043424A (ko) * 2003-11-06 2005-05-11 삼성전자주식회사 트랜지스터의 리세스 채널 형성 방법

Also Published As

Publication number Publication date
TWI304247B (en) 2008-12-11
US7387941B2 (en) 2008-06-17
US20070173005A1 (en) 2007-07-26
CN100505215C (zh) 2009-06-24
JP2007201402A (ja) 2007-08-09
KR100673133B1 (ko) 2007-01-22
TW200729393A (en) 2007-08-01
CN101009243A (zh) 2007-08-01

Similar Documents

Publication Publication Date Title
JP5105785B2 (ja) 半導体素子の製造方法
JP5052823B2 (ja) 半導体素子及びその製造方法
JP5163959B2 (ja) 電界効果トランジスタを形成する方法、およびトランジスタゲートアレイとゲートアレイ周辺回路を含む集積回路を形成する方法
US20060214212A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2006279009A (ja) 半導体素子の製造方法
JP2006339621A (ja) 半導体素子の製造方法
JP5027417B2 (ja) 半導体素子の製造方法
JP2010141107A (ja) 半導体装置及びその製造方法
JP2008028357A (ja) 半導体素子及びその製造方法
JP2007201395A (ja) 半導体素子の製造方法
JP2005322912A (ja) スプリットゲート型フラッシュメモリ素子及びその製造方法
JP2005150251A (ja) 半導体装置の製造方法および半導体装置
JP5000863B2 (ja) 半導体素子の製造方法
JP2007180478A (ja) フラッシュメモリ素子のレジスタ形成方法
JP2005322880A (ja) リセスチャネル領域を備えた半導体素子の製造方法
US20080048253A1 (en) Semiconductor device having a recess channel structure and method for manufacturing the same
JP2008098614A (ja) 半導体素子の製造方法
US7915113B2 (en) Semiconductor device and method for manufacturing the same
JP2007201409A (ja) 半導体素子及びその形成方法
JP2006032489A (ja) 不揮発性半導体記憶装置及びその製造方法
JP4634877B2 (ja) 半導体素子の製造方法
TWI296826B (en) Method for manufacturing semiconductor device
KR100745882B1 (ko) 반도체 소자 및 그의 제조 방법
US7682926B2 (en) Semiconductor device and method of fabricating the same
JP2007221106A (ja) Ｎａｎｄ型半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121002

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees