JP2013026336A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013026336A JP2013026336A JP2011158115A JP2011158115A JP2013026336A JP 2013026336 A JP2013026336 A JP 2013026336A JP 2011158115 A JP2011158115 A JP 2011158115A JP 2011158115 A JP2011158115 A JP 2011158115A JP 2013026336 A JP2013026336 A JP 2013026336A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- insulating film
- semiconductor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】半導体基板1上に埋込絶縁層2を介して形成される第1半導体層3と、前記第1半導体層3及び前記絶縁層2内に形成され、前記第1半導体層3に接する第2半導体層12と、前記第2半導体層12の上に形成されるゲート絶縁膜13と、前記ゲート絶縁膜13上に形成されるゲート電極14gと、前記ゲート電極14gの側壁に形成されるサイドウォール7とを有する。
【選択図】図1J
Description
有することを特徴とする半導体装置が提供される。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解される。
このため、第2半導体層のみ擬似的なバルク構造となるので、キャリアの移動度が従来よりも向上する。また、第2半導体層の材料も選択が可能になり、金属ゲートの組み合わせによりトランジスタの閾値制御が容易になる。また、第1半導体層内に形成されるソース/ドレインのエクステンション領域は、極薄体(UTB)そのものなので、浅い接合による短チャンネル効果の改善、接合容量の低減が可能になる。また、バックゲート電圧を印可するために半導体基板側の不純物濃度を極端に増やす必要がなくなる。
図1A〜図1Kは、第1実施形態に係る半導体装置の製造方法の一例を示す断面図である。
次に、図1Aに示す構造を形成するまでの工程を説明する。
まず、シリコン層3及び素子分離絶縁膜4の上に、例えば50nm〜150nmの厚さのポリシリコン膜5と厚さ約10nmのシリコン酸化膜6をCVD法により順に形成する。続いて、シリコン酸化膜6の上にフォトレジストを塗布し、これを露光、現像等することにより、ゲート電極及び配線形状を有するレジストパターン(不図示)を形成する。
まず、シリコン層3のp型エクステンション領域3s、3dの上に例えば10nm〜40nmの厚さの単結晶のp型シリコン層を選択的にエピタキシャル成長することにより、迫り上げ形状のp型ソース/ドレイン領域8s、8dを形成する。p型シリコン層は、例えば、シラン(SiH4)、塩素(Cl2)、フッ化ホウ素(BF3)を含むガスを使用し、気相成長法により形成される。
まず、ダミーゲート5g、シリコン酸化膜6、サイドウォール7、p型ソース/ドレイン領域8s、8d及びシリサイド層9s、9dの上に層間絶縁膜11を形成する。層間絶縁膜11の材料として、埋込絶縁層2である酸化層のエッチャントに対して実質的にエッチングされない絶縁材料、例えば炭化酸化シリコン(SiOC)膜をCVD法により形成する。続いて、ダミーゲート5gを研磨ストップ層として使用し、層間絶縁膜13とその下のシリコン酸化膜6をCMP法により研磨する。これにより、サイドウォール7を覆う状態でダミーゲート5gの上面を露出させるとともに、層間絶縁膜13の上面を平坦化する。
図2A〜図2Cは、第2実施形態に係る半導体装置の製造工程の一部を示す断面図である。
まず、本実施形態の半導体装置は、第1実施形態と同様に、図1A〜図1Fに示すように、SOI基板10上にダミーゲート5gを形成し、さらにダミーゲート5gの両側のシリコン層3内にp型エクステンション領域3s、3dを形成する。その後に、サイドウォール7、p型ソース/ドレイン領域8s、8d、シリサイド層9s、9d、層間絶縁膜11を形成する。
以上のような方法により形成されたpMOSトランジスタは、レトログレードウエル17により、ラッチアップ現象に対する耐性を向上させ、MOSトランジスタの狭チャネル効果の抑制やバックゲート電圧印加を行うことができる。
(付記1)半導体基板上に埋込絶縁層を介して形成される第1半導体層と、前記第1半導体層及び前記絶縁層内に形成され、前記第1半導体層に接する第2半導体層と、前記第2半導体層の上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極と、前記ゲート電極の側壁に形成されるサイドウォールと、を有することを特徴とする半導体装置。
(付記2)前記半導体基板のうち前記第2半導体層の下には、前記第2半導体層と同じ導電型のウエルが形成されている付記1に記載の半導体装置。
(付記3)前記第2半導体層は、シリコン系半導体層、化合物半導体層のいずれかである付記1乃至付記3のいずれか1つに記載の半導体装置。
(付記4)前記第2半導体層の両側に位置する前記第1半導体層内には、一導電型エクステンション領域が形成されていることを特徴とする付記1乃至付記3のいずれか1つに記載の半導体装置。
(付記5)前記一導電型エクステンション領域上には、一導電型ソース/ドレイン領域が形成され、前記一導電型ソース/ドレイン領域の上には前記サイドウォールを覆う絶縁膜が形成されている付記1乃至付記4のいずれか1つに記載の半導体装置。
(付記6)半導体基板上に埋込絶縁層を介して形成される第1半導体層の上にダミーゲートを形成する工程と、前記ダミーゲートをマスクに使用して前記第1半導体層内に不純物を導入する工程と、前記ダミーゲートの側壁にサイドウォールを形成する工程と、前記ダミーゲート及び前記サイドウォールの周囲に絶縁膜を形成する工程と、前記絶縁膜及び前記サイドウォールをマスクに使用して前記ダミーゲートをエッチングし、前記サイドウォールに囲まれる第1開口部を形成する工程と、前記第1開口部を通して前記第1半導体層及び前記埋込絶縁層をエッチングし、前記半導体基板に達する深さの第2開口部を形成する工程と、前記第1開口部、前記第2開口部を通して前記半導体基板上に第2半導体層を成長する工程と、前記第2半導体層の上にゲート絶縁膜とゲート電極を順に形成する工程と、を有することを特徴とする半導体装置の製造方法。
(付記7)前記ゲート絶縁膜を前記第1開口部内面と前記絶縁膜上面の上に形成する工程と、前記ゲート絶縁膜の上に導電膜を形成する工程と、前記導電膜及び前記ゲート絶縁膜を研磨することにより、前記絶縁膜の上面を露出し、前記第1開口部内の前記導電膜を前記ゲート電極として残す工程と、を有する付記6に記載の半導体装置の製造方法。
(付記8)前記ダミーゲートは、前記サイドウォール及び前記絶縁膜に対して選択的にエッチングできる材料から形成されていることを特徴とする付記6又は付記7に記載の半導体装置の製造方法。
(付記9)前記第2半導体層は、シリコン系半導体層、化合物半導体層のいずれかであることを有る付記6乃至付記8のいずれか1つに記載の半導体装置の製造方法。
(付記10)前記第2半導体層を形成する前に、前記第1開口部、第2開口部を通して前記半導体基板に不純物を導入する工程を有する付記6乃至付記9のいずれか1つに記載の半導体装置の製造方法。
2 埋込絶縁層
3 シリコン(半導体)層
3s、3d p型エクステンション領域
4 素子分離絶縁層
5g ダミーゲート
6 シリコン酸化膜
7 サイドウォール
8s、8d p型ソース/ドレイン領域
9s、9d シリサイド層
11 層間絶縁膜
12 半導体層
13 ゲート絶縁膜
14 金属膜(導電膜)
14g ゲート電極
Claims (5)
- 半導体基板上に埋込絶縁層を介して形成される第1半導体層と、
前記第1半導体層及び前記絶縁層内に形成され、前記第1半導体層に接する第2半導体層と、
前記第2半導体層の上に形成されるゲート絶縁膜と、
前記ゲート絶縁膜上に形成されるゲート電極と、
前記ゲート電極の側壁に形成されるサイドウォールと、
を有することを特徴とする半導体装置。 - 前記半導体基板のうち前記第2半導体層の下には、前記第2半導体層と同じ導電型のウエルが形成されている請求項1に記載の半導体装置。
- 半導体基板上に埋込絶縁層を介して形成される第1半導体層の上にダミーゲートを形成する工程と、
前記ダミーゲートをマスクに使用して前記第1半導体層内に不純物を導入する工程と、
前記ダミーゲートの側壁にサイドウォールを形成する工程と、
前記ダミーゲート及び前記サイドウォールの周囲に絶縁膜を形成する工程と、
前記絶縁膜及び前記サイドウォールをマスクに使用して前記ダミーゲートをエッチングし、前記サイドウォールに挟まれる領域に第1開口部を形成する工程と、
前記第1開口部を通して前記第1半導体層及び前記埋込絶縁層をエッチングし、前記半導体基板に達する深さの第2開口部を形成する工程と、
前記第1開口部、前記第2開口部を通して前記半導体基板上に第2半導体層を成長する工程と、
前記第2半導体層の上にゲート絶縁膜とゲート電極を順に形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記ゲート絶縁膜を前記第1開口部内面と前記絶縁膜上面の上に形成する工程と、
前記ゲート絶縁膜の上に導電膜を形成する工程と、
前記導電膜及び前記ゲート絶縁膜を研磨することにより、前記絶縁膜の上面を露出し、前記第1開口部内の前記導電膜を前記ゲート電極として残す工程と、
を有する請求項3に記載の半導体装置の製造方法。 - 前記第2半導体層を形成する前に、前記第1開口部、前記第2開口部を通して前記半導体基板内に不純物を導入する工程を有する請求項3又は請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011158115A JP5659978B2 (ja) | 2011-07-19 | 2011-07-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011158115A JP5659978B2 (ja) | 2011-07-19 | 2011-07-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013026336A true JP2013026336A (ja) | 2013-02-04 |
JP5659978B2 JP5659978B2 (ja) | 2015-01-28 |
Family
ID=47784353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011158115A Expired - Fee Related JP5659978B2 (ja) | 2011-07-19 | 2011-07-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5659978B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5010A (en) * | 1847-03-13 | Improvement in hemp-brakes | ||
JPH0974189A (ja) * | 1995-09-06 | 1997-03-18 | Sharp Corp | 半導体装置の製造方法 |
JP2000299458A (ja) * | 1999-04-13 | 2000-10-24 | Nec Corp | 電界効果トランジスタの製造方法 |
US6372563B1 (en) * | 1998-06-08 | 2002-04-16 | Advanced Micro Devices, Inc. | Self-aligned SOI device with body contact and NiSi2 gate |
JP2003031803A (ja) * | 2001-07-19 | 2003-01-31 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
JP2005183987A (ja) * | 2003-12-19 | 2005-07-07 | Samsung Electronics Co Ltd | 非対称埋没絶縁膜を採択して二つの異なる動作を有する半導体素子及びその製造方法 |
JP2007027231A (ja) * | 2005-07-13 | 2007-02-01 | Seiko Epson Corp | 半導体装置の製造方法及び、半導体装置 |
WO2011004474A1 (ja) * | 2009-07-08 | 2011-01-13 | 株式会社 東芝 | 半導体装置及びその製造方法 |
JP2011035126A (ja) * | 2009-07-31 | 2011-02-17 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
-
2011
- 2011-07-19 JP JP2011158115A patent/JP5659978B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5010A (en) * | 1847-03-13 | Improvement in hemp-brakes | ||
JPH0974189A (ja) * | 1995-09-06 | 1997-03-18 | Sharp Corp | 半導体装置の製造方法 |
US6372563B1 (en) * | 1998-06-08 | 2002-04-16 | Advanced Micro Devices, Inc. | Self-aligned SOI device with body contact and NiSi2 gate |
JP2000299458A (ja) * | 1999-04-13 | 2000-10-24 | Nec Corp | 電界効果トランジスタの製造方法 |
JP2003031803A (ja) * | 2001-07-19 | 2003-01-31 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
JP2005183987A (ja) * | 2003-12-19 | 2005-07-07 | Samsung Electronics Co Ltd | 非対称埋没絶縁膜を採択して二つの異なる動作を有する半導体素子及びその製造方法 |
JP2007027231A (ja) * | 2005-07-13 | 2007-02-01 | Seiko Epson Corp | 半導体装置の製造方法及び、半導体装置 |
WO2011004474A1 (ja) * | 2009-07-08 | 2011-01-13 | 株式会社 東芝 | 半導体装置及びその製造方法 |
JP2011035126A (ja) * | 2009-07-31 | 2011-02-17 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5659978B2 (ja) | 2015-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11430651B2 (en) | Nanosheet transistors with sharp junctions | |
JP4814304B2 (ja) | 集積回路およびその製造方法 | |
US10243060B2 (en) | Uniform low-k inner spacer module in gate-all-around (GAA) transistors | |
US9773892B2 (en) | Isolation structure of fin field effect transistor | |
US20190051564A1 (en) | Method of Making a FinFET Device | |
CN103311185B (zh) | 制造混合高k/金属栅堆叠件的方法 | |
US8759920B2 (en) | Semiconductor device and method of forming the same | |
CN113491014B (zh) | 具有通过鳍状桥接区耦合的垂直堆叠的纳米片的晶体管沟道 | |
US20130256799A1 (en) | Cmos finfet device and method of forming the same | |
TW201735265A (zh) | 半導體結構及其製造方法 | |
US9276117B1 (en) | Structure and method and FinFET device | |
US10790148B2 (en) | Method to increase effective gate height | |
US10199392B2 (en) | FinFET device having a partially dielectric isolated fin structure | |
US10249542B2 (en) | Self-aligned doping in source/drain regions for low contact resistance | |
CN110678986A (zh) | 垂直晶体管自对准触点工艺形成的嵌入式底部金属触点 | |
TW201711157A (zh) | 互連結構與其製造方法和應用其之半導體元件 | |
US9627411B2 (en) | Three-dimensional transistor and methods of manufacturing thereof | |
CN103515195A (zh) | 衬底电阻器及其制造方法 | |
JP5659978B2 (ja) | 半導体装置の製造方法 | |
US9515088B1 (en) | High density and modular CMOS logic based on 3D stacked, independent-gate, junctionless FinFETs | |
JP2014096441A (ja) | 半導体装置及びその製造方法 | |
US10896971B2 (en) | Vertical transistor with body contact fabrication | |
US20230086681A1 (en) | Top epitaxial layer and contact for vtfet | |
JP5185061B2 (ja) | Mis電界効果トランジスタ及び半導体基板の製造方法 | |
JP2018107230A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5659978 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |