JP2001160589A - トレンチ素子分離構造とこれを有する半導体素子及びトレンチ素子分離方法 - Google Patents

トレンチ素子分離構造とこれを有する半導体素子及びトレンチ素子分離方法

Info

Publication number
JP2001160589A
JP2001160589A JP2000312495A JP2000312495A JP2001160589A JP 2001160589 A JP2001160589 A JP 2001160589A JP 2000312495 A JP2000312495 A JP 2000312495A JP 2000312495 A JP2000312495 A JP 2000312495A JP 2001160589 A JP2001160589 A JP 2001160589A
Authority
JP
Japan
Prior art keywords
trench
semiconductor substrate
oxide film
liner
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000312495A
Other languages
English (en)
Other versions
JP4072308B2 (ja
Inventor
Taisho Boku
泰 緒 朴
Moon-Han Park
文 漢 朴
Keien Boku
▲けい▼ 媛 朴
Kanshin Ri
漢 信 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2001160589A publication Critical patent/JP2001160589A/ja
Application granted granted Critical
Publication of JP4072308B2 publication Critical patent/JP4072308B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 トレンチ上部エッジをラウンドし、この部分
での酸化量を増大させトランジスタのハンプ現象及び逆
方向の狭幅効果を改善したトレンチ素子分離構造とこの
ような構造を有する半導体素子及びトレンチ素子分離法
を提供する。 【解決手段】 本発明のトレンチ素子分離法は、半導体
基板の非活性領域にトレンチを形成する段階と、トレン
チ内壁に、１０〜１５０Åの厚さの内壁酸化膜を形成す
る段階と、内壁酸化膜上にライナーを形成する段階と、
トレンチを絶縁膜に埋め込む段階と、前記ライナーの上
端が半導体基板の表面よりさらにリセスされるようライ
ナーの一部を蝕刻する段階とを含んでなることを特徴と
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、トレンチ素子分離
構造とこれを有する半導体素子及びトレンチ素子分離方
法に係り、特にトレンチ上部コーナーをラウンド処理
し、この部分での酸化量を増大させトランジスタのハン
プ現象及び逆方向の狭幅現象を改善したトレンチ素子分
離構造とこのような構造を有する半導体素子及びトレン
チ素子分離方法に関する。
【０００２】
【従来の技術】半導体装置の素子間分離法は局部的酸化
法（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎｏｆ Ｓｉｌｉｃ
ｏｎ、以下、ＬＯＣＯＳと称す）とトレンチ素子分離法
とに大別される。
【０００３】このうち、ＬＯＣＯＳ法は工程が単純で、
広い部位の素子分離膜と狭い部位の素子分離膜を同時に
形成できるという長所を持つが、側面酸化によるバーズ
ビーク（ｂｉｒｄ'ｓ ｂｅａｋ）が形成され素子分離
領域の幅が広くなり、ソース／ドレイン領域の有効面積
を減少させる。さらに、フィールド酸化の膜形成時に酸
化膜の縁に熱膨張係数の差による応力が集中することに
より、シリコン基板に結晶欠陥が生じて漏洩電流が多く
なるという短所がある。
【０００４】従って、シリコン基板にトレンチを形成
し、その内部を酸化物などの絶縁物質で充填することに
より、同じ分離幅でも有効分離長さを長くして前記のＬ
ＯＣＯＳ法より小さな分離領域を具現できるトレンチ素
子分離技術が必須のこととして要求されている。
【０００５】トレンチを用いた素子分離技術のいろいろ
な工程のうちでも、トレンチのプロフィルをどのように
形成するかということは安定した特性の素子を実現する
ために非常に重要な事項である。すなわち、トレンチの
深さ、トレンチの角度、トレンチエッジの形などを適切
なものにしなければならない。特に、高集積半導体装置
にてシャロートレンチ素子分離（Ｓｈａｌｌｏｗ Ｔｒ
ｅｎｃｈ Ｉｓｏｌａｔｉｏｎ、以ＳＴＩと称す）法を
利用する場合には、トレンチのエッジ部分がどんなプロ
ファイルを有するかにより素子の電気的特性が決定され
るといっても言い過ぎではない。
【０００６】図１は従来のＳＴＩ素子分離法にてあらわ
れる問題点を説明するための断面図であり、参照符号
「１」は半導体基板を、「３」はＳＴＩ領域に埋め込ま
れた素子分離膜を、「５」はゲート酸化膜を、そして
「７」はゲート電極を各々示す。
【０００７】図１に示したように、トレンチのエッジ部
分がほとんど９０゜に近い鋭い角度で形成される場合に
次のような問題点が生じる。第一に、ゲート形成工程に
てゲート導電層がトレンチの上部コーナー部位を覆いつ
つ通り過ぎることにより、トレンチコーナーに強い電界
が集中し図２に示したように、トランジスタが２回ター
ンオンされるハンプ現象及び逆方向の狭幅効果を誘発
し、トランジスタの性能が劣化する。
【０００８】図３はＳＴＩ構造にてあらわれる逆方向の
狭幅効果を図示したグラフである。この逆狭幅効果とい
うのはグラフに示したように、トランジスタのチャンネ
ル幅が減少するにつれてスレショルド電圧が減少する現
象を示し、図面にて参照符号「Ｘ」はハンプ現状の発生
前に観測された結果を、「Ｙ」はハンプ発生後に観測さ
れた結果を各々示す。
【０００９】トレンチのエッジ部分が９０゜に近い鋭い
角度で形成される場合にあらわれる問題点中の第二は、
トレンチエッジ部分でゲート酸化膜が薄く形成されたり
この部位のゲート酸化膜に電界が集中し、ゲート酸化膜
の絶縁破壊が生じるなど素子の信頼性が低下することで
ある。
【００１０】前記の問題を解決するために色々な方法が
提案されたが、その例が米国特許第５，８６１，１０４
号及び５，７６３，３１５号に開示されている。
【００１１】前記の米国特許第５，８６１，１０４号で
はトレンチを蝕刻する方法を改善し、トレンチの上端コ
ーナーがラウンドされるようにする方法を記述してお
り、第５、７６３、３１５号では湿式蝕刻などの方法に
より結晶方向が（１００）の半導体基板に酸化率が高い
（１１１）面を形成させることによりトレンチの上端部
がラウンドされるようにして、この部分に形成されるゲ
ート酸化膜を厚くし、トランジスタ及びゲート酸化膜の
信頼性低下を防止する方法を記述している。
【００１２】本発明はトレンチの上端部をラウンドする
とともに、トレンチの上端部に結晶方向が（１１１）の
面を形成し、この部分に形成されるゲート酸化膜を厚く
し、結果的にトランジスタの特性を大きく向上させる構
造及び製造方法を提示するものである。
【００１３】
【発明が解決しようとする課題】本発明の技術的課題
は、トレンチの上端部がラウンドされるようにすると同
時にトレンチ上部エッジでのゲート酸化膜を厚くし、ト
ランジスタ及びゲート絶縁膜の信頼性が向上できるトレ
ンチ素子分離構造を提供することである。
【００１４】本発明の他の技術的課題は、改善された構
造の素子分離構造を持つことによりハンプ現象及び逆方
向の狭幅効果が防止できる半導体素子を提供することで
ある。
【００１５】本発明のさらに他の技術的課題は、トレン
チ上部エッジがラウンドされるようにすると同時に、ト
レンチ上部エッジでのゲート酸化膜を厚くできるトレン
チ素子分離方法を提供することである。
【００１６】
【課題を解決するための手段】前記課題を解決するため
の本発明によるトレンチ素子分離構造は、半導体基板の
非活性領域に形成され、その上部エッジがラウンドされ
たトレンチと、前記トレンチ内壁に形成された内壁酸化
膜と、前記内壁酸化膜の表面上に形成され、その上端部
が前記半導体基板の表面より低くリセスされたライナー
と、前記内壁酸化膜及びライナーが形成された前記トレ
ンチを埋め込む絶縁膜とを具備する。
【００１７】前記内壁酸化膜は１０〜１５０Åの厚さを
持ち、前記ライナーの上端は前記半導体基板の表面より
１〜５００Åほど低くリセスされるようにすることがト
レンチ上端エッジを良好にラウンドするという点から望
ましい。
【００１８】前記他の課題を解決するための本発明によ
るトレンチ素子分離構造を有する半導体素子は、半導体
基板の非活性領域に形成され、その上部エッジがラウン
ドされたトレンチと、前記トレンチ内壁に形成された内
壁酸化膜と、前記内壁酸化膜の表面上に形成され、その
上端部が前記半導体基板の表面より低くリセスされたラ
イナーと、前記内壁酸化膜及びライナーが形成された前
記トレンチを埋め込む絶縁膜と、前記トレンチ外側の前
記半導体基板の活性領域上に形成され、その中心部より
エッジ部がより厚いゲート絶縁膜と、前記ゲート絶縁膜
上に形成されたゲート電極とを具備する。
【００１９】望ましくは、前記トレンチ外側の半導体基
板の表面は（１００）面を持ち、前記トレンチ上端部の
ラウンドされた半導体基板の表面は（１１１）面を持
つ。
【００２０】前記のさらに他の課題を解決するための本
発明によるトレンチ素子分離方法は、半導体基板の非活
性領域にトレンチを形成する段階と、前記トレンチ内壁
に内壁酸化膜を形成する段階と、前記内壁酸化膜上にシ
リコン窒化物ライナーを形成する段階と、前記トレンチ
を絶縁膜に埋め込む段階と、前記ライナーの上端が前記
半導体基板の表面より低くリセスされるよう前記ライナ
ーの一部を蝕刻する段階とを含む。
【００２１】前記トレンチを形成する段階は、前記半導
体基板上にパッド酸化膜を形成する段階と、前記パッド
酸化膜上にパッド窒化膜を形成する段階と、写真蝕刻工
程を利用し、前記トレンチが形成される領域を限定する
蝕刻マスクパターンを形成する段階と、前記蝕刻マスク
パターンを利用し、前記半導体基板の一部を蝕刻してト
レンチを形成する段階とを含み、前記トレンチを絶縁膜
に埋め込む段階は、前記内壁酸化膜及びライナーが形成
された結果物上に絶縁膜を蒸着する段階及び前記絶縁膜
の表面を平坦化する段階を含む。
【００２２】前記絶縁膜の表面を平坦化する段階は、前
記パッド窒化膜を蝕刻終了層として使用し、化学的物理
的研磨工程またはエッチバック工程により行われること
ができ、前記絶縁膜の表面を平坦化する段階後に、前記
半導体基板の活性領域に残存するパッド窒化膜を除去す
る段階をさらに具備する。
【００２３】前記パッド窒化膜を除去する段階後に、前
記ライナーの上端が前記半導体基板の表面より低くリセ
スされるよう前記ライナーの一部を蝕刻する段階を湿式
食刻工程により連続的に行う。
【００２４】前記パッド窒化膜及び前記ライナーの一部
を蝕刻する段階後に、前記パッド酸化膜を除去する段階
をさらに具備し、前記半導体基板の表面を酸化させる段
階をさらに具備できる。
【００２５】本発明によれば、トレンチ内壁に形成する
内壁酸化膜の厚さを一定水準に制限し、ライナーの上端
が半導体基板の表面よりリセスされたデント（ｄｅｎ
ｔ）を形成することにより、後続するゲート酸化膜のた
めの酸化工程にてトレンチ上部エッジでの酸化量を大き
く増加できるようになる。すなわち、トレンチ上部エッ
ジをあらかじめわざわざラウンド処理しなくても後続す
るゲート酸化膜のための酸化工程時にトレンチ上部エッ
ジの半導体基板の酸化量が増加し、結果的にトレンチ上
部エッジがラウンドされるようになり、このようなエッ
ジでのゲート酸化膜の厚さがトレンチ外側の半導体基板
の活性領域の中心でのゲート酸化膜の厚さより厚くな
る。従って、トレンチ上部エッジでの電界集中により生
じるハンプ現象及び逆方向の狭幅効果を抑制でき、ゲー
ト絶縁膜の信頼性を向上させうる。
【００２６】
【発明の実施の形態】以下、添付された図面を参照し本
発明をより一層詳細に説明する。
【００２７】次に、説明する実施例は色々な他の形態に
変形でき、本発明の範囲が次に詳述される実施例に限定
されるものではない。本発明の実施例は当業界で平均的
な知識を持った者に本発明をより完全に説明するために
提供されるものである。本発明の実施例を説明する図面
において、いかなる層や領域の厚さでも明細書の明確性
のために誇張されたものであり、また図面上の同じ符号
は同じ要素を指す。さらに、ある層が他の層あるいは基
板の「上部」にあると記載された場合、前記のある層が
前記の他の層あるいは基板の上部に直接存在することも
あり、その間に第３の層が介在することもある。
【００２８】図４は本発明の１実施例による半導体素子
を図示した断面図であり、トレンチ上部エッジがラウン
ドされた素子分離構造を有する半導体素子が図示されて
いる。
【００２９】図４を参照すると、半導体基板４０の素子
分離領域の非活性領域に、その上部エッジが半導体素子
の形成される活性領域の方向にラウンドされたトレンチ
が形成されており、前記トレンチ内壁には内壁酸化膜４
８とライナー５０が順序通りに形成されている。前記内
壁酸化膜４８は湿式または乾式熱酸化法により形成さ
れ、その厚さは１０〜１５０Åほどに薄く形成されてい
る。そして、前記ライナー５０は低圧化学気相蒸着法に
よる窒化膜、特にシリコン窒化膜でなされ、その厚さは
２０〜２００Åほどである。特に、前記ライナー５０は
トレンチ外側の半導体基板４０の表面より低くリセスさ
れているので、トレンチ上端より１〜５００Åほどリセ
スされることが望ましい。
【００３０】前記内壁酸化膜及びライナーが形成された
トレンチの内部は化学気相蒸着の酸化膜のような絶縁膜
５２が完全に埋め込まれており、その絶縁膜の表面は平
坦化されている。
【００３１】前記半導体基板４０の活性領域には、ゲー
ト絶縁膜としてゲート酸化膜５４とゲート電極５６が形
成されている。特に、前記ゲート酸化膜５４は中心部よ
り縁部、すなわちトレンチの上部エッジに厚く形成され
ている。
【００３２】このような構造の本発明による半導体素子
によれば、トレンチの上部エッジがラウンドされ、さら
にこの部分にゲート酸化膜が活性領域側より厚く形成さ
れるので、ゲート酸化膜の縁部に電界が集中することに
より生じるハンプ現象及び逆方向の狭幅現象を抑制で
き、ゲート絶縁膜の信頼性を向上させうる。
【００３３】図５Ａないし図６Ｆは本発明の望ましい実
施例によるトレンチエッジがラウンドされた素子分離構
造を有する半導体素子の製造方法を説明するために工程
順序により図示した断面図である。
【００３４】図５Ａを参照すると、半導体基板４０上に
１００Åほどの厚さの熱酸化膜を成長させ、基板のスト
レスを緩和させ保護するためのパッド酸化膜４２を形成
する。このパッド酸化膜４２上に、後続のトレンチ形成
のための基板蝕刻時、またはトレンチ埋込み物質に対す
る平坦化工程時に蝕刻マスクに使われる膜として、前記
半導体基板４０との蝕刻選択比に優れた物質、例えばシ
リコン窒化膜を低圧化学気相蒸着法により１５００Åほ
どの厚さに蒸着してパッド窒化膜４４を形成する。
【００３５】次に、写真工程を利用し、前記パッド窒化
膜４４上にトレンチが形成される非活性領域を露出させ
る様相のフォトレジストパターン４６を形成する。この
フォトレジストパターン４６を蝕刻マスクとして使用
し、前記パッド窒化膜４４とパッド酸化膜４２を異方性
蝕刻することにより非活性領域の半導体基板４０が露出
されるようにする。この時、前記フォトレジストパター
ン４６により前記パッド窒化膜４４だけを異方性蝕刻し
蝕刻マスクパターンを形成することもできる。
【００３６】図５Ｂを参照すると、フォトレジストパタ
ーン４６を除去した後に、パッド窒化膜４４とパッド酸
化膜４２を蝕刻マスクパターンとして使用し、露出され
た半導体基板４０を２０００〜１００００Åほど異方性
蝕刻しトレンチ４７を形成する。この時、前記フォトレ
ジストパターン４６を除去していない状態でフォトレジ
ストパターン４６を蝕刻マスクパターンとして使用して
トレンチ４７の形成もできる。一方、本発明によれば後
続工程にてトレンチの上部エッジがラウンドされるため
に、この段階ではトレンチの上部エッジをラウンド処理
する別の工程を実施せずにほとんど垂直に近くトレンチ
３７を形成してもよい。
【００３７】図５Ｃを参照すると、トレンチ４７が形成
された半導体基板４０に対して所定の熱酸化工程を実施
し、前記トレンチ４７の内壁に内壁酸化膜４８を形成す
る。前記内壁酸化膜４８は１０〜１５０Åほどの厚さ、
望ましくは１０〜５０Åほどの厚さに形成するのである
が、このように内壁酸化膜を薄く形成する理由について
は後述する。さらに、前記内壁酸化膜４８は湿式酸化ま
たは乾式酸化の熱酸化法により形成できるのであるが、
厚さの調節が容易で均一度が高い乾式酸化法を使用し形
成することが望ましい。
【００３８】次いで、内壁酸化膜４８が形成された結果
物の全面に、低圧化学気相蒸着法により窒化膜、例えば
シリコン窒化膜を蒸着してライナー５０を形成する。こ
のライナー５０は２０〜２００Åほどの厚さに形成でき
るのであるが、ライナーがあまり薄い場合は後続の酸化
工程により容易に破壊されることもあり、あまり厚い場
合はトレンチの縦横比が大きくなり、絶縁膜にトレンチ
内部を埋め込む時にボイド（ｖｏｉｄ）が形成されるな
ど完壁なトレンチ埋め込みが困難になりうる。
【００３９】図６Ｄを参照すると、窒化膜ライナー５０
が形成された結果物上に絶縁物質、例えば化学気相蒸着
法を使用しトレンチを埋め込むのに充分なほどの厚さ、
例えば１００００Å以下の厚さに酸化膜５２を蒸着す
る。前記化学気相蒸着酸化膜５２にトレンチを埋め込ん
だ後、埋め込まれた化学気相蒸着酸化膜の緻密化のため
に高温で熱処理工程を実施することが望ましい。
【００４０】トレンチに埋め込まれた化学気相蒸着酸化
膜５２に対する緻密化工程は、化学気相蒸着酸化膜５２
の蝕刻率があまり大きいために、後続する化学気相蒸着
酸化膜５２の平坦化工程にて化学的機械的研磨の速度が
速いだけでなく、パッド酸化膜４２の湿式蝕刻または蝕
刻液を用いた洗浄工程にて容易に消耗されることを改善
するためのものである。前記化学気相蒸着酸化膜５２の
緻密化工程は窒素ガス（Ｎ2）雰囲気で１０００℃以上
の温度で進行したり、湿式酸化処理をするにおいて、窒
化膜ライナー５０が形成されているために半導体基板４
０の酸化は生じない。
【００４１】次いで、化学気相蒸着酸化膜５２に対して
平坦化工程、例えばエッチバック、化学的機械的研磨あ
るいはエッチバックと化学的機械的研磨工程を共に使用
して表面を平坦化する。例えば、化学的機械的研磨工程
を利用する場合、活性領域に形成されたパッド窒化膜４
４を蝕刻終了層として使用するのであるが、残留するパ
ッド窒化膜４４の厚さが中間ほどに進行した時に化学的
機械的研磨が終了するようにすることが望ましい。
【００４２】図６Ｅを参照すると、燐酸溶液を使用して
活性領域に残留するパッド窒化膜４４を除去する。この
時、窒化膜ライナー５０も一部蝕刻できるよう過度蝕刻
を実施し、図示したように、半導体基板４０の表面より
窒化膜ライナー５０の上端が１〜５００Åほど低くリセ
スされた、いわゆるデントが形成されるようにする。デ
ントを形成した状態の部分拡大図が図７に図示されてい
る。このように窒化膜ライナー５０の上部にデントを形
成する場合、トレンチ上部エッジでの半導体基板の酸化
が非常に進むのであるが、その理由についても後述す
る。
【００４３】デントがあまりはなはだしく形成されれ
ば、トレンチ上端があたかもオープンしたかのようにな
り、酸化時にトレンチ上部エッジが尖ってしまう現象が
あり、後続工程にてＭＯＳトランジスタを形成する時、
ゲート用導電物質がパタニング後にもトレンチ上部エッ
ジに残っているようになり、ブリッジを起こすことがあ
る。従って、通常用いられるゲート酸化膜の厚さが１０
０Å以下の素子では、半導体基板４０の表面より５００
Å以下にリセスされたデントを持つようにすることが望
ましい。
【００４４】次いで、希釈されたフッ酸（ＨＦ）溶液を
使用し、活性領域に残留するパッド酸化膜４２を除去す
る。
【００４５】図６Ｆを参照すると、デントが形成された
図６Ｅの結果物に対して熱酸化工程を実施しゲート酸化
膜５４を形成すれば、図示したようにトレンチ上部エッ
ジでの酸化が進み、他の部位に比べてゲート酸化膜５４
が厚く形成され、これによりトレンチ上部エッジがラウ
ンドされた様相になる。次いで、前記ゲート酸化膜５４
上に導電物質、例えば不純物がドープされたポリシリコ
ン膜、またはドープされたポリシリコンとシリサイドの
積層膜を形成した次に、写真食刻工程でパターニングす
ることによりゲート電極５６を形成する。
【００４６】前述の本発明の実施例において、トレンチ
上部エッジで酸化が進み、この部門のゲート酸化膜５４
が半導体基板４０の活性領域の中心部より厚くなった原
因は大きく次の三つに要約できる。
【００４７】トレンチ内壁に形成されている窒化膜ラ
イナー５０の引張り変形力のためであると言える。トレ
ンチの側壁を示す部分拡大図の図８を参照して詳細に説
明する。図８にて参照番号「４０」は半導体基板を示
し、「５０」は窒化膜ライナーを示す。参考として、説
明を容易にするためにトレンチ内壁に形成される内壁酸
化膜を省略した。
【００４８】低圧化学気相蒸着法により蒸着されたシリ
コン窒化膜ライナー５０は半導体基板４０の表面近辺の
活性領域（「Ｂ」）に引張り変形力を引き起こさせる。
すなわち、低圧化学気相蒸着法によるシリコン窒化膜は
シリコン基板に比べて熱膨張係数が大きいために酸化工
程などの高温工程でシリコン単結晶でなされた半導体基
板４０より体積がより膨脹する。従って、シリコン窒化
膜ライナー５０には引張り変形力が生じ、反対にシリコ
ン窒化膜ライナー５０と接触しているトレンチ側壁の半
導体基板（参照符号「Ａ」）には圧縮変形力が生じる。
これと共に活性領域表面側の半導体基板（参照符号
「Ｂ」）には引張り変形力が引き起こされる。このよう
に引張り変形力が加えられた状態では半導体基板４０の
結晶格子間の距離が大きい状態なので酸化が速く生じ
る。
【００４９】従って、シリコン窒化膜ライナー５０を形
成してトレンチ上部エッジの酸化量を極大化しつつラウ
ンドされるようにするなら、シリコン窒化膜ライナー５
０とトレンチ側壁間に形成される内壁酸化膜の厚さがで
きる限り薄いほど良いのであるが、１０〜１５０Åほど
が望ましい。
【００５０】シリコン窒化膜ライナー５０にデントが
形成されたためであると言える。図７に示したように、
デントにより露出されたトレンチ上端エッジの半導体基
板４０が酸化されつつだんだんと傾斜面を形成するので
あるが、このような傾斜面は（１１１）面を持ち、活性
領域の半導体基板４０の表面は（１００）面を持つ。シ
リコン結晶の格子間間隔は（１１１）方向である時最も
大きいために、結晶格子の間の結合力が弱い。従って、
酸化工程時に各格子点に位置するシリコン原子間の結合
が容易に途切れて酸化が最も早く生じる。
【００５１】シリコン窒化膜ライナー５０が酸化の遮
断膜として作用するためであると言える。ライナー５０
がない場合、ゲート酸化膜（図６Ｆの５４）形成時、酸
素原子がトレンチに埋め込まれた化学気相蒸着酸化膜４
８を貫き、トレンチ側壁の半導体基板４０に拡散してト
レンチ側壁でも酸化が同時に生じる。これによる体積膨
脹により半導体基板４０の上部エッジにむしろ圧縮変形
力が作用するようになり、従って酸化が抑制される。し
かし、本発明ではライナー５０の存在によりライナー５
０が形成された部分のトレンチ側面への酸化が抑制され
るが、ライナー５０がリセスされたトレンチ上部エッジ
ではむしろこのような酸化抑制要因がなくなるために酸
化が容易に生じるようになる。
【００５２】図９ないし図１１はトレンチ内の内壁に形
成された内壁酸化膜の厚さによるトレンチ上部エッジで
のゲート酸化膜の厚さ及びラウンディングの程度を知る
ために観測した走査電子顕微鏡の写真を図示したもので
ある。前記内壁酸化膜は各々２４０Å、１１０Å、２０
Åの厚さであり、ライナーは同じ厚さに各々形成して、
ゲート酸化膜を７５Å成長させた。
【００５３】図９を参照すると、トレンチのコーナーが
ラウンディングされることもなく、ゲート酸化膜も厚く
ならなかったことが分かる。その原因は次の通り説明で
きるであろう。第一に、引張り変形力を有するライナー
が圧縮変形力を有するトレンチ側壁から厚い内壁酸化膜
により遠く離れているため、半導体基板上端に引張り変
形力を引き起こせなかったためである。第二に、トレン
チ上端部では厚く成長した内壁酸化膜上にライナーが形
成されているために、燐酸溶液によるパッド窒化膜蝕刻
が進行しても、下の方向へのデントが形成されない。従
って、ゲート酸化膜を形成するための酸化が進行しても
半導体基板の上部エッジに（１１１）面を有する傾斜面
が形成されないためである。第三に、厚い内壁酸化膜を
通じて広がる酸素原子が多く、トレンチの側壁酸化が非
常に進行するためにトレンチの側壁酸化により半導体基
板の上部エッジでは圧縮引張り力が作用して酸化量が増
加できないためである。
【００５４】図１０はトレンチ内の内壁酸化膜を１１０
Å形成し、ライナーを形成した後で望ましい程度のデン
トを形成した場合の走査電子顕微鏡の写真を図示したも
のであり、トレンチ上端コーナーがラウンドされた様相
を見ることができる。
【００５５】図１１はトレンチ内の内壁酸化膜を２０Å
に形成し、トレンチ側面への酸化を極端に制限し、ライ
ナーの引張り変形力の影響を極大化させた場合の走査電
子顕微鏡の写真を図示したものである。トレンチ上部エ
ッジがラウンドされ、この部分でのゲート酸化膜の厚さ
が１７０Åほどで、活性領域の表面部位に比べてはるか
に厚く形成したことが分かる。
【００５６】
【発明の効果】以上、本発明をその実施例をあげ詳細に
説明したが、本発明の範囲内で多くの変形が可能であ
る。
【００５７】前述の本発明によれば、トレンチ内壁に形
成する内壁酸化膜の厚さを一定水準に制限し、ライナー
を形成すれば、後続工程にてゲート酸化膜形成時にトレ
ンチ上端エッジでの酸化量を大きく増加させることがで
きる。従って、トレンチ上部エッジでの電界集中による
ハンプ現象及び逆方向の狭幅現象を抑制でき、ゲート絶
縁膜の信頼性を向上させうる。さらに、前記内壁酸化膜
上に形成されるライナーを半導体基板の表面よりリセス
されたデントを形成すれば、周辺のゲート酸化膜形成時
にトレンチ上部エッジの半導体基板の結晶状態を（１１
１）面にし、酸化量をより一層増加させることができ
る。
【図面の簡単な説明】
【図１】従来のＳＴＩ法にてあらわれる問題点を説明す
るための断面図である。
【図２】従来のＳＴＩ法により製造された半導体素子に
あらわれるハンプ現象を説明するためのグラフである。
【図３】ＳＴＩ構造にてあらわれる逆方向の狭幅効果を
図示したグラフである。
【図４】本発明の１実施例による半導体素子を図示した
断面図である。
【図５】図５Ａないし図５Ｃは本発明の望ましい実施例
によるトレンチ上部エッジがラウンドされた素子分離構
造を有する半導体素子の製造方法を説明するために工程
順序に従い図示した断面図である。
【図６】図６Ｄないし図６Ｆは本発明の望ましい実施例
によるトレンチ上部エッジがラウンドされた素子分離構
造を有する半導体素子の製造方法を説明するために工程
順序に従い図示した断面図である。
【図７】トレンチ上端の窒化膜ライナーにデントが形成
されたことを示す部分拡大断面図である。
【図８】トレンチ内壁の窒化膜ライナーの引張り変形力
によりトレンチ上端での酸化量が増加することを説明す
るための部分拡大図である。
【図９】トレンチ内壁酸化膜の厚さによるトレンチ上部
エッジでのゲート酸化膜の厚さ及びエッジラウンドの程
度を知るために観測した走査電子顕微鏡の写真を図示し
たものである。
【図１０】トレンチ内壁酸化膜の厚さによるトレンチ上
部エッジでのゲート酸化膜の厚さ及びエッジラウンドの
程度を知るために観測した走査電子顕微鏡の写真を図示
したものである。
【図１１】トレンチ内壁酸化膜の厚さによるトレンチ上
部エッジでのゲート酸化膜の厚さ及びエッジラウンドの
程度を知るために観測した走査電子顕微鏡の写真を図示
したものである。
【符号の説明】 ４０…半導体基板 ４８…内壁酸化膜 ５０…ライナー ５２…化学気相蒸着酸化膜 ５４…ゲート酸化膜 ５６…ゲート電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 朴 ▲けい▼ 媛 大韓民国京畿道水原市八達区梅灘１洞153 −65番地204号 (72)発明者 李 漢 信 大韓民国京畿道儀旺市五全洞849番地 冬 柏アパート105棟901号

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の非活性領域に形成され、そ
    の上部エッジがラウンドされたトレンチと、 前記トレンチ内壁に形成された内壁酸化膜と、 前記内壁酸化膜の表面上に形成され、その上部が前記半
    導体基板の表面より低くリセスされたライナーと、 前記内壁酸化膜及びライナーが形成された前記トレンチ
    を埋め込む絶縁膜とを具備することを特徴とするトレン
    チ素子分離構造。
  2. 【請求項２】 前記内壁酸化膜は、 １０〜１５０Åの厚さを持つことを特徴とする請求項１
    に記載のトレンチ素子分離構造。
  3. 【請求項３】 前記内壁酸化膜は、 湿式酸化法または乾式酸化法により形成された熱酸化膜
    であることを特徴とする請求項１に記載のトレンチ素子
    分離構造。
  4. 【請求項４】 前記ライナーの上端は、 前記半導体基板の表面より１〜５００Åほど低くリセス
    されたことを特徴とする請求項１に記載のトレンチ素子
    分離構造。
  5. 【請求項５】 前記ライナーは、 低圧化学気相蒸着法により形成されたシリコン窒化物よ
    りなることを特徴とする請求項１に記載のトレンチ素子
    分離構造。
  6. 【請求項６】 前記トレンチ外側の半導体基板の表面は
    （１００）面を持ち、 前記トレンチ上端部のラウンドされた半導体基板の表面
    は（１１１）面を持つことを特徴とする請求項１に記載
    のトレンチ素子分離構造。
  7. 【請求項７】 半導体基板の非活性領域に形成され、そ
    の上部エッジがラウンドされたトレンチと、 前記トレンチ内壁に形成された内壁酸化膜と、 前記内壁酸化膜の表面上に形成され、その上端部が前記
    半導体基板の表面より低くリセスされたライナーと、 前記内壁酸化膜及びライナーが形成された前記トレンチ
    を埋め込む絶縁膜と、 前記トレンチ外側の前記半導体基板の活性領域上に形成
    され、その中心部よりエッジ部がより厚いゲート絶縁膜
    と、 前記ゲート絶縁膜上に形成されたゲート電極とを具備す
    ることを特徴とするトレンチ素子分離構造を有する半導
    体素子。
  8. 【請求項８】 前記内壁酸化膜は、 １０〜１５０Åの厚さを持つことを特徴とする請求項７
    に記載のトレンチ素子分離構造を有する半導体素子。
  9. 【請求項９】 前記ライナーの上端は、 前記半導体基板の表面より１〜５００Åほど低くリセス
    されたことを特徴とする請求項７に記載のトレンチ素子
    分離構造を有する半導体素子。
  10. 【請求項１０】 前記トレンチ外側の半導体基板の表面
    は（１００）面を持ち、 前記トレンチ上端部のラウンドされた半導体基板の表面
    は（１１１）面を持つことを特徴とする請求項７に記載
    のトレンチ素子分離構造を有する半導体素子。
  11. 【請求項１１】 半導体基板の非活性領域にトレンチを
    形成する段階と、 前記トレンチ内壁に内壁酸化膜を形成する段階と、 前記内壁酸化膜上にシリコン窒化物ライナーを形成する
    段階と、 前記トレンチを絶縁膜に埋め込む段階と、 前記ライナーの上端が前記半導体基板の表面より低くリ
    セスされるよう前記ライナーの一部を蝕刻する段階とを
    含むことを特徴とするトレンチ素子分離方法。
  12. 【請求項１２】 前記トレンチを形成する段階は、 前記半導体基板上にパッド酸化膜を形成する段階と、 前記パッド酸化膜上にパッド窒化膜を形成する段階と、 写真蝕刻工程を利用し、前記トレンチが形成される領域
    を限定する蝕刻マスクパターンを形成する段階と、 前記蝕刻マスクパターンを利用し、前記半導体基板の一
    部を蝕刻してトレンチを形成する段階とを含むことを特
    徴とする請求項１１に記載のトレンチ素子分離方法。
  13. 【請求項１３】 前記内壁酸化膜は、 湿式または乾式熱酸化法により１０〜１５０Åの厚さに
    形成することを特徴とする請求項１１に記載のトレンチ
    素子分離方法。
  14. 【請求項１４】 前記ライナーは、 低圧化学気相蒸着法を使用し、２０〜２００Åの厚さに
    形成することを特徴とする請求項１２に記載のトレンチ
    素子分離方法。
  15. 【請求項１５】 前記トレンチを絶縁膜に埋め込む段階
    は、 前記内壁酸化膜及びライナーが形成された結果物上に絶
    縁膜を蒸着する段階と、 前記絶縁膜の表面を平坦化する段階とを含むことを特徴
    とする請求項１２に記載のトレンチ素子分離方法。
  16. 【請求項１６】 前記絶縁膜の表面を平坦化する段階
    は、 前記パッド窒化膜を蝕刻終了層として使用し、化学的物
    理的研磨工程により行われることを特徴とする請求項１
    ５に記載のトレンチ素子分離方法。
  17. 【請求項１７】 前記絶縁膜の表面を平坦化する段階
    は、 前記パッド窒化膜の中間の高さまで化学的物理的研磨工
    程により行われることを特徴とする請求項１６に記載の
    トレンチ素子分離法。
  18. 【請求項１８】 前記絶縁膜の表面を平坦化する段階後
    に、 前記半導体基板の活性領域に残存するパッド窒化膜を除
    去する段階をさらに具備することを特徴とする請求項１
    ５に記載のトレンチ素子分離方法。
  19. 【請求項１９】 前記パッド窒化膜を除去する段階後
    に、 前記ライナーの上端が前記半導体基板の表面より低くリ
    セスされるよう前記ライナーの一部を蝕刻する段階を連
    続的に行うことを特徴とする請求項１８に記載のトレン
    チ素子分離方法。
  20. 【請求項２０】 前記パッド窒化膜を除去する段階と前
    記ライナーの一部を除去する段階は、湿式蝕刻工程によ
    り行われることを特徴とする請求項１９に記載のトレン
    チ素子分離方法。
  21. 【請求項２１】 前記ライナーの上端は、 前記半導体基板の表面より１〜５００Åほどリセスされ
    るよう蝕刻されることを特徴とする請求項１１に記載の
    トレンチ素子分離方法。
  22. 【請求項２２】 前記パッド窒化膜及び前記ライナーの
    一部を蝕刻する段階後に、前記パッド酸化膜を除去する
    段階をさらに具備することを特徴とする請求項１９に記
    載のトレンチ素子分離方法。
  23. 【請求項２３】 前記パッド酸化膜を除去する段階後
    に、前記半導体基板の表面を酸化させる段階をさらに具
    備することを特徴とする請求項２２に記載のトレンチ素
    子分離方法。
  24. 【請求項２４】 前記絶縁膜は、 化学気相蒸着法による酸化膜であり、前記酸化膜を蒸着
    した後前記表面を平坦化する段階前に熱処理をさらに行
    うことを特徴とする請求項１５に記載のトレンチ素子分
    離方法。
JP2000312495A 1999-10-12 2000-10-12 トレンチ素子分離方法 Expired - Fee Related JP4072308B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR99P43989 1999-10-12
KR1019990043989A KR100338767B1 (ko) 1999-10-12 1999-10-12 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법

Publications (2)

Publication Number Publication Date
JP2001160589A true JP2001160589A (ja) 2001-06-12
JP4072308B2 JP4072308B2 (ja) 2008-04-09

Family

ID=19614928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000312495A Expired - Fee Related JP4072308B2 (ja) 1999-10-12 2000-10-12 トレンチ素子分離方法

Country Status (6)

Country Link
US (2) US6331469B1 (ja)
JP (1) JP4072308B2 (ja)
KR (1) KR100338767B1 (ja)
CN (1) CN1194400C (ja)
DE (1) DE10050357B4 (ja)
GB (1) GB2360631B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964905B2 (en) 2001-07-11 2005-11-15 Renesas Technology Corp. Semiconductor device and method of manufacturing therefor
JP2006019327A (ja) * 2004-06-30 2006-01-19 Fujitsu Ltd 半導体装置
JP2006049413A (ja) * 2004-08-02 2006-02-16 Fujitsu Ltd 半導体装置及びその製造方法
US7019380B2 (en) 2003-06-20 2006-03-28 Kabushiki Kaisha Toshiba Semiconductor device
JP2006344943A (ja) * 2005-06-09 2006-12-21 Samsung Electronics Co Ltd トレンチ分離領域を有するｍｏｓ電界効果トランジスタ及びその製造方法
JP2007189070A (ja) * 2006-01-13 2007-07-26 Sony Corp 半導体装置及びその製造方法
US7589391B2 (en) 2002-03-18 2009-09-15 Fujitsu Microelectronics Limited Semiconductor device with STI and its manufacture
JP2010034468A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置及びその製造方法
US9012301B2 (en) 2010-09-16 2015-04-21 Sharp Kabushiki Kaisha Method of manufacturing a semiconductor apparatus and electronic equipment
WO2021187145A1 (ja) * 2020-03-18 2021-09-23 ローム株式会社 半導体装置およびその製造方法

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3651344B2 (ja) * 2000-02-03 2005-05-25 セイコーエプソン株式会社 半導体装置の製造方法
KR100674896B1 (ko) * 2000-07-26 2007-01-26 삼성전자주식회사 반도체 집적회로의 트렌치 소자 분리 방법
JP2002043408A (ja) * 2000-07-28 2002-02-08 Nec Kansai Ltd 半導体装置の製造方法
KR100386946B1 (ko) * 2000-08-01 2003-06-09 삼성전자주식회사 트렌치 소자 분리형 반도체 장치의 형성방법
US6537895B1 (en) * 2000-11-14 2003-03-25 Atmel Corporation Method of forming shallow trench isolation in a silicon wafer
US6921947B2 (en) * 2000-12-15 2005-07-26 Renesas Technology Corp. Semiconductor device having recessed isolation insulation film
US6958518B2 (en) * 2001-06-15 2005-10-25 Agere Systems Inc. Semiconductor device having at least one source/drain region formed on an isolation region and a method of manufacture therefor
GB0117949D0 (en) * 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
KR100389929B1 (ko) * 2001-07-28 2003-07-04 삼성전자주식회사 트렌치 소자분리막을 구비하는 ｓｏｉ 소자 및 그 제조 방법
US6667224B1 (en) * 2001-08-13 2003-12-23 Cypress Semiconductor Corp. Method to eliminate inverse narrow width effect in small geometry MOS transistors
JP3577024B2 (ja) * 2001-10-09 2004-10-13 エルピーダメモリ株式会社 半導体装置及びその製造方法
US6746933B1 (en) * 2001-10-26 2004-06-08 International Business Machines Corporation Pitcher-shaped active area for field effect transistor and method of forming same
US6657276B1 (en) * 2001-12-10 2003-12-02 Advanced Micro Devices, Inc. Shallow trench isolation (STI) region with high-K liner and method of formation
KR100412138B1 (ko) * 2001-12-27 2003-12-31 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US7439141B2 (en) * 2001-12-27 2008-10-21 Spansion, Llc Shallow trench isolation approach for improved STI corner rounding
US6838392B1 (en) * 2002-03-15 2005-01-04 Cypress Semiconductor Corporation Methods of forming semiconductor structures, and articles and devices formed thereby
US6828213B2 (en) * 2002-03-21 2004-12-07 Texas Instruments Incorporated Method to improve STI nano gap fill and moat nitride pull back
TWI252565B (en) * 2002-06-24 2006-04-01 Hitachi Ltd Semiconductor device and manufacturing method thereof
US6734082B2 (en) * 2002-08-06 2004-05-11 Chartered Semiconductor Manufacturing Ltd. Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape
US6809386B2 (en) * 2002-08-29 2004-10-26 Micron Technology, Inc. Cascode I/O driver with improved ESD operation
JP4949629B2 (ja) * 2002-09-16 2012-06-13 トリオシン・ホールディング・インコーポレイテッド 活性剤が加入された静電的に荷電したフィルター媒体
US20040065937A1 (en) * 2002-10-07 2004-04-08 Chia-Shun Hsiao Floating gate memory structures and fabrication methods
JP2004152851A (ja) * 2002-10-29 2004-05-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2004193585A (ja) * 2002-11-29 2004-07-08 Fujitsu Ltd 半導体装置の製造方法と半導体装置
KR100557562B1 (ko) * 2002-12-30 2006-03-03 주식회사 하이닉스반도체 반도체소자의 제조방법
JP4694769B2 (ja) 2003-01-27 2011-06-08 エルピーダメモリ株式会社 半導体装置の製造方法
JP2004311487A (ja) * 2003-04-02 2004-11-04 Hitachi Ltd 半導体装置の製造方法
US6853031B2 (en) * 2003-04-17 2005-02-08 United Microelectronics Corp. Structure of a trapezoid-triple-gate FET
KR100513799B1 (ko) * 2003-06-30 2005-09-13 주식회사 하이닉스반도체 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법
JP3748867B2 (ja) * 2003-09-29 2006-02-22 沖電気工業株式会社 半導体装置の製造方法
JP4825402B2 (ja) * 2004-01-14 2011-11-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2005260163A (ja) 2004-03-15 2005-09-22 Fujitsu Ltd 容量素子及びその製造方法並びに半導体装置及びその製造方法
US7067377B1 (en) * 2004-03-30 2006-06-27 Fasl Llc Recessed channel with separated ONO memory device
JP4577680B2 (ja) * 2004-04-13 2010-11-10 エルピーダメモリ株式会社 半導体装置の製造方法
KR100530496B1 (ko) * 2004-04-20 2005-11-22 삼성전자주식회사 반도체 장치, 리세스 게이트 전극 형성 방법 및 반도체장치의 제조 방법
US7339253B2 (en) * 2004-08-16 2008-03-04 Taiwan Semiconductor Manufacturing Company Retrograde trench isolation structures
JP2006093216A (ja) * 2004-09-21 2006-04-06 Toshiba Corp 半導体装置
KR100694976B1 (ko) * 2004-12-20 2007-03-14 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100762230B1 (ko) * 2004-12-30 2007-10-01 주식회사 하이닉스반도체 반도체 장치의 제조방법
JP4515951B2 (ja) * 2005-03-31 2010-08-04 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7265015B2 (en) * 2005-06-30 2007-09-04 Promos Technologies Inc. Use of chlorine to fabricate trench dielectric in integrated circuits
US7229896B2 (en) * 2005-08-03 2007-06-12 United Microelectronics Corp. STI process for eliminating silicon nitride liner induced defects
DE102005037566B4 (de) * 2005-08-09 2008-04-24 Qimonda Ag Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur
US20070224772A1 (en) * 2006-03-21 2007-09-27 Freescale Semiconductor, Inc. Method for forming a stressor structure
US8093678B2 (en) * 2007-04-05 2012-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same
US8120094B2 (en) 2007-08-14 2012-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench isolation with improved structure and method of forming
US7692483B2 (en) * 2007-10-10 2010-04-06 Atmel Corporation Apparatus and method for preventing snap back in integrated circuits
US7652335B2 (en) * 2007-10-17 2010-01-26 Toshiba America Electronics Components, Inc. Reversely tapered contact structure compatible with dual stress liner process
CN101593717B (zh) * 2008-05-28 2011-06-01 上海华虹Nec电子有限公司 浅沟槽隔离结构的制备方法
US7838353B2 (en) * 2008-08-12 2010-11-23 International Business Machines Corporation Field effect transistor with suppressed corner leakage through channel material band-edge modulation, design structure and method
US8125037B2 (en) 2008-08-12 2012-02-28 International Business Machines Corporation Field effect transistor with channel region edge and center portions having different band structures for suppressed corner leakage
EP3184045B1 (en) 2008-11-19 2023-12-06 Inspire Medical Systems, Inc. System treating sleep disordered breathing
US8085604B2 (en) * 2008-12-12 2011-12-27 Atmel Corporation Snap-back tolerant integrated circuits
US9953885B2 (en) * 2009-10-27 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. STI shape near fin bottom of Si fin in bulk FinFET
CN102543760B (zh) * 2012-02-28 2014-06-04 上海华力微电子有限公司 一种增加浅沟槽隔离压应力提高nmos电子迁移率的方法
CN105097639A (zh) * 2014-04-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US9865495B2 (en) 2015-11-05 2018-01-09 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
FR3051973B1 (fr) 2016-05-24 2018-10-19 X-Fab France Procede de formation de transistors pdsoi et fdsoi sur un meme substrat
CN111341724B (zh) * 2018-12-19 2022-11-04 上海新微技术研发中心有限公司 浅沟槽隔离工艺及浅沟槽隔离结构
TWI766294B (zh) * 2020-06-10 2022-06-01 聯華電子股份有限公司 形成絕緣結構的方法
CN112234024A (zh) * 2020-11-18 2021-01-15 华虹半导体(无锡)有限公司 浅沟槽隔离结构的顶角圆化方法

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690525A (en) 1979-11-28 1981-07-22 Fujitsu Ltd Manufacture of semiconductor device
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
US4390393A (en) 1981-11-12 1983-06-28 General Electric Company Method of forming an isolation trench in a semiconductor substrate
FR2566179B1 (fr) 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
US4656497A (en) 1984-11-01 1987-04-07 Ncr Corporation Trench isolation structures
JPS61137338A (ja) 1984-12-10 1986-06-25 Hitachi Ltd 半導体集積回路装置の製造方法
US4631803A (en) 1985-02-14 1986-12-30 Texas Instruments Incorporated Method of fabricating defect free trench isolation devices
GB8528071D0 (en) 1985-11-14 1985-12-18 Shell Int Research Polycarbonates
US4825277A (en) 1987-11-17 1989-04-25 Motorola Inc. Trench isolation process and structure
US4960727A (en) 1987-11-17 1990-10-02 Motorola, Inc. Method for forming a dielectric filled trench
US5219774A (en) 1988-05-17 1993-06-15 Xicor, Inc. Deposited tunneling oxide
US5189501A (en) 1988-10-05 1993-02-23 Sharp Kabushiki Kaisha Isolator for electrically isolating semiconductor devices in an integrated circuit
US5206182A (en) 1989-06-08 1993-04-27 United Technologies Corporation Trench isolation process
US5223736A (en) 1989-09-27 1993-06-29 Texas Instruments Incorporated Trench isolation process with reduced topography
JP2663739B2 (ja) * 1991-04-08 1997-10-15 日本電気株式会社 半導体装置の製造方法
JPH0574927A (ja) * 1991-09-13 1993-03-26 Nec Corp 半導体装置の製造方法
JPH05152429A (ja) 1991-11-28 1993-06-18 Nec Corp 半導体装置の製造方法
US5190889A (en) 1991-12-09 1993-03-02 Motorola, Inc. Method of forming trench isolation structure with germanium silicate filling
US5561073A (en) 1992-03-13 1996-10-01 Jerome; Rick C. Method of fabricating an isolation trench for analog bipolar devices in harsh environments
JPH05304205A (ja) * 1992-04-27 1993-11-16 Toshiba Corp 半導体装置及びその製造方法
KR950002951B1 (ko) 1992-06-18 1995-03-28 현대전자산업 주식회사 트렌치 소자분리막 제조방법
US5316965A (en) 1993-07-29 1994-05-31 Digital Equipment Corporation Method of decreasing the field oxide etch rate in isolation technology
BE1007588A3 (nl) 1993-09-23 1995-08-16 Philips Electronics Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam met veldisolatiegebieden gevormd door met isolerend materiaal gevulde groeven.
JP2955459B2 (ja) 1993-12-20 1999-10-04 株式会社東芝 半導体装置の製造方法
US5472904A (en) 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation
US5492858A (en) 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches
US5447884A (en) 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
US5696020A (en) 1994-11-23 1997-12-09 Electronics And Telecommunications Research Institute Method for fabricating semiconductor device isolation region using a trench mask
US5521422A (en) 1994-12-02 1996-05-28 International Business Machines Corporation Corner protected shallow trench isolation device
US5679599A (en) 1995-06-22 1997-10-21 Advanced Micro Devices, Inc. Isolation using self-aligned trench formation and conventional LOCOS
KR0176155B1 (ko) 1995-06-22 1999-04-15 김광호 반도체 장치의 소자분리 방법
US5643823A (en) * 1995-09-21 1997-07-01 Siemens Aktiengesellschaft Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures
US5719085A (en) 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
KR100214068B1 (ko) 1995-11-21 1999-08-02 김영환 반도체 장치의 소자분리막 형성방법
JP2762976B2 (ja) 1995-12-25 1998-06-11 日本電気株式会社 半導体装置の製造方法
US5612242A (en) 1996-03-11 1997-03-18 United Microelectronics Corp. Trench isolation method for CMOS transistor
KR100213196B1 (ko) 1996-03-15 1999-08-02 윤종용 트렌치 소자분리
US5861104A (en) 1996-03-28 1999-01-19 Advanced Micro Devices Trench isolation with rounded top and bottom corners and edges
KR100195208B1 (ko) 1996-04-15 1999-06-15 윤종용 반도체 장치의 소자분리막 형성 방법
US5712185A (en) 1996-04-23 1998-01-27 United Microelectronics Method for forming shallow trench isolation
KR0183879B1 (ko) 1996-06-07 1999-04-15 김광호 반도체장치의 소자분리막 형성방법
KR100190048B1 (ko) 1996-06-25 1999-06-01 윤종용 반도체 소자의 소자 분리 방법
US5858842A (en) 1996-07-03 1999-01-12 Samsung Electronics Co., Ltd. Methods of forming combined trench and locos-based electrical isolation regions in semiconductor substrates
KR100195243B1 (ko) 1996-09-05 1999-06-15 윤종용 얕은 트랜치 분리를 이용한 반도체 장치의 제조방법
US5834358A (en) 1996-11-12 1998-11-10 Micron Technology, Inc. Isolation regions and methods of forming isolation regions
KR100226488B1 (ko) 1996-12-26 1999-10-15 김영환 반도체 소자 격리구조 및 그 형성방법
US5780346A (en) 1996-12-31 1998-07-14 Intel Corporation N2 O nitrided-oxide trench sidewalls and method of making isolation structure
US5763315A (en) 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US5674775A (en) 1997-02-20 1997-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation trench with a rounded top edge using an etch buffer layer
US5866465A (en) 1997-04-03 1999-02-02 Micron Technology, Inc. Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass
US5786262A (en) 1997-04-09 1998-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Self-planarized gapfilling for shallow trench isolation
US5728621A (en) 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US5863827A (en) 1997-06-03 1999-01-26 Texas Instruments Incorporated Oxide deglaze before sidewall oxidation of mesa or trench
US5872045A (en) 1997-07-14 1999-02-16 Industrial Technology Research Institute Method for making an improved global planarization surface by using a gradient-doped polysilicon trench--fill in shallow trench isolation
KR19990010757A (ko) * 1997-07-18 1999-02-18 윤종용 반도체 장치의 소자 분리 방법
KR100230431B1 (ko) 1997-07-25 1999-11-15 윤종용 2 종류의 산화막을 사용하는 트렌치 소자 분리 방법
US5837612A (en) 1997-08-01 1998-11-17 Motorola, Inc. Silicon chemical mechanical polish etch (CMP) stop for reduced trench fill erosion and method for formation
KR19990025197A (ko) * 1997-09-11 1999-04-06 윤종용 트렌치 소자분리방법
US6103635A (en) 1997-10-28 2000-08-15 Fairchild Semiconductor Corp. Trench forming process and integrated circuit device including a trench
US6093611A (en) 1997-12-19 2000-07-25 Advanced Micro Devices, Inc. Oxide liner for high reliability with reduced encroachment of the source/drain region
TW353797B (en) 1997-12-27 1999-03-01 United Microelectronics Corp Method of shallow trench isolation
KR100247940B1 (ko) * 1997-12-30 2000-03-15 윤종용 트렌치 소자분리방법
KR100459691B1 (ko) * 1998-01-05 2005-01-17 삼성전자주식회사 반도체 장치의 트랜치 소자 분리 방법
US6004862A (en) 1998-01-20 1999-12-21 Advanced Micro Devices, Inc. Core array and periphery isolation technique
US6054343A (en) 1998-01-26 2000-04-25 Texas Instruments Incorporated Nitride trench fill process for increasing shallow trench isolation (STI) robustness
US6074932A (en) 1998-01-28 2000-06-13 Texas Instruments - Acer Incorporated Method for forming a stress-free shallow trench isolation
KR100280107B1 (ko) * 1998-05-07 2001-03-02 윤종용 트렌치 격리 형성 방법
US5976951A (en) 1998-06-30 1999-11-02 United Microelectronics Corp. Method for preventing oxide recess formation in a shallow trench isolation
US5989978A (en) * 1998-07-16 1999-11-23 Chartered Semiconductor Manufacturing, Ltd. Shallow trench isolation of MOSFETS with reduced corner parasitic currents
JP4592837B2 (ja) 1998-07-31 2010-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100297737B1 (ko) * 1998-09-24 2001-11-01 윤종용 반도체소자의 트렌치 소자 분리 방법
TW391051B (en) 1998-11-06 2000-05-21 United Microelectronics Corp Method for manufacturing shallow trench isolation structure
US6008108A (en) 1998-12-07 1999-12-28 United Microelectronics Corp. Method of fabricating a shallow-trench isolation structure in an integrated circuit
TW406350B (en) 1998-12-07 2000-09-21 United Microelectronics Corp Method for manufacturing the shallow trench isolation area
TW400605B (en) * 1999-01-16 2000-08-01 United Microelectronics Corp The manufacturing method of the Shallow Trench Isolation (STI)
US6238981B1 (en) 1999-05-10 2001-05-29 Intersil Corporation Process for forming MOS-gated devices having self-aligned trenches
US6255194B1 (en) * 1999-06-03 2001-07-03 Samsung Electronics Co., Ltd. Trench isolation method
TW418489B (en) * 1999-08-13 2001-01-11 Taiwan Semiconductor Mfg Manufacturing method of shallow trench isolation

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964905B2 (en) 2001-07-11 2005-11-15 Renesas Technology Corp. Semiconductor device and method of manufacturing therefor
US7683455B2 (en) 2001-07-11 2010-03-23 Renesas Technology Corp. Semiconductor device and method of manufacturing thereof
US7589391B2 (en) 2002-03-18 2009-09-15 Fujitsu Microelectronics Limited Semiconductor device with STI and its manufacture
US7019380B2 (en) 2003-06-20 2006-03-28 Kabushiki Kaisha Toshiba Semiconductor device
JP2006019327A (ja) * 2004-06-30 2006-01-19 Fujitsu Ltd 半導体装置
JP2006049413A (ja) * 2004-08-02 2006-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JP2006344943A (ja) * 2005-06-09 2006-12-21 Samsung Electronics Co Ltd トレンチ分離領域を有するｍｏｓ電界効果トランジスタ及びその製造方法
US8416599B2 (en) 2005-06-09 2013-04-09 Samsung Electronics Co., Ltd. Metal oxide semiconductor (MOS) field effect transistor having trench isolation region and method of fabricating the same
JP2007189070A (ja) * 2006-01-13 2007-07-26 Sony Corp 半導体装置及びその製造方法
JP2010034468A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置及びその製造方法
US9012301B2 (en) 2010-09-16 2015-04-21 Sharp Kabushiki Kaisha Method of manufacturing a semiconductor apparatus and electronic equipment
WO2021187145A1 (ja) * 2020-03-18 2021-09-23 ローム株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20010041421A1 (en) 2001-11-15
JP4072308B2 (ja) 2008-04-09
KR20010036816A (ko) 2001-05-07
CN1194400C (zh) 2005-03-23
CN1293452A (zh) 2001-05-02
GB2360631B (en) 2003-09-03
DE10050357B4 (de) 2015-07-02
GB0024940D0 (en) 2000-11-29
GB2360631A (en) 2001-09-26
US6331469B1 (en) 2001-12-18
US6465866B2 (en) 2002-10-15
KR100338767B1 (ko) 2002-05-30
DE10050357A1 (de) 2001-06-28

Similar Documents

Publication Publication Date Title
JP4072308B2 (ja) トレンチ素子分離方法
US6174785B1 (en) Method of forming trench isolation region for semiconductor device
US6228727B1 (en) Method to form shallow trench isolations with rounded corners and reduced trench oxide recess
US7589391B2 (en) Semiconductor device with STI and its manufacture
KR100213196B1 (ko) 트렌치 소자분리
KR100275730B1 (ko) 트렌치 소자분리 방법
KR100402392B1 (ko) 트렌치 소자분리 구조를 갖는 반도체 소자 및 그 제조방법
US5880006A (en) Method for fabrication of a semiconductor device
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
US6501148B2 (en) Trench isolation for semiconductor device with lateral projections above substrate
KR100234416B1 (ko) 반도체장치의 소자분리방법
JPH11145273A (ja) 半導体装置の製造方法
JPH09120989A (ja) スペーサを利用した半導体装置のトレンチの形成方法
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
US6303467B1 (en) Method for manufacturing trench isolation
JPH05102297A (ja) 半導体装置の製造方法
JP2001118919A (ja) 半導体装置およびその製造方法
US6707099B2 (en) Semiconductor device and manufacturing method thereof
JP2002237518A (ja) 半導体装置及びその製造方法
JPH0818054A (ja) 半導体装置及びその製造方法
US7981802B2 (en) Method for manufacturing shallow trench isolation layer of semiconductor device
JP2000031489A (ja) 半導体装置の製造方法
KR100459693B1 (ko) 반도체 장치의 트렌치 소자분리방법
JP2002100670A (ja) 半導体装置及びその製造方法
JPH0794733A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees