JP3577024B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3577024B2 JP3577024B2 JP2001312034A JP2001312034A JP3577024B2 JP 3577024 B2 JP3577024 B2 JP 3577024B2 JP 2001312034 A JP2001312034 A JP 2001312034A JP 2001312034 A JP2001312034 A JP 2001312034A JP 3577024 B2 JP3577024 B2 JP 3577024B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- insulating film
- semiconductor device
- thickness
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。本発明は、特に、トレンチ分離技術が使用されている半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
集積度が高いＬＳＩでは、素子分離のためにトレンチ分離（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）が広く採用されている。素子分離法としては、ＬＳＩの黎明期からＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法が広く使用されてきた。しかし、バーズビークの抑制と素子分離能力の両立が困難である点から、ＬＯＣＯＳ法ではＬＳＩの高集積化が困難になってきている。そこで、シリコン基板に設けられた溝（トレンチ）を絶縁物により埋めることによって素子分離領域を形成するトレンチ分離法が、ＬＯＣＯＳ法に代わって採用されるようになってきている。
【０００３】
図１２は、典型的な、トレンチ分離を使用した半導体装置の構造を示す。シリコン基板１０１にトレンチ（溝）１０２が形成されている。トレンチ１０２の内面は、熱酸化により形成された酸化シリコン膜１０３に被覆されている。酸化シリコン膜１０３の上面には、窒化シリコンで形成されたライナ１０４が形成されている。ライナ１０４の上面には、酸化シリコン膜１０５が形成され、トレンチ１０２が埋め込まれている。
【０００４】
ライナ１０４は、シリコン基板１０１に発生する内部応力を緩和するために設けられている。トレンチ分離法では、シリコン基板１０１と酸化シリコン膜１０３及び１０５との熱膨張係数の相違により、シリコン基板１０１に応力が印加される。シリコン基板１０１への応力の印加は、シリコン基板１０１に結晶欠陥を発生し、その結果、接合リーク電流が増加して半導体装置の誤動作を招く。ライナ１０４は、シリコン基板１０１に印加される応力を緩和し、半導体装置の信頼性を向上する。
【０００５】
トレンチ分離を採用した半導体装置の半導体基板に印加される応力は、なるべく小さいことが望まれる。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、トレンチ分離を採用した半導体装置の半導体基板に印加される応力を、一層小さくする技術を提供することにある。
【０００７】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用される番号・符号を用いて、課題を解決するための手段が説明される。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００８】
本発明による半導体装置は、素子分離のためのトレンチ（２）が設けられた半導体基板（１）と、トレンチ（２）に対向して形成され、半導体基板（１）にかかっている応力を緩和する絶縁膜（４）とを備えている。絶縁膜（４）は、トレンチ（２）の底面（２ａ）に対向する第１部分と、トレンチ（２）の側面（２ｂ）に対向する第２部分とを含む。トレンチ（２）の底面（２ａ）に対向する第１部分の膜厚（Ｘ）は、トレンチ（２）の側面（２ｂ）に対向する第２部分の膜厚（Ｙ）よりも薄い。半導体基板（１）のうちトレンチ（２）の底面（２ａ）の近傍の部分と、トレンチ（２）の側面（２ｂ）の近傍の部分とでは、印加される応力の大きさが異なる。トレンチ（２）の底面（２ａ）に対向する第１部分の膜厚（Ｘ）が、トレンチ（２）の側面（２ｂ）に対向する第２部分の膜厚（Ｙ）よりも薄いことにより、半導体基板（１）に印加される応力をより小さくすることができる。
【０００９】
このとき、トレンチ（２）の底面（２ａ）に対向する第１部分の膜厚（Ｘ）は、０であることが可能である。即ち、絶縁膜（４）は、トレンチ（２）の側面（２ｂ）に対向し、トレンチ（２）の底面（２ａ）に対向しないことが可能である。この場合でも、半導体基板（１）に印加される応力をより小さくすることが可能である。
【００１０】
当該半導体装置が、前記トレンチの内部に位置し、且つ、前記半導体基板に圧縮応力を作用する他の絶縁膜を備えている場合、絶縁膜（４）が半導体基板に作用する応力は、引っ張り応力であることが好ましい。
【００１１】
本発明による半導体装置は、素子分離のためのトレンチ（２）が設けられた半導体基板（１）と、トレンチ（２）の内壁に形成された酸化シリコン膜（３）と、酸化シリコン膜（３）の上に形成され、且つ、半導体基板（１）に引っ張り応力を作用する絶縁膜（４）とを備えている。絶縁膜（４）は、トレンチ（２）の底面（２ａ）に対向する第１部分と、トレンチ（２）の側面（２ｂ）に対向する第２部分とを含む。トレンチ（２）の底面（２ａ）に対向する第１部分の膜厚（Ｘ）は、トレンチ（２）の側面（２ｂ）に対向する第２部分の膜厚（Ｙ）よりも薄い。酸化シリコン膜（３）は、半導体基板（１）に圧縮応力を作用する。このとき、半導体基板（１）に引っ張り応力を作用する絶縁膜（４）のうちのトレンチ（２）の底面（２ａ）に対向する第１部分の膜厚（Ｘ）が、トレンチ（２）の側面（２ｂ）に対向する第２部分の膜厚（Ｙ）よりも薄いことにより、半導体基板（１）に印加される応力をより小さくすることができる。
【００１２】
上述の絶縁膜（４）は、窒化シリコンと酸化窒化シリコンとからなる群のうちから選ばれた一の材料で形成されることが好ましい。
【００１３】
本発明による半導体装置は、素子分離のためのトレンチ（２）が設けられた半導体基板（１）と、トレンチ（２）の内壁に形成された酸化シリコン膜（３）と、酸化シリコン膜（３）の上に、窒化シリコンと酸化窒化シリコンとからなる群のうちから選ばれた一の材料で形成された絶縁膜（４）とを備えている。絶縁膜（４）は、トレンチ（２）の底面（２ａ）に対向する第１部分と、トレンチ（２）の側面（２ｂ）に対向する第２部分とを含み、第１部分の膜厚は、第２部分の膜厚よりも薄い。酸化シリコン膜（３）は、半導体基板（１）に圧縮応力を作用する。一方、窒化シリコンと酸化窒化シリコンとからなる群のうちから選ばれた一の材料で形成された絶縁膜（４）は、半導体基板（１）に引っ張り応力を作用する。このとき、酸化シリコン膜（３）によって半導体基板（１）に印加される応力の大きさは、半導体基板（１）のうちトレンチ（２）の底面（２ａ）の近傍の部分と、トレンチ（２）の側面（２ｂ）の近傍の部分とで異なる。絶縁膜（４）のうちのトレンチ（２）の底面（２ａ）に対向する第１部分の膜厚（Ｘ）が、トレンチ（２）の側面（２ｂ）に対向する第２部分の膜厚（Ｙ）よりも薄いことにより、半導体基板（１）に印加される応力をより小さくすることができる。
【００１４】
このとき、トレンチ（２）の底面（２ａ）に対向する第１部分の膜厚（Ｘ）は、０であることが可能である。即ち、絶縁膜（４）は、トレンチ（２）の側面（２ｂ）に対向し、トレンチ（２）の底面（２ａ）に対向しないことが可能である。この場合でも、半導体基板（１）に印加される応力をより小さくすることが可能である。
【００１５】
本発明による半導体装置の製造方法は、半導体基板（１）に、素子分離のためのトレンチ（２）を形成する第１工程と、半導体基板（１）にかかっている応力を緩和する絶縁膜（４）を、トレンチ（２）に対向して形成する第２工程とを備えている。絶縁膜（４）のうちのトレンチ（２）の底面（２ａ）に対向する第１部分の膜厚は、絶縁膜（４）のうちのトレンチ（２）の側面（２ｂ）に対向する第２部分の膜厚よりも薄い。
【００１６】
本発明による半導体装置の製造方法は、半導体基板（１）に、素子分離のためのトレンチ（２）を形成する第１工程と、半導体基板（１）にかかっている応力を緩和する絶縁膜（４）を、トレンチ（２）に対向して形成する第２工程とを備えている。絶縁膜（４）は、トレンチ（２）の側面（２ｂ）に対向し、トレンチ（２）の底面（２ａ）に対向しない。
【００１７】
本発明による半導体装置の製造方法は、半導体基板（１）に、素子分離のためのトレンチ（２）を形成する第１工程と、トレンチ（２）の内壁を被覆する酸化シリコン膜（３）を形成する第２工程と、酸化シリコン膜（３）の上に、半導体基板（１）にかかっている応力を緩和する絶縁膜（４）を形成する第３工程とを備えている。絶縁膜（４）は、トレンチ（２）の底面（２ａ）に対向する第１部分と、トレンチ（２）の側面（２ｂ）に対向する第２部分とを含む。トレンチ（２）の底面（２ａ）に対向する第１部分の膜厚は、トレンチ（２）の側面（２ｂ）に対向する第２部分の膜厚よりも薄い。
【００１８】
本発明による半導体装置の製造方法は、半導体基板（１）に、素子分離のためのトレンチ（２）を形成する第１工程と、トレンチ（２）の内壁を被覆する酸化シリコン膜（３）を形成する第２工程と、酸化シリコン膜（３）の上に、半導体基板（１）に引っ張り応力を作用する絶縁膜（４）を形成する第３工程とを備えている。絶縁膜（４）は、トレンチ（２）の側面（２ｂ）に対向し、トレンチ（２）の底面（２ａ）に対向しない。
【００１９】
本発明による半導体装置の製造方法は、半導体基板（１）に、素子分離のためのトレンチ（２）を形成する第１工程と、トレンチ（２）の内壁を被覆する酸化シリコン膜（３）を形成する第２工程と、酸化シリコン膜（３）の上に、窒化シリコンと酸化窒化シリコンとからなる群のうちから選ばれた一の材料で形成された絶縁膜（４）とを備えている。絶縁膜（４）は、トレンチ（２）の底面（２ａ）に対向する第１部分と、トレンチ（２）の側面（２ｂ）に対向する第２部分とを含み、第１部分の膜厚は、第２部分の膜厚よりも薄い。酸化シリコン膜（３）は、半導体基板（１）に圧縮応力を作用する。一方、窒化シリコンと酸化窒化シリコンとからなる群のうちから選ばれた一の材料で形成された絶縁膜（４）は、半導体基板（１）に引っ張り応力を作用する。このとき、酸化シリコン膜（３）によって半導体基板（１）に印加される応力の大きさは、半導体基板（１）のうちトレンチ（２）の底面（２ａ）の近傍の部分と、トレンチ（２）の側面（２ｂ）の近傍の部分とで異なる。絶縁膜（４）のうちのトレンチ（２）の底面（２ａ）に対向する第１部分の膜厚（Ｘ）が、トレンチ（２）の側面（２ｂ）に対向する第２部分の膜厚（Ｙ）よりも薄いことにより、半導体基板（１）に印加される応力をより小さくすることができる。
【００２０】
本発明による半導体装置の製造方法は、半導体基板（１）に、素子分離のためのトレンチ（２）を形成する第１工程と、トレンチ（２）の内壁を被覆する酸化シリコン膜（３）を形成する第２工程と、酸化シリコン膜（３）の上に、窒化シリコンと酸化窒化シリコンとからなる群のうちから選ばれた一の材料で形成された絶縁膜（４）とを備えている。絶縁膜（４）は、トレンチ（２）の側面（２ｂ）に対向し、トレンチ（２）の底面（２ａ）に対向しない。
【００２１】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明による半導体装置及びその製造方法の実施の一形態を説明する。
【００２２】
本発明による半導体装置の実施の一形態では、図１に示されているように、シリコン基板１に、素子分離のためのトレンチ２が形成されている。トレンチ２の内面は、酸化シリコン膜３により被覆されている。酸化シリコン膜３は、ライナ４により被覆されている。ライナ４の上には酸化シリコン膜５が形成され、トレンチ２は、酸化シリコン膜３、ライナ４、酸化シリコン膜５により埋め込まれている。
【００２３】
ライナ４は、窒化シリコン膜や酸化窒化シリコン膜のように、圧縮応力である内部応力を有し、シリコン基板１に引っ張り応力を作用する絶縁膜で形成されている。このように形成されているライナ４は、シリコン基板１に印加される応力を緩和する。酸化シリコン膜３、５は、引っ張り応力である内部応力を有し、シリコン基板１に圧縮応力を印加する。圧縮応力である内部応力を有し、シリコン基板１に引っ張り応力を作用するライナ４が形成されることにより、シリコン基板１に作用する応力が緩和される。
【００２４】
ライナ４のうち、トレンチ２の底面２ａに対向する部分の膜厚Ｘは、トレンチ２の側面２ｂに対向する部分の膜厚Ｙよりも薄くされ、その結果、シリコン基板１に作用する応力が一層小さくされている。発明者は、シリコン基板１のうちのトレンチ２の底面２ａの近傍の部分に印加される応力が、トレンチ２の側面２ｂの近傍の部分に印加される応力と異なることも小さいことを見出した。この応力の違いに対応して、膜厚Ｘが膜厚Ｙよりも薄くされることにより、シリコン基板１に作用する応力の一層の抑制が実現されている。
【００２５】
図２は、図１中のトレンチ２の底面の近傍の位置Ａと、トレンチ２の側面の近傍の位置Ｂとにおいて、シリコン基板１に作用する応力を示す。シリコン基板１に作用する応力は、収束電子線回折（Ｃｏｎｖｅｒｇｅｎｔ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ： ＣＢＥＤ）法により測定されている。線分１１は、図１と同様の構造においてライナ４が設けられなかった場合に、シリコン基板１に作用する応力を示す。線分１２は、図１と同様の構造において、ライナ４の膜厚が均一にされた場合に、シリコン基板１に作用する応力を示す。線分１３は、図１に示された構造を有する半導体装置においてシリコン基板１に作用する応力を示す。
【００２６】
線分１２が示しているように、ライナ４の膜厚が均一である場合、トレンチ２の側面の近傍の位置Ｂにおいてシリコン基板１に作用する応力は小さいが、トレンチ２の底面の近傍の位置Ａにおいて、かなりの引っ張り応力がシリコン基板１に作用する。これは、ライナ４は、位置Ａにおいて、過剰な引っ張り応力をシリコン基板１に作用していることを意味している。
【００２７】
一方、線分１３が示しているように、ライナ４のうち、トレンチ２の底面２ａに対向する部分の膜厚Ｘを、トレンチ２の側面２ｂに対向する部分の膜厚Ｙよりも薄くすることにより、過剰な引っ張り応力がシリコン基板１に作用することが防がれ、これにより位置Ａにおいてシリコン基板１に作用する応力を極めて小さくすることができる。
【００２８】
図１において、ライナ４のうち、トレンチ２の底面２ａに対向する部分の膜厚Ｘは、シリコン基板１に作用する応力に応じて調整される。このとき、シリコン基板１に作用する応力の大きさによっては、図３に示されているように、膜厚Ｘが０である、即ち、ライナ４のうち、トレンチ２の底面２ａに対向する部分が実質的に存在しないことが可能である。
【００２９】
続いて、図１に示された半導体装置の製造方法を説明する。
【００３０】
図４に示されているように、シリコン基板１の表面が熱酸化され、犠牲酸化膜６が形成される。犠牲酸化膜６の膜厚は、典型的には、１０〜２０ｎｍである。
【００３１】
続いて、図５に示されているように、犠牲酸化膜６の上に窒化シリコン膜７が形成される。窒化シリコン膜７の膜厚は、典型的には、１００〜２００ｎｍである。
【００３２】
続いて、犠牲酸化膜６と窒化シリコン膜７とが、当業者にとって周知の技術によりパターニングされる。更に、パターニングされた犠牲酸化膜６と窒化シリコン膜７とをマスクとしてシリコン基板１がエッチングされ、図６に示されているように、トレンチ２が形成される。
【００３３】
続いて、トレンチ２の内面が熱酸化され、酸化シリコン膜３が形成される。酸化シリコン膜３の膜厚は、典型的には、１０〜３０ｎｍである。
【００３４】
続いて、図７に示されているように、シリコン基板１の表面側の全面に、窒化シリコン膜８が形成される。窒化シリコン膜８は、例えば、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成され、窒化シリコン膜８の膜厚は、実質的に均一である。窒化シリコン膜８の膜厚は、典型的には、３〜１０ｎｍである。窒化シリコン膜８は、形成された窒化シリコン膜８が内部応力として圧縮応力を有するような成膜条件で形成される。このとき、窒化シリコン膜８の代わりに、内部応力として圧縮応力を有する他の絶縁膜が形成されることが可能であり、例えば、窒化シリコン膜８の代わりに酸化窒化シリコン膜が形成され得る。
【００３５】
続いて、図８に示されているように、窒化シリコン膜８が、シリコン基板１の表面側から、シリコン基板１の厚み方向に異方的にエッチングされる。これにより、窒化シリコン膜８のうち、トレンチ２の底面２ａに対向する部分の膜厚が、トレンチ２の側面２ｂに対向する部分の膜厚よりも薄くなる。このとき、図３に示されているように、ライナ４がトレンチ２の側面２ｂに対向する部分にのみ形成される場合には、窒化シリコン膜８のうち、トレンチ２の底面２ａに対向する部分は、実質的に完全に除去される。窒化シリコン膜８のエッチングは、イオンミリングのように物理的エッチングにより行われることにより行われることが可能であり、また、物理的なエッチングと化学的なエッチングとが併用されて行われることも可能である。
【００３６】
続いて、図９に示されているように、酸化シリコン膜９が、ＣＶＤ法によりシリコン基板１の表面側の全面に形成され、トレンチ２の内部が埋め込まれる。
【００３７】
続いて、図１０に示されているように、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、酸化シリコン膜９のうち、トレンチ２の内部並びに犠牲酸化膜６及び窒化シリコン膜７に設けられた開口の内部にない部分が除去される。ＣＭＰが行われるとき、窒化シリコン膜８と窒化シリコン膜７とは、ストッパとして作用する。
【００３８】
続いて、シリコン基板１が加熱されたリン酸により処理される。リン酸による処理により、図１１に示されているように、窒化シリコン膜７と、窒化シリコン膜８のうちのトレンチ２の内部にない部分とが除去される。窒化シリコン膜８のうち、除去されなかった部分は、ライナ４となる。
【００３９】
続いて、シリコン基板１がフッ酸により処理される。フッ酸による処理により、犠牲酸化膜６と、酸化シリコン膜９のうちのトレンチ２の内部にない部分とが除去され、図１（又は図３）に示された半導体装置が形成される。その後、当業者にとって周知の技術により、ＭＯＳトランジスタその他の素子が形成され、ＬＳＩが製造される。
【００４０】
本実施の形態の半導体装置では、ライナ４のうちのトレンチ２の底面２ａに対向する部分の膜厚Ｘが、トレンチ２の側面２ｂに対向する部分の膜厚Ｙよりも薄くされ、又は、膜厚Ｘが０にされ、これによりシリコン基板１に作用する応力をより小さくすることが可能である。
【００４１】
【発明の効果】
本発明により、トレンチ分離を採用した半導体装置の半導体基板に印加される応力を、一層小さくする技術が提供される。
【図面の簡単な説明】
【図１】図１は、本発明による半導体装置の実施の一形態を示す。
【図２】図２は、本発明による半導体装置の実施の一形態において、シリコン基板１に作用する応力を示す。
【図３】図３は、本発明による半導体装置の実施の一形態の変形例を示す
【図４】図４は、本発明による半導体装置の実施の一形態の製造方法を示す。
【図５】図５は、本発明による半導体装置の実施の一形態の製造方法を示す。
【図６】図６は、本発明による半導体装置の実施の一形態の製造方法を示す。
【図７】図７は、本発明による半導体装置の実施の一形態の製造方法を示す。
【図８】図８は、本発明による半導体装置の実施の一形態の製造方法を示す。
【図９】図９は、本発明による半導体装置の実施の一形態の製造方法を示す。
【図１０】図１０は、本発明による半導体装置の実施の一形態の製造方法を示す。
【図１１】図１１は、本発明による半導体装置の実施の一形態の製造方法を示す。
【図１２】図１２は、従来の半導体装置を示す。
【符号の説明】
１：シリコン基板
２：トレンチ
３：酸化シリコン膜
４：ライナ
５：酸化シリコン膜
６：犠牲酸化膜
７：窒化シリコン膜
８：窒化シリコン膜
９：酸化シリコン膜
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。本発明は、特に、トレンチ分離技術が使用されている半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
集積度が高いＬＳＩでは、素子分離のためにトレンチ分離（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）が広く採用されている。素子分離法としては、ＬＳＩの黎明期からＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法が広く使用されてきた。しかし、バーズビークの抑制と素子分離能力の両立が困難である点から、ＬＯＣＯＳ法ではＬＳＩの高集積化が困難になってきている。そこで、シリコン基板に設けられた溝（トレンチ）を絶縁物により埋めることによって素子分離領域を形成するトレンチ分離法が、ＬＯＣＯＳ法に代わって採用されるようになってきている。
【０００３】
図１２は、典型的な、トレンチ分離を使用した半導体装置の構造を示す。シリコン基板１０１にトレンチ（溝）１０２が形成されている。トレンチ１０２の内面は、熱酸化により形成された酸化シリコン膜１０３に被覆されている。酸化シリコン膜１０３の上面には、窒化シリコンで形成されたライナ１０４が形成されている。ライナ１０４の上面には、酸化シリコン膜１０５が形成され、トレンチ１０２が埋め込まれている。
【０００４】
ライナ１０４は、シリコン基板１０１に発生する内部応力を緩和するために設けられている。トレンチ分離法では、シリコン基板１０１と酸化シリコン膜１０３及び１０５との熱膨張係数の相違により、シリコン基板１０１に応力が印加される。シリコン基板１０１への応力の印加は、シリコン基板１０１に結晶欠陥を発生し、その結果、接合リーク電流が増加して半導体装置の誤動作を招く。ライナ１０４は、シリコン基板１０１に印加される応力を緩和し、半導体装置の信頼性を向上する。
【０００５】
トレンチ分離を採用した半導体装置の半導体基板に印加される応力は、なるべく小さいことが望まれる。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、トレンチ分離を採用した半導体装置の半導体基板に印加される応力を、一層小さくする技術を提供することにある。
【０００７】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用される番号・符号を用いて、課題を解決するための手段が説明される。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００８】
本発明による半導体装置は、素子分離のためのトレンチ（２）が設けられた半導体基板（１）と、トレンチ（２）に対向して形成され、半導体基板（１）にかかっている応力を緩和する絶縁膜（４）とを備えている。絶縁膜（４）は、トレンチ（２）の底面（２ａ）に対向する第１部分と、トレンチ（２）の側面（２ｂ）に対向する第２部分とを含む。トレンチ（２）の底面（２ａ）に対向する第１部分の膜厚（Ｘ）は、トレンチ（２）の側面（２ｂ）に対向する第２部分の膜厚（Ｙ）よりも薄い。半導体基板（１）のうちトレンチ（２）の底面（２ａ）の近傍の部分と、トレンチ（２）の側面（２ｂ）の近傍の部分とでは、印加される応力の大きさが異なる。トレンチ（２）の底面（２ａ）に対向する第１部分の膜厚（Ｘ）が、トレンチ（２）の側面（２ｂ）に対向する第２部分の膜厚（Ｙ）よりも薄いことにより、半導体基板（１）に印加される応力をより小さくすることができる。
【０００９】
このとき、トレンチ（２）の底面（２ａ）に対向する第１部分の膜厚（Ｘ）は、０であることが可能である。即ち、絶縁膜（４）は、トレンチ（２）の側面（２ｂ）に対向し、トレンチ（２）の底面（２ａ）に対向しないことが可能である。この場合でも、半導体基板（１）に印加される応力をより小さくすることが可能である。
【００１０】
当該半導体装置が、前記トレンチの内部に位置し、且つ、前記半導体基板に圧縮応力を作用する他の絶縁膜を備えている場合、絶縁膜（４）が半導体基板に作用する応力は、引っ張り応力であることが好ましい。
【００１１】
本発明による半導体装置は、素子分離のためのトレンチ（２）が設けられた半導体基板（１）と、トレンチ（２）の内壁に形成された酸化シリコン膜（３）と、酸化シリコン膜（３）の上に形成され、且つ、半導体基板（１）に引っ張り応力を作用する絶縁膜（４）とを備えている。絶縁膜（４）は、トレンチ（２）の底面（２ａ）に対向する第１部分と、トレンチ（２）の側面（２ｂ）に対向する第２部分とを含む。トレンチ（２）の底面（２ａ）に対向する第１部分の膜厚（Ｘ）は、トレンチ（２）の側面（２ｂ）に対向する第２部分の膜厚（Ｙ）よりも薄い。酸化シリコン膜（３）は、半導体基板（１）に圧縮応力を作用する。このとき、半導体基板（１）に引っ張り応力を作用する絶縁膜（４）のうちのトレンチ（２）の底面（２ａ）に対向する第１部分の膜厚（Ｘ）が、トレンチ（２）の側面（２ｂ）に対向する第２部分の膜厚（Ｙ）よりも薄いことにより、半導体基板（１）に印加される応力をより小さくすることができる。
【００１２】
上述の絶縁膜（４）は、窒化シリコンと酸化窒化シリコンとからなる群のうちから選ばれた一の材料で形成されることが好ましい。
【００１３】
本発明による半導体装置は、素子分離のためのトレンチ（２）が設けられた半導体基板（１）と、トレンチ（２）の内壁に形成された酸化シリコン膜（３）と、酸化シリコン膜（３）の上に、窒化シリコンと酸化窒化シリコンとからなる群のうちから選ばれた一の材料で形成された絶縁膜（４）とを備えている。絶縁膜（４）は、トレンチ（２）の底面（２ａ）に対向する第１部分と、トレンチ（２）の側面（２ｂ）に対向する第２部分とを含み、第１部分の膜厚は、第２部分の膜厚よりも薄い。酸化シリコン膜（３）は、半導体基板（１）に圧縮応力を作用する。一方、窒化シリコンと酸化窒化シリコンとからなる群のうちから選ばれた一の材料で形成された絶縁膜（４）は、半導体基板（１）に引っ張り応力を作用する。このとき、酸化シリコン膜（３）によって半導体基板（１）に印加される応力の大きさは、半導体基板（１）のうちトレンチ（２）の底面（２ａ）の近傍の部分と、トレンチ（２）の側面（２ｂ）の近傍の部分とで異なる。絶縁膜（４）のうちのトレンチ（２）の底面（２ａ）に対向する第１部分の膜厚（Ｘ）が、トレンチ（２）の側面（２ｂ）に対向する第２部分の膜厚（Ｙ）よりも薄いことにより、半導体基板（１）に印加される応力をより小さくすることができる。
【００１４】
このとき、トレンチ（２）の底面（２ａ）に対向する第１部分の膜厚（Ｘ）は、０であることが可能である。即ち、絶縁膜（４）は、トレンチ（２）の側面（２ｂ）に対向し、トレンチ（２）の底面（２ａ）に対向しないことが可能である。この場合でも、半導体基板（１）に印加される応力をより小さくすることが可能である。
【００１５】
本発明による半導体装置の製造方法は、半導体基板（１）に、素子分離のためのトレンチ（２）を形成する第１工程と、半導体基板（１）にかかっている応力を緩和する絶縁膜（４）を、トレンチ（２）に対向して形成する第２工程とを備えている。絶縁膜（４）のうちのトレンチ（２）の底面（２ａ）に対向する第１部分の膜厚は、絶縁膜（４）のうちのトレンチ（２）の側面（２ｂ）に対向する第２部分の膜厚よりも薄い。
【００１６】
本発明による半導体装置の製造方法は、半導体基板（１）に、素子分離のためのトレンチ（２）を形成する第１工程と、半導体基板（１）にかかっている応力を緩和する絶縁膜（４）を、トレンチ（２）に対向して形成する第２工程とを備えている。絶縁膜（４）は、トレンチ（２）の側面（２ｂ）に対向し、トレンチ（２）の底面（２ａ）に対向しない。
【００１７】
本発明による半導体装置の製造方法は、半導体基板（１）に、素子分離のためのトレンチ（２）を形成する第１工程と、トレンチ（２）の内壁を被覆する酸化シリコン膜（３）を形成する第２工程と、酸化シリコン膜（３）の上に、半導体基板（１）にかかっている応力を緩和する絶縁膜（４）を形成する第３工程とを備えている。絶縁膜（４）は、トレンチ（２）の底面（２ａ）に対向する第１部分と、トレンチ（２）の側面（２ｂ）に対向する第２部分とを含む。トレンチ（２）の底面（２ａ）に対向する第１部分の膜厚は、トレンチ（２）の側面（２ｂ）に対向する第２部分の膜厚よりも薄い。
【００１８】
本発明による半導体装置の製造方法は、半導体基板（１）に、素子分離のためのトレンチ（２）を形成する第１工程と、トレンチ（２）の内壁を被覆する酸化シリコン膜（３）を形成する第２工程と、酸化シリコン膜（３）の上に、半導体基板（１）に引っ張り応力を作用する絶縁膜（４）を形成する第３工程とを備えている。絶縁膜（４）は、トレンチ（２）の側面（２ｂ）に対向し、トレンチ（２）の底面（２ａ）に対向しない。
【００１９】
本発明による半導体装置の製造方法は、半導体基板（１）に、素子分離のためのトレンチ（２）を形成する第１工程と、トレンチ（２）の内壁を被覆する酸化シリコン膜（３）を形成する第２工程と、酸化シリコン膜（３）の上に、窒化シリコンと酸化窒化シリコンとからなる群のうちから選ばれた一の材料で形成された絶縁膜（４）とを備えている。絶縁膜（４）は、トレンチ（２）の底面（２ａ）に対向する第１部分と、トレンチ（２）の側面（２ｂ）に対向する第２部分とを含み、第１部分の膜厚は、第２部分の膜厚よりも薄い。酸化シリコン膜（３）は、半導体基板（１）に圧縮応力を作用する。一方、窒化シリコンと酸化窒化シリコンとからなる群のうちから選ばれた一の材料で形成された絶縁膜（４）は、半導体基板（１）に引っ張り応力を作用する。このとき、酸化シリコン膜（３）によって半導体基板（１）に印加される応力の大きさは、半導体基板（１）のうちトレンチ（２）の底面（２ａ）の近傍の部分と、トレンチ（２）の側面（２ｂ）の近傍の部分とで異なる。絶縁膜（４）のうちのトレンチ（２）の底面（２ａ）に対向する第１部分の膜厚（Ｘ）が、トレンチ（２）の側面（２ｂ）に対向する第２部分の膜厚（Ｙ）よりも薄いことにより、半導体基板（１）に印加される応力をより小さくすることができる。
【００２０】
本発明による半導体装置の製造方法は、半導体基板（１）に、素子分離のためのトレンチ（２）を形成する第１工程と、トレンチ（２）の内壁を被覆する酸化シリコン膜（３）を形成する第２工程と、酸化シリコン膜（３）の上に、窒化シリコンと酸化窒化シリコンとからなる群のうちから選ばれた一の材料で形成された絶縁膜（４）とを備えている。絶縁膜（４）は、トレンチ（２）の側面（２ｂ）に対向し、トレンチ（２）の底面（２ａ）に対向しない。
【００２１】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明による半導体装置及びその製造方法の実施の一形態を説明する。
【００２２】
本発明による半導体装置の実施の一形態では、図１に示されているように、シリコン基板１に、素子分離のためのトレンチ２が形成されている。トレンチ２の内面は、酸化シリコン膜３により被覆されている。酸化シリコン膜３は、ライナ４により被覆されている。ライナ４の上には酸化シリコン膜５が形成され、トレンチ２は、酸化シリコン膜３、ライナ４、酸化シリコン膜５により埋め込まれている。
【００２３】
ライナ４は、窒化シリコン膜や酸化窒化シリコン膜のように、圧縮応力である内部応力を有し、シリコン基板１に引っ張り応力を作用する絶縁膜で形成されている。このように形成されているライナ４は、シリコン基板１に印加される応力を緩和する。酸化シリコン膜３、５は、引っ張り応力である内部応力を有し、シリコン基板１に圧縮応力を印加する。圧縮応力である内部応力を有し、シリコン基板１に引っ張り応力を作用するライナ４が形成されることにより、シリコン基板１に作用する応力が緩和される。
【００２４】
ライナ４のうち、トレンチ２の底面２ａに対向する部分の膜厚Ｘは、トレンチ２の側面２ｂに対向する部分の膜厚Ｙよりも薄くされ、その結果、シリコン基板１に作用する応力が一層小さくされている。発明者は、シリコン基板１のうちのトレンチ２の底面２ａの近傍の部分に印加される応力が、トレンチ２の側面２ｂの近傍の部分に印加される応力と異なることも小さいことを見出した。この応力の違いに対応して、膜厚Ｘが膜厚Ｙよりも薄くされることにより、シリコン基板１に作用する応力の一層の抑制が実現されている。
【００２５】
図２は、図１中のトレンチ２の底面の近傍の位置Ａと、トレンチ２の側面の近傍の位置Ｂとにおいて、シリコン基板１に作用する応力を示す。シリコン基板１に作用する応力は、収束電子線回折（Ｃｏｎｖｅｒｇｅｎｔ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ： ＣＢＥＤ）法により測定されている。線分１１は、図１と同様の構造においてライナ４が設けられなかった場合に、シリコン基板１に作用する応力を示す。線分１２は、図１と同様の構造において、ライナ４の膜厚が均一にされた場合に、シリコン基板１に作用する応力を示す。線分１３は、図１に示された構造を有する半導体装置においてシリコン基板１に作用する応力を示す。
【００２６】
線分１２が示しているように、ライナ４の膜厚が均一である場合、トレンチ２の側面の近傍の位置Ｂにおいてシリコン基板１に作用する応力は小さいが、トレンチ２の底面の近傍の位置Ａにおいて、かなりの引っ張り応力がシリコン基板１に作用する。これは、ライナ４は、位置Ａにおいて、過剰な引っ張り応力をシリコン基板１に作用していることを意味している。
【００２７】
一方、線分１３が示しているように、ライナ４のうち、トレンチ２の底面２ａに対向する部分の膜厚Ｘを、トレンチ２の側面２ｂに対向する部分の膜厚Ｙよりも薄くすることにより、過剰な引っ張り応力がシリコン基板１に作用することが防がれ、これにより位置Ａにおいてシリコン基板１に作用する応力を極めて小さくすることができる。
【００２８】
図１において、ライナ４のうち、トレンチ２の底面２ａに対向する部分の膜厚Ｘは、シリコン基板１に作用する応力に応じて調整される。このとき、シリコン基板１に作用する応力の大きさによっては、図３に示されているように、膜厚Ｘが０である、即ち、ライナ４のうち、トレンチ２の底面２ａに対向する部分が実質的に存在しないことが可能である。
【００２９】
続いて、図１に示された半導体装置の製造方法を説明する。
【００３０】
図４に示されているように、シリコン基板１の表面が熱酸化され、犠牲酸化膜６が形成される。犠牲酸化膜６の膜厚は、典型的には、１０〜２０ｎｍである。
【００３１】
続いて、図５に示されているように、犠牲酸化膜６の上に窒化シリコン膜７が形成される。窒化シリコン膜７の膜厚は、典型的には、１００〜２００ｎｍである。
【００３２】
続いて、犠牲酸化膜６と窒化シリコン膜７とが、当業者にとって周知の技術によりパターニングされる。更に、パターニングされた犠牲酸化膜６と窒化シリコン膜７とをマスクとしてシリコン基板１がエッチングされ、図６に示されているように、トレンチ２が形成される。
【００３３】
続いて、トレンチ２の内面が熱酸化され、酸化シリコン膜３が形成される。酸化シリコン膜３の膜厚は、典型的には、１０〜３０ｎｍである。
【００３４】
続いて、図７に示されているように、シリコン基板１の表面側の全面に、窒化シリコン膜８が形成される。窒化シリコン膜８は、例えば、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成され、窒化シリコン膜８の膜厚は、実質的に均一である。窒化シリコン膜８の膜厚は、典型的には、３〜１０ｎｍである。窒化シリコン膜８は、形成された窒化シリコン膜８が内部応力として圧縮応力を有するような成膜条件で形成される。このとき、窒化シリコン膜８の代わりに、内部応力として圧縮応力を有する他の絶縁膜が形成されることが可能であり、例えば、窒化シリコン膜８の代わりに酸化窒化シリコン膜が形成され得る。
【００３５】
続いて、図８に示されているように、窒化シリコン膜８が、シリコン基板１の表面側から、シリコン基板１の厚み方向に異方的にエッチングされる。これにより、窒化シリコン膜８のうち、トレンチ２の底面２ａに対向する部分の膜厚が、トレンチ２の側面２ｂに対向する部分の膜厚よりも薄くなる。このとき、図３に示されているように、ライナ４がトレンチ２の側面２ｂに対向する部分にのみ形成される場合には、窒化シリコン膜８のうち、トレンチ２の底面２ａに対向する部分は、実質的に完全に除去される。窒化シリコン膜８のエッチングは、イオンミリングのように物理的エッチングにより行われることにより行われることが可能であり、また、物理的なエッチングと化学的なエッチングとが併用されて行われることも可能である。
【００３６】
続いて、図９に示されているように、酸化シリコン膜９が、ＣＶＤ法によりシリコン基板１の表面側の全面に形成され、トレンチ２の内部が埋め込まれる。
【００３７】
続いて、図１０に示されているように、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、酸化シリコン膜９のうち、トレンチ２の内部並びに犠牲酸化膜６及び窒化シリコン膜７に設けられた開口の内部にない部分が除去される。ＣＭＰが行われるとき、窒化シリコン膜８と窒化シリコン膜７とは、ストッパとして作用する。
【００３８】
続いて、シリコン基板１が加熱されたリン酸により処理される。リン酸による処理により、図１１に示されているように、窒化シリコン膜７と、窒化シリコン膜８のうちのトレンチ２の内部にない部分とが除去される。窒化シリコン膜８のうち、除去されなかった部分は、ライナ４となる。
【００３９】
続いて、シリコン基板１がフッ酸により処理される。フッ酸による処理により、犠牲酸化膜６と、酸化シリコン膜９のうちのトレンチ２の内部にない部分とが除去され、図１（又は図３）に示された半導体装置が形成される。その後、当業者にとって周知の技術により、ＭＯＳトランジスタその他の素子が形成され、ＬＳＩが製造される。
【００４０】
本実施の形態の半導体装置では、ライナ４のうちのトレンチ２の底面２ａに対向する部分の膜厚Ｘが、トレンチ２の側面２ｂに対向する部分の膜厚Ｙよりも薄くされ、又は、膜厚Ｘが０にされ、これによりシリコン基板１に作用する応力をより小さくすることが可能である。
【００４１】
【発明の効果】
本発明により、トレンチ分離を採用した半導体装置の半導体基板に印加される応力を、一層小さくする技術が提供される。
【図面の簡単な説明】
【図１】図１は、本発明による半導体装置の実施の一形態を示す。
【図２】図２は、本発明による半導体装置の実施の一形態において、シリコン基板１に作用する応力を示す。
【図３】図３は、本発明による半導体装置の実施の一形態の変形例を示す
【図４】図４は、本発明による半導体装置の実施の一形態の製造方法を示す。
【図５】図５は、本発明による半導体装置の実施の一形態の製造方法を示す。
【図６】図６は、本発明による半導体装置の実施の一形態の製造方法を示す。
【図７】図７は、本発明による半導体装置の実施の一形態の製造方法を示す。
【図８】図８は、本発明による半導体装置の実施の一形態の製造方法を示す。
【図９】図９は、本発明による半導体装置の実施の一形態の製造方法を示す。
【図１０】図１０は、本発明による半導体装置の実施の一形態の製造方法を示す。
【図１１】図１１は、本発明による半導体装置の実施の一形態の製造方法を示す。
【図１２】図１２は、従来の半導体装置を示す。
【符号の説明】
１：シリコン基板
２：トレンチ
３：酸化シリコン膜
４：ライナ
５：酸化シリコン膜
６：犠牲酸化膜
７：窒化シリコン膜
８：窒化シリコン膜
９：酸化シリコン膜
Claims (10)
- 素子分離のためのトレンチが設けられた半導体基板と、
前記トレンチに対向して形成され、前記半導体基板にかかっている応力を緩和する絶縁膜
とを備え、
前記絶縁膜は、
前記トレンチの底面に対向する第１部分と、
前記トレンチの側面に対向する第２部分
とを含み、
前記第１部分の膜厚は、前記第２部分の膜厚よりも薄い
半導体装置。 - 請求項１に記載の半導体装置において、
更に、前記トレンチの内部に位置し、且つ、前記半導体基板に圧縮応力を作用する他の絶縁膜を備え、
前記絶縁膜は、前記半導体基板に引っ張り応力を作用する
半導体装置。 - 素子分離のためのトレンチが設けられた半導体基板と、
前記トレンチの内壁に形成された酸化シリコン膜と、
前記酸化シリコン膜の上に形成され、且つ、前記半導体基板に引っ張り応力を作用する絶縁膜
とを備え、
前記絶縁膜は、
前記トレンチの底面に対向する第１部分と、
前記トレンチの側面に対向する第２部分
とを含み、
前記第１部分の膜厚は、前記第２部分の膜厚よりも薄い
半導体装置。 - 請求項１から請求項３のいずれか一に記載の半導体装置において、
前記絶縁膜は、窒化シリコンと酸化窒化シリコンとからなる群のうちから選ばれた一の材料で形成された
半導体装置。 - 素子分離のためのトレンチが設けられた半導体基板と、
トレンチの内壁に形成された酸化シリコン膜と、
前記酸化シリコン膜の上に、窒化シリコンと酸化窒化シリコンとからなる群のうちから選ばれた一の材料で形成された絶縁膜
とを備え、
前記絶縁膜は、
前記トレンチの底面に対向する第１部分と、
前記トレンチの側面に対向する第２部分
とを含み、
前記第１部分の膜厚は、前記第２部分の膜厚よりも薄い
半導体装置。 - 半導体基板に、素子分離のためのトレンチを形成する第１工程と、
前記半導体基板の応力を緩和する絶縁膜を、前記トレンチに対向して形成する第２工程
とを備え、
前記絶縁膜のうちの前記トレンチの底面に対向する第１部分の膜厚は、前記絶縁膜のうちの前記トレンチの側面に対向する第２部分の膜厚よりも薄い
半導体装置の製造方法。 - 請求項６に記載の半導体装置の製造方法において、
更に、前記トレンチの内部に位置し、且つ、前記半導体基板に圧縮応力を作用する他の絶縁膜を形成する第３工程を備え、
前記絶縁膜は、前記半導体基板に引っ張り応力を作用する
半導体装置の製造方法。 - 半導体基板に、素子分離のためのトレンチを形成する第１工程と、
前記トレンチの内壁を被覆する酸化シリコン膜を形成する第２工程と、
前記酸化シリコン膜の上に、前記半導体基板に引っ張り応力を作用する絶縁膜を形成する第３工程
とを備え、
前記絶縁膜のうちの前記トレンチの底面に対向する第１部分の膜厚は、前記絶縁膜のうちの前記トレンチの側面に対向する第２部分の膜厚よりも薄い
半導体装置の製造方法。 - 請求項６から請求項８のいずれか一に記載の半導体装置の製造方法において、
前記絶縁膜は、窒化シリコンと酸化窒化シリコンとからなる群のうちから選ばれた一の材料で形成された
半導体装置の製造方法。 - 半導体基板に、素子分離のためのトレンチを形成する第１工程と、
前記トレンチの内壁を被覆する酸化シリコン膜を形成する第２工程と、
前記酸化シリコン膜の上に、窒化シリコンと酸化窒化シリコンとからなる群のうちから選ばれた一の材料により絶縁膜を形成する第３工程
とを備え、
前記絶縁膜のうちの前記トレンチの底面に対向する第１部分の膜厚は、前記絶縁膜のうちの前記トレンチの側面に対向する第２部分の膜厚よりも薄い
半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001312034A JP3577024B2 (ja) | 2001-10-09 | 2001-10-09 | 半導体装置及びその製造方法 |
| US10/260,484 US6894363B2 (en) | 2001-10-09 | 2002-09-30 | Semiconductor device using shallow trench isolation and method of fabricating the same |
| TW091122692A TWI270165B (en) | 2001-10-09 | 2002-10-01 | Semiconductor device using shallow trench isolation and method of fabricating the same |
| KR1020020061163A KR20030030896A (ko) | 2001-10-09 | 2002-10-08 | 쉘로우 트렌치 분리법을 사용하는 반도체 장치 및 그 제조방법 |
| US10/731,747 US7060588B2 (en) | 2001-10-09 | 2003-12-09 | Semiconductor device using shallow trench isolation and method of fabricating the same |
| KR1020040091361A KR20040101969A (ko) | 2001-10-09 | 2004-11-10 | 쉘로우 트렌치 분리법을 사용하는 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001312034A JP3577024B2 (ja) | 2001-10-09 | 2001-10-09 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124302A JP2003124302A (ja) | 2003-04-25 |
| JP3577024B2 true JP3577024B2 (ja) | 2004-10-13 |
Family
ID=19130750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001312034A Expired - Fee Related JP3577024B2 (ja) | 2001-10-09 | 2001-10-09 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6894363B2 (ja) |
| JP (1) | JP3577024B2 (ja) |
| KR (2) | KR20030030896A (ja) |
| TW (1) | TWI270165B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6657276B1 (en) * | 2001-12-10 | 2003-12-02 | Advanced Micro Devices, Inc. | Shallow trench isolation (STI) region with high-K liner and method of formation |
| KR100499642B1 (ko) * | 2003-09-05 | 2005-07-05 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 제조 방법 |
| KR100677766B1 (ko) * | 2003-11-28 | 2007-02-05 | 주식회사 하이닉스반도체 | 트렌치형 소자분리막을 갖는 반도체 소자 및 그의 제조 방법 |
| JP4515951B2 (ja) * | 2005-03-31 | 2010-08-04 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US7586158B2 (en) * | 2005-07-07 | 2009-09-08 | Infineon Technologies Ag | Piezoelectric stress liner for bulk and SOI |
| US7183162B1 (en) * | 2005-11-21 | 2007-02-27 | Intel Corporation | Method of forming non-volatile memory cell using sacrificial pillar spacers and non-volatile memory cell formed according to the method |
| KR100764742B1 (ko) * | 2006-06-16 | 2007-10-08 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US7652335B2 (en) * | 2007-10-17 | 2010-01-26 | Toshiba America Electronics Components, Inc. | Reversely tapered contact structure compatible with dual stress liner process |
| TWI703673B (zh) * | 2018-09-27 | 2020-09-01 | 台灣積體電路製造股份有限公司 | 半導體裝置的製造方法以及半導體裝置 |
| US11201122B2 (en) | 2018-09-27 | 2021-12-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of fabricating semiconductor device with reduced warpage and better trench filling performance |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61239640A (ja) * | 1985-04-16 | 1986-10-24 | Nec Corp | 半導体装置 |
| JPH0199230A (ja) * | 1987-10-13 | 1989-04-18 | Matsushita Electric Ind Co Ltd | 分離領域形成方法 |
| JPH06163681A (ja) | 1992-11-17 | 1994-06-10 | Sumitomo Metal Ind Ltd | 半導体装置及びその製造方法 |
| US5719085A (en) * | 1995-09-29 | 1998-02-17 | Intel Corporation | Shallow trench isolation technique |
| US5985735A (en) * | 1995-09-29 | 1999-11-16 | Intel Corporation | Trench isolation process using nitrogen preconditioning to reduce crystal defects |
| TW336344B (en) | 1997-04-29 | 1998-07-11 | Taiwan Semiconductor Mfg Co Ltd | Trench isolation area and process for forming the same |
| US5726090A (en) * | 1997-05-01 | 1998-03-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gap-filling of O3 -TEOS for shallow trench isolation |
| JPH113936A (ja) * | 1997-06-13 | 1999-01-06 | Nec Corp | 半導体装置の製造方法 |
| US6008109A (en) * | 1997-12-19 | 1999-12-28 | Advanced Micro Devices, Inc. | Trench isolation structure having a low K dielectric encapsulated by oxide |
| JPH11214497A (ja) | 1998-01-23 | 1999-08-06 | Sony Corp | 半導体装置の素子分離用トレンチ構造 |
| TW368727B (en) * | 1998-03-17 | 1999-09-01 | United Microelectronics Corp | Manufacturing method for shallow trench isolation structure |
| JPH11284060A (ja) * | 1998-03-27 | 1999-10-15 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP3691963B2 (ja) * | 1998-05-28 | 2005-09-07 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6074927A (en) * | 1998-06-01 | 2000-06-13 | Advanced Micro Devices, Inc. | Shallow trench isolation formation with trench wall spacer |
| US5989978A (en) * | 1998-07-16 | 1999-11-23 | Chartered Semiconductor Manufacturing, Ltd. | Shallow trench isolation of MOSFETS with reduced corner parasitic currents |
| TW379412B (en) * | 1998-08-13 | 2000-01-11 | United Microelectronics Corp | Manufacturing method of shallow trench isolation structure |
| US6121064A (en) * | 1999-01-04 | 2000-09-19 | International Business Machines Corporation | STI fill for SOI which makes SOI inspectable |
| US6140208A (en) * | 1999-02-05 | 2000-10-31 | International Business Machines Corporation | Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications |
| JP2000294623A (ja) * | 1999-04-02 | 2000-10-20 | Fuji Electric Co Ltd | 誘電体分離基板の製造方法 |
| KR20010008560A (ko) * | 1999-07-02 | 2001-02-05 | 김영환 | 반도체소자의 소자분리막 형성방법 |
| KR100338767B1 (ko) * | 1999-10-12 | 2002-05-30 | 윤종용 | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 |
| TW448537B (en) * | 1999-10-29 | 2001-08-01 | Taiwan Semiconductor Mfg | Manufacturing method of shallow trench isolation |
| JP2001144170A (ja) * | 1999-11-11 | 2001-05-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100335495B1 (ko) * | 1999-11-12 | 2002-05-08 | 윤종용 | 디봇 발생을 방지하며 공정이 간단한 소자분리막의 제조방법 |
| US6221736B1 (en) * | 1999-12-09 | 2001-04-24 | United Semiconductor Corp. | Fabrication method for a shallow trench isolation structure |
| KR100557943B1 (ko) * | 2000-06-30 | 2006-03-10 | 주식회사 하이닉스반도체 | 플라즈마공정에 의한 에스티아이 공정의 특성개선방법 |
| US6740592B1 (en) * | 2001-12-03 | 2004-05-25 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation scheme for border-less contact process |
| US6828213B2 (en) * | 2002-03-21 | 2004-12-07 | Texas Instruments Incorporated | Method to improve STI nano gap fill and moat nitride pull back |
| US6576558B1 (en) * | 2002-10-02 | 2003-06-10 | Taiwan Semiconductor Manufacturing Company | High aspect ratio shallow trench using silicon implanted oxide |
| US6794269B1 (en) * | 2002-12-20 | 2004-09-21 | Cypress Semiconductor Corp. | Method for and structure formed from fabricating a relatively deep isolation structure |
-
2001
- 2001-10-09 JP JP2001312034A patent/JP3577024B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-30 US US10/260,484 patent/US6894363B2/en not_active Expired - Lifetime
- 2002-10-01 TW TW091122692A patent/TWI270165B/zh not_active IP Right Cessation
- 2002-10-08 KR KR1020020061163A patent/KR20030030896A/ko not_active Application Discontinuation
-
2003
- 2003-12-09 US US10/731,747 patent/US7060588B2/en not_active Expired - Lifetime
-
2004
- 2004-11-10 KR KR1020040091361A patent/KR20040101969A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030030896A (ko) | 2003-04-18 |
| US7060588B2 (en) | 2006-06-13 |
| US6894363B2 (en) | 2005-05-17 |
| US20040121553A1 (en) | 2004-06-24 |
| KR20040101969A (ko) | 2004-12-03 |
| US20030067051A1 (en) | 2003-04-10 |
| TWI270165B (en) | 2007-01-01 |
| JP2003124302A (ja) | 2003-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4573922B2 (ja) | トレンチ隔離部形成方法及びその構造 | |
| US6037237A (en) | Trench isolation methods utilizing composite oxide films | |
| US20010041421A1 (en) | Trench isolatoin regions having trench liners with recessed ends | |
| US6429136B2 (en) | Method for forming a shallow trench isolation structure in a semiconductor device | |
| JPH11233612A (ja) | 半導体装置のトレンチ隔離形成方法 | |
| JP3577024B2 (ja) | 半導体装置及びその製造方法 | |
| US6146974A (en) | Method of fabricating shallow trench isolation (STI) | |
| JP2001319968A (ja) | 半導体装置の製造方法 | |
| US5903040A (en) | Trench isolated integrated circuits including voids | |
| US5981353A (en) | Method of forming a shallow trench isolation region | |
| JP3703069B2 (ja) | シャロー・トレンチ・アイソレーションの形成方法 | |
| JP3171810B2 (ja) | 素子分離酸化膜の製造方法 | |
| US6211021B1 (en) | Method for forming a borderless contact | |
| JPH0786393A (ja) | 半導体素子の素子分離方法 | |
| JP3611226B2 (ja) | 半導体装置及びその製造方法 | |
| KR20020018168A (ko) | 반도체장치의 제조방법 | |
| KR100381849B1 (ko) | 트렌치 소자분리 방법 | |
| JP2000022153A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05102297A (ja) | 半導体装置の製造方法 | |
| US6444539B1 (en) | Method for producing a shallow trench isolation filled with thermal oxide | |
| JP2000306989A (ja) | 半導体装置の製造方法 | |
| US6261966B1 (en) | Method for improving trench isolation | |
| US6190995B1 (en) | Method of fabricating shallow trench isolation structure | |
| US7256100B2 (en) | Manufacturing method of semiconductor device having trench type element isolation | |
| KR100511896B1 (ko) | 에스오아이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040623 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040708 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |