JP2001319968A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001319968A
JP2001319968A JP2000136566A JP2000136566A JP2001319968A JP 2001319968 A JP2001319968 A JP 2001319968A JP 2000136566 A JP2000136566 A JP 2000136566A JP 2000136566 A JP2000136566 A JP 2000136566A JP 2001319968 A JP2001319968 A JP 2001319968A
Authority
JP
Japan
Prior art keywords
trench
oxide film
density plasma
plasma oxide
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000136566A
Other languages
English (en)
Inventor
Shinya Ito
信哉 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000136566A priority Critical patent/JP2001319968A/ja
Priority to US09/845,306 priority patent/US6436790B2/en
Publication of JP2001319968A publication Critical patent/JP2001319968A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 トレンチ内に埋め込まれた高密度プラズマ酸
化膜の応力を緩和するようにした半導体装置の製造方法
を提供する。 【解決手段】 素子分離領域を有する半導体装置の製造
方法において、シリコン基板１にトレンチ４を形成し、
トレンチ４が完全に埋め込まれないようにトレンチ４内
に高密度プラズマ酸化膜６を成膜し、その後、高密度プ
ラズマ酸化膜６に対して熱処理を行い、プラズマ酸化膜
６，７の成膜と熱処理とを複数回繰り返して、トレンチ
４内に完全に高密度プラズマ酸化膜６，７を埋め込むこ
とにより素子分離領域を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板に形成
されたトレンチ内に素子分離領域を形成するための半導
体装置の製造方法に関する。
【０００２】
【従来の技術】一般的に、半導体装置では、集積された
素子間を電気的に分離することが重要な要素の一つとな
っている。
【０００３】この目的のために、通常は、シリコン基板
にトレンチ（溝）を掘って絶縁物で埋め込むというトレ
ンチ素子分離法という手法が採用されている。微細なト
レンチを埋め込まなければならないことから、埋設材料
としては高密度プラズマ酸化膜が一般に用いられてい
る。
【０００４】しかしながら、この手法では、高密度プラ
ズマ酸化膜が成膜直後に大きな応力を持っているため、
トランジスタの性能が低下するという問題が起こる。
【０００５】例えば、IEDM (International Electron D
evice Meeting) Technical Digest(1999, pp.827-830)
にはトレンチ素子分離部による圧縮応力がトランジスタ
部にかかることによりNMOSトランジスタの性能が低下す
ることが記載されている。
【０００６】そこで、例えば、特開平11-176924号公報
には、トレンチ内壁に応力緩衝層としてシリコン窒化膜
等を薄く成膜するすることが開示されている。
【０００７】ここで、この従来の製造方法を、図５及び
図６を参照して説明する。
【０００８】まず、図５(a)に示すように、シリコン基
板５１上にパッド酸化膜５２とパッド窒化膜５３を成膜
し、フォトリソグラフィ工程とエッチングによりトレン
チパターンを形成する。パッド酸化膜５２は一般に熱酸
化で形成し、シリコン基板５１とパッド窒化膜５３の間
の応力を緩和させる役割をする。
【０００９】次に、図５(b)に示すように、パッド窒化
膜パターンをマスクとして、シリコン基板５１をエッチ
ングしてトレンチＴを形成する。
【００１０】続いて、エッチング時に発生するトレンチ
Ｔ近傍の結晶欠陥を回復させるために、トレンチＴの側
壁と底部に熱酸化膜５４を形成する。そして、後続工程
で形成される高密度プラズマ酸化膜の応力を緩和させる
ための緩衝層５５としてシリコン窒化膜（20〜100Å）
を形成する。
【００１１】次に、図５(c)に示すように、トレンチＴ
の内部を高密度プラズマ酸化膜５６で埋設し、化学的機
械的研磨（CMP）によって、トレンチＴ部分以外の高密
度プラズマ酸化膜１１を除去する。
【００１２】次に、図６に示すように、パッド窒化膜５
３とパッド酸化膜５２をウェットエッチングによって除
去して活性領域を露出させる。これ以降はトランジスタ
素子形成工程に続く。この技術はトレンチＴの内壁に応
力緩衝層５５を形成しているので、高密度プラズマ酸化
膜５６の応力緩和には一応の効果を奏している。
【００１３】しかし、高密度プラズマ酸化膜５６の圧縮
応力を緩和させるためには引っ張り応力を持つシリコン
窒化膜を緩衝層５５とするのが望ましいが、トレンチＴ
内の高密度プラズマ酸化膜５６は緩衝層５５に対して体
積があるため、薄いシリコン窒化膜では十分ではない。
【００１４】また、シリコン窒化膜は膜中の窒素含有量
が多いほど大きな引っ張り応力を持つが、窒素含有量を
増やすと膜の絶縁性が損なわれるため、応力の大きい窒
化膜を用いるのは適当ではないという問題もある。
【００１５】同じ理由から、シリコン窒化膜からなる緩
衝層５５を厚くすることも望ましくない。また、シリコ
ン基板５１との応力差が大きいとシリコン基板５１に結
晶欠陥が入るので、この点からもあまり応力の大きい膜
を緩衝層５５として使うことはできない。
【００１６】例えば、特開平5-304205号公報には、上述
したシリコン窒化膜の欠点を考慮して、窒素とシリコン
の組成比が異なるシリコン窒化膜でトレンチを埋め込む
技術が開示されている。
【００１７】この従来の製造方法を図７を参照して説明
する。
【００１８】まず、図７(a)に示すように、シリコン基
板７１内に、トレンチをパターニングした後でシリコン
酸化膜７２を成膜し、その上に窒素含有量の小さい（応
力は小さく絶縁性が高い）第１シリコン窒化膜７３を成
膜する。
【００１９】さらに、窒素含有量の大きい（応力は大き
く絶縁性が低い）第２シリコン窒化膜７４でトレンチを
埋め込む。第２シリコン窒化膜７４の応力のシリコン基
板への影響は第１シリコン窒化膜７３で低減されるとし
ている。
【００２０】次に、図７(b)に示すように、CMPによって
トレンチ部分以外の膜を除去して活性領域を露出させ
る。
【００２１】しかし、この技術にも問題がある。図７に
は示されていないが、CMPによってトレンチを何らかの
膜で埋め込む場合は、前述したようにパッド膜をCMP停
止層として用いてシリコン基板が掘れないようにする必
要がある。
【００２２】この技術ではトレンチ内をシリコン窒化膜
で埋め込むので、シリコン酸化膜等（窒化膜と膜質の異
なる材料）をパッド膜として用いることになる。
【００２３】
【発明が解決しようとする課題】しかしながら、一般に
シリコン窒化膜の方がシリコン酸化膜よりも硬いので、
シリコン酸化膜をCMPストッパーにして良好にトレンチ
素子分離を形成するのは難しい。CMPストッパーとして
シリコン窒化膜を、トレンチ埋め込み材料としてはシリ
コン酸化膜を用いるのが良い。
【００２４】一方、トレンチ内を高密度プラズマ酸化膜
で埋め込む場合、酸化膜成膜後やCMP後に７００−１０
００℃の熱処理を行って凝縮させて応力を緩和する技術
が知られている。しかし、トレンチ内を完全に埋め込ん
だ後の熱処理では酸化膜はシリコン基板に水平な方向に
は動きようがないため、その応力緩和効果は十分ではな
い。
【００２５】そこで、本発明は、上記従来技術の問題点
に鑑みて成されたものであり、その目的は、トレンチ内
に埋め込まれた高密度プラズマ酸化膜の応力を緩和する
ようにした半導体装置の製造方法を提供することにあ
る。
【００２６】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、素子分離領域を有する半導体装置の製
造方法において、半導体基板にトレンチを形成し、トレ
ンチが完全に埋め込まれないように、トレンチ内に高密
度プラズマ酸化膜を成膜し、その後、高密度プラズマ酸
化膜に対して熱処理を行い、このプラズマ酸化膜の成膜
と熱処理とを複数回繰り返して、トレンチ内に完全に高
密度プラズマ酸化膜を埋め込むことにより素子分離領域
を形成する。
【００２７】ここで、前記熱処理は、前記高密度プラズ
マ酸化膜の有する応力を緩和するために実施される。
【００２８】この場合、前記熱処理は、７００℃から１
０００℃の範囲内で実施されることが好ましい。
【００２９】また、前記成膜される最初の高密度プラズ
マ酸化膜は、好ましくは、トレンチの幅の1/2より薄い
膜厚を有する。
【００３０】ここで、前記高密度プラズマ酸化膜は、高
密度プラズマCVD法により形成されたシリコン酸化膜で
ある。
【００３１】また、本発明では、素子分離領域を有する
半導体装置の製造方法において、半導体基板にトレンチ
を形成し、トレンチが完全に埋め込まれないように、ト
レンチ内に第１の高密度プラズマ酸化膜を成膜し、第１
の高密度プラズマ酸化膜に対して第１の熱処理を行い、
トレンチ内の隙間に第２の高密度プラズマ酸化膜を成膜
し、第２の高密度プラズマ酸化膜に対して第２の熱処理
を行い、これにより、トレンチ内に高密度プラズマ酸化
膜を完全に埋め込んで素子分離領域を形成する。
【００３２】ここで、前記第１及び第２の熱処理は、前
記第１及び第２の高密度プラズマ酸化膜の有する応力を
緩和するためにそれぞれ実施される。
【００３３】この場合、前記第１及び第２の熱処理の内
の少なくとも一方は、７００℃から１０００℃の範囲内
で実施されることが望ましい。
【００３４】さらに、前記第１及び第２の熱処理は、窒
素雰囲気内で実施されることが好ましい。
【００３５】また、前記第１の高密度プラズマ酸化膜
は、好ましくは、トレンチの幅の1/2より薄い膜厚を有
する。
【００３６】ここで、前記第１及び第２の高密度プラズ
マ酸化膜は、高密度プラズマCVD法により形成されたシ
リコン酸化膜である。
【００３７】
【作用】本発明では、トレンチ素子分離方法において、
トレンチ内を高密度プラズマCVD法によるシリコン酸化
膜（高密度プラズマ酸化膜）で埋め込むときに、トレン
チ幅の1/2より薄い膜厚の酸化膜成膜と高温熱処理を繰
り返すようにした。
【００３８】具体的には、トレンチ内に隙間（空間）が
できる程度に高密度プラズマ酸化膜を成膜し、例えば、
500-1000℃の熱処理を行って応力を緩和する。この工程
を２回以上くりかえしてトレンチを埋め込む。
【００３９】トレンチに隙間のある状態で、つまり膜変
形の自由度がある状態で、高密度プラズマ酸化膜に熱処
理を施すため効果的に応力を緩和することが可能であ
る。
【００４０】従って、トレンチ素子分離部の応力を小さ
くでき、高性能の半導体装置を製造可能である。
【００４１】
【発明の実施の形態】（第１の実施の形態）本発明の第
１の実施の形態を、図１及び図２を参照して説明する。
【００４２】まず、図１(a)に示すように、シリコン基
板１上に、厚さ100Åのパッド酸化膜２と厚さ2000Åの
パッド窒化膜３とをそれぞれ成膜し、リソグラフィ技術
とエッチングによってトレンチ形状（トレンチパター
ン）に加工する。
【００４３】次に、図１(b)に示すように、パッド窒化
膜３をマスクとしてシリコン基板１を深さ0.4μｍだけ
エッチングしてトレンチ４を形成する。その後、トレン
チ側壁と底部に熱酸化膜５を100Åの膜厚で形成する。
これはトレンチエッチングによって発生した結晶欠陥を
回復させるために必要なものである。
【００４４】次に、図１(c)に示すように、第１の高密
度プラズマ酸化膜６を成膜する。この膜厚はトレンチが
完全に埋まってしまわないように設定する。
【００４５】例えば、最小幅0.4μｍのトレンチ素子分
離領域を形成したいのであれば、トレンチ幅の1/2より
薄い膜厚、例えば1000Åに成膜する。
【００４６】続いて、窒素雰囲気で800℃、10分の熱処
理を行い、成膜時に第１の高密度プラズマ酸化膜６が持
つ応力を緩和する。
【００４７】次に、図２（ａ）に示すように、トレンチ
の隙間（空間）に、第２の高密度プラズマ酸化膜７を成
膜する。続いて、所望の熱処理（700℃〜1000℃程度）
を行う。このようにして、図２(a)に示すように、トレ
ンチ内をシリコン酸化膜で埋め込む。この例では、第２
の高密度プラズマ酸化膜７で完全にトレンチを埋め込ん
でいるので、高密度プラズマ酸化膜の成膜工程と熱処理
工程とが２回繰り返されたことになる。
【００４８】次に、図２(b)に示すように、CMP（ケミカ
ル・メカニカル・ポリッシング）によってトレンチ以外
の第１及び第２の高密度プラズマ酸化膜６，７を除去す
る。CMPはパッド窒化膜３が露出した時点で停止させ
る。
【００４９】次に、図２(c)に示すように、パッド窒化
膜３とパッド酸化膜２をウェットエッチングによって除
去して活性領域を露出させる。これ以降は、トランジス
タ素子形成工程に続く。
【００５０】この第１の実施の形態による方法では、ト
レンチ内に隙間（空間）を残す程度の膜厚の高密度プラ
ズマ酸化膜の成膜と熱処理を繰り返しているので、熱処
理によって高密度プラズマ酸化膜が収縮あるいは膨張す
るときの自由度が大きい。従って、効果的に膜応力を緩
和することができるという利点が得られる。
【００５１】ここで、上記第１の実施の形態において、
一度に成膜する高密度プラズマ酸化膜の膜厚や熱処理温
度は上記の値に限定されるものではない。
【００５２】特に、熱処理温度は700℃〜1000℃程度で
あれば効果がある。成膜と熱処理の回数は２回以上であ
れば何回であっても良い。
【００５３】また、最上層の高密度プラズマ酸化膜に対
する熱処理はCMP後に行っても良い。この例では、図２
(a)の段階で熱処理を行ったが、図２(b)の段階で熱処理
を行っても良い。その理由は、最後に成膜する高密度プ
ラズマ酸化膜はトレンチ内に大量に残存するわけではな
いので、その膜応力の寄与は比較的小さいからである。
【００５４】（第２の実施の形態）次に、本発明の第２
の実施の形態を図３及び図４を参照して説明する。
【００５５】前記第１の実施の形態では、トレンチを高
密度プラズマ酸化膜で完全に埋め込んでからCMPを行う
方法であった。熱収縮率あるいは熱膨張率が非常に大き
い高密度プラズマ酸化膜を用いる場合、全面に膜がある
状態で熱処理を行うとトレンチ近傍のシリコン基板に結
晶欠陥が入る可能性がある。本実施の形態ではその問題
を回避する方法を示す。
【００５６】まず、前記第１の実施の形態と同様に、図
３(a)に示すように幅0.4μｍ、深さ0.4μｍトレンチ４
を形成する。
【００５７】次に、図３(b)に示すように、第１の高密
度プラズマ酸化膜６を1000Åの膜厚で成膜する。
【００５８】次に、図３(c)に示すように、CMPによって
パッド窒化膜３上の第１高密度プラズマ酸化膜６を除去
した上で、窒素雰囲気で800℃、10分の熱処理を行う。
【００５９】次に、図４(a)に示すように、さらに第２
の高密度プラズマ酸化膜７を1000Åの膜厚で成膜してト
レンチを完全に埋め込む。
【００６０】次に、図４(b)に示すように、CMPを行いト
レンチ以外の第２の高密度プラズマ酸化膜７を除去す
る。そして窒素雰囲気で800℃、10分の熱処理を行う。
【００６１】次に、図４(c)に示すように、パッド窒化
膜３とパッド酸化膜２をウェットエッチングによって除
去する。
【００６２】本実施の形態による方法では、トレンチ内
に高密度プラズマ酸化膜を成膜してパッド窒化膜上の膜
を除去してから熱処理を行う。従って、熱収縮率あるい
は熱膨張率が非常に大きい高密度プラズマ酸化膜であっ
ても、シリコン基板に結晶欠陥を発生させることなく応
力を緩和することができる。
【００６３】本実施の形態においても、一度に成膜する
高密度プラズマ酸化膜の膜厚や熱処理温度は上記の値に
限定されるものではない。また、成膜と熱処理あるいは
CMPの回数も特に上記のように限定されない。
【００６４】
【発明の効果】本発明では、トレンチに隙間のある状態
で、つまり膜変形の自由度がある状態で、高密度プラズ
マ酸化膜に熱処理を施すため効果的に応力を緩和するこ
とができる。
【００６５】従って、トレンチ素子分離領域の応力を小
さくでき、高性能の半導体装置を製造できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体装置の
製造方法を示す図である。
【図２】本発明の第１の実施の形態による半導体装置の
製造方法を示す図である。
【図３】本発明の第２の実施の形態による半導体装置の
製造方法を示す図である。
【図４】本発明の第２の実施の形態による半導体装置の
製造方法を示す図である。
【図５】従来の半導体装置の製造方法を示す図である。
【図６】従来の半導体装置の製造方法を示す図である。
【図７】従来の他の半導体装置の製造方法を示す図であ
る。
【符号の説明】
１ シリコン基板 ２ パッド酸化膜 ３ パッド窒化膜 ４ トレンチ ５ 熱酸化膜 ６ 第１の高密度プラズマ酸化膜 ７ 第２の高密度プラズマ酸化膜

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 素子分離領域を有する半導体装置の製造
    方法において、 半導体基板にトレンチを形成し、 トレンチが完全に埋め込まれないように、トレンチ内に
    高密度プラズマ酸化膜を成膜し、 その後、高密度プラズマ酸化膜に対して熱処理を行い、 このプラズマ酸化膜の成膜と熱処理とを複数回繰り返し
    て、トレンチ内に完全に高密度プラズマ酸化膜を埋め込
    むことにより、素子分離領域を形成することを特徴とす
    る半導体装置の製造方法。
  2. 【請求項２】 前記熱処理は、前記高密度プラズマ酸化
    膜の有する応力を緩和するために実施されることを特徴
    とする請求項１の半導体装置の製造方法。
  3. 【請求項３】 前記熱処理は、７００℃から１０００℃
    の範囲内で実施されることを特徴とする請求項１の半導
    体装置の製造方法。
  4. 【請求項４】 前記成膜される最初の高密度プラズマ酸
    化膜は、前記トレンチの幅の1/2より薄い膜厚を有する
    ことを特徴とする請求項１の半導体装置の製造方法。
  5. 【請求項５】 前記高密度プラズマ酸化膜は、高密度プ
    ラズマCVD法により形成されたシリコン酸化膜であるこ
    とを特徴とする請求項１の半導体装置の製造方法。
  6. 【請求項６】 素子分離領域を有する半導体装置の製造
    方法において、 半導体基板にトレンチを形成し、 トレンチが完全に埋め込まれないように、トレンチ内に
    第１の高密度プラズマ酸化膜を成膜し、 第１の高密度プラズマ酸化膜に対して第１の熱処理を行
    い、 トレンチ内の隙間に、第２の高密度プラズマ酸化膜を成
    膜し、 第２の高密度プラズマ酸化膜に対して第２の熱処理を行
    い、 これにより、トレンチ内に高密度プラズマ酸化膜を完全
    に埋め込んで素子分離領域を形成することを特徴とする
    半導体装置の製造方法。
  7. 【請求項７】 前記第１及び第２の熱処理は、前記第１
    及び第２の高密度プラズマ酸化膜の有する応力を緩和す
    るためにそれぞれ実施されることを特徴とする請求項６
    の半導体装置の製造方法。
  8. 【請求項８】 前記第１及び第２の熱処理の内の少なく
    とも一方は、７００℃から１０００℃の範囲内で実施さ
    れることを特徴とする請求項６の半導体装置の製造方
    法。
  9. 【請求項９】 前記第１及び第２の熱処理は、窒素雰囲
    気内で実施されることを特徴とする請求項８の半導体装
    置の製造方法。
  10. 【請求項１０】 前記第１の高密度プラズマ酸化膜は、
    前記トレンチの幅の1/2より薄い膜厚を有することを特
    徴とする請求項６の半導体装置の製造方法。
  11. 【請求項１１】 前記第１及び第２の高密度プラズマ酸
    化膜は、高密度プラズマCVD法により形成されたシリコ
    ン酸化膜であることを特徴とする請求項６の半導体装置
    の製造方法。
JP2000136566A 2000-05-10 2000-05-10 半導体装置の製造方法 Withdrawn JP2001319968A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000136566A JP2001319968A (ja) 2000-05-10 2000-05-10 半導体装置の製造方法
US09/845,306 US6436790B2 (en) 2000-05-10 2001-05-01 Method for fabrication semiconductor device having trench isolation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000136566A JP2001319968A (ja) 2000-05-10 2000-05-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001319968A true JP2001319968A (ja) 2001-11-16

Family

ID=18644489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000136566A Withdrawn JP2001319968A (ja) 2000-05-10 2000-05-10 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6436790B2 (ja)
JP (1) JP2001319968A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093680A (ja) * 2003-09-17 2005-04-07 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005251973A (ja) * 2004-03-04 2005-09-15 Fujitsu Ltd 半導体装置の製造方法と半導体装置
JP2007214278A (ja) * 2006-02-08 2007-08-23 Fujitsu Ltd 半導体装置の製造方法および半導体装置
US7332409B2 (en) 2004-06-11 2008-02-19 Samsung Electronics Co., Ltd. Methods of forming trench isolation layers using high density plasma chemical vapor deposition
KR100842901B1 (ko) * 2002-06-28 2008-07-02 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
JP2011529271A (ja) * 2008-07-23 2011-12-01 アプライド マテリアルズ インコーポレイテッド 応力蓄積を解放する堆積方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4972842B2 (ja) 2001-05-11 2012-07-11 富士電機株式会社 半導体装置
DE10221808B4 (de) * 2001-05-18 2010-01-07 Fuji Electric Co., Ltd., Kawasaki Verfahren zur Herstellung eines lateralen MOSFETs
DE10132430B4 (de) * 2001-07-04 2010-02-18 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Bildung einer dünnen Oxidschicht mit einer verbesserten Zuverlässigkeit auf einer Halbleiteroberfläche
DE10258443A1 (de) * 2001-12-18 2003-07-03 Fuji Electric Co Ltd Halbleiterbauelement
AU2003246154A1 (en) * 2002-08-30 2004-03-29 Fujitsu Amd Semiconductor Limited Semiconductor device and its manufacturing method
JP2004128123A (ja) * 2002-10-01 2004-04-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6887798B2 (en) * 2003-05-30 2005-05-03 International Business Machines Corporation STI stress modification by nitrogen plasma treatment for improving performance in small width devices
US7625603B2 (en) * 2003-11-14 2009-12-01 Robert Bosch Gmbh Crack and residue free conformal deposited silicon oxide with predictable and uniform etching characteristics
KR100571410B1 (ko) * 2003-12-31 2006-04-14 동부아남반도체 주식회사 반도체 소자의 트랜치 소자 분리막 형성 방법
WO2005088694A1 (ja) * 2004-03-16 2005-09-22 Ishikawajima-Harima Heavy Industries Co., Ltd. 半導体装置の製造方法
US9087542B1 (en) 2012-12-10 2015-07-21 Western Digital (Fremont), Llc Method for providing a structure having reduced voids in a magnetic recording transducer
CN109427647B (zh) * 2017-09-04 2021-04-20 联华电子股份有限公司 隔离结构的制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01281746A (ja) 1988-05-07 1989-11-13 Seiko Epson Corp 半導体装置
JPH03129854A (ja) * 1989-10-16 1991-06-03 Toshiba Corp 半導体装置の製造方法
JPH05304205A (ja) 1992-04-27 1993-11-16 Toshiba Corp 半導体装置及びその製造方法
JPH09260484A (ja) 1996-03-25 1997-10-03 Toshiba Corp 半導体装置の製造方法
US5976947A (en) * 1997-08-18 1999-11-02 Micron Technology, Inc. Method for forming dielectric within a recess
KR100239453B1 (ko) * 1997-11-06 2000-01-15 김영환 반도체 소자의 소자 격리층 형성 방법
US6143625A (en) * 1997-11-19 2000-11-07 Texas Instruments Incorporated Protective liner for isolation trench side walls and method
KR100243302B1 (ko) 1997-12-05 2000-03-02 윤종용 반도체장치의 트렌치 소자분리 방법
US6093611A (en) * 1997-12-19 2000-07-25 Advanced Micro Devices, Inc. Oxide liner for high reliability with reduced encroachment of the source/drain region
US6180467B1 (en) * 1998-12-15 2001-01-30 United Microelectronics Corp. Method of fabricating shallow trench isolation
US6140208A (en) * 1999-02-05 2000-10-31 International Business Machines Corporation Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications
KR100281192B1 (ko) * 1999-03-04 2001-01-15 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
US6228742B1 (en) * 1999-03-08 2001-05-08 United Microelectronics Corp. Method of fabricating shallow trench isolation structure
KR100375229B1 (ko) * 2000-07-10 2003-03-08 삼성전자주식회사 트렌치 소자분리 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842901B1 (ko) * 2002-06-28 2008-07-02 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
JP2005093680A (ja) * 2003-09-17 2005-04-07 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4746262B2 (ja) * 2003-09-17 2011-08-10 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2005251973A (ja) * 2004-03-04 2005-09-15 Fujitsu Ltd 半導体装置の製造方法と半導体装置
US7626234B2 (en) 2004-03-04 2009-12-01 Fujitsu Microelectronics Limited Semiconductor device with shallow trench isolation and its manufacture method
US7332409B2 (en) 2004-06-11 2008-02-19 Samsung Electronics Co., Ltd. Methods of forming trench isolation layers using high density plasma chemical vapor deposition
JP2007214278A (ja) * 2006-02-08 2007-08-23 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP2011529271A (ja) * 2008-07-23 2011-12-01 アプライド マテリアルズ インコーポレイテッド 応力蓄積を解放する堆積方法

Also Published As

Publication number Publication date
US20010041419A1 (en) 2001-11-15
US6436790B2 (en) 2002-08-20

Similar Documents

Publication Publication Date Title
JP2001319968A (ja) 半導体装置の製造方法
US5661049A (en) Stress relaxation in dielectric before metallization
JP4931211B2 (ja) ハイブリッド結晶配向基板上の高性能ｃｍｏｓｓｏｉデバイス
JP2004134753A (ja) 多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法
JPS6229905B2 (ja)
JPH03171731A (ja) 半導体装置における厚い酸化物領域を形成する方法
JP3539483B2 (ja) 半導体装置の製造方法
TW200529317A (en) Semiconductor device with trench isolation structure and method for fabricating the same
KR100243302B1 (ko) 반도체장치의 트렌치 소자분리 방법
JP3974269B2 (ja) 半導体装置のトレンチ隔離形成方法
JP3577024B2 (ja) 半導体装置及びその製造方法
JPH11121607A (ja) 半導体装置の製造方法
US20080038898A1 (en) Structure and method for mixed-substrate simox technology
KR100381849B1 (ko) 트렌치 소자분리 방법
JP2006140408A (ja) 半導体装置のトレンチ素子分離方法
KR100344765B1 (ko) 반도체장치의 소자격리방법
JP2003158177A (ja) 半導体装置およびその製造方法
JP4568041B2 (ja) 半導体装置及びその製造方法
JP2000306990A (ja) 半導体装置の製造方法
KR100920048B1 (ko) 반도체 소자의 제조방법
KR20030000357A (ko) 반도체 소자의 제조방법
JP2007281300A (ja) 半導体装置およびその製造方法
KR20080086222A (ko) 반도체 소자의 ｓｔｉ 형성공정
JP2007142193A (ja) 膜形成方法
JPH06163531A (ja) 半導体装置における素子分離領域の形成方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050511

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807