JP2007281300A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007281300A JP2007281300A JP2006107833A JP2006107833A JP2007281300A JP 2007281300 A JP2007281300 A JP 2007281300A JP 2006107833 A JP2006107833 A JP 2006107833A JP 2006107833 A JP2006107833 A JP 2006107833A JP 2007281300 A JP2007281300 A JP 2007281300A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- groove
- buried
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】 高アスペクト比の溝であっても、特性の良好な素子分離絶縁膜を有する半導体装置を提供すること。
【解決手段】 半導体装置は、表面に形成され且つ素子領域を区画する溝を有する半導体基板(1)を含む。第1密度を有する第1絶縁膜(11)は溝内に設けられる。第2絶縁膜(12)は、溝内で第1絶縁膜上に設けられ、第1密度より高い第2密度を有する。第1絶縁膜と異なる材料からなる第3絶縁膜(4)または空隙(31)は、第1絶縁膜と溝の側面との間に形成され、少なくとも第1絶縁膜と第2絶縁膜との界面に達する。溝は、第1絶縁膜および第2絶縁膜によって埋め込まれている。
【選択図】 図1
【解決手段】 半導体装置は、表面に形成され且つ素子領域を区画する溝を有する半導体基板(1)を含む。第1密度を有する第1絶縁膜(11)は溝内に設けられる。第2絶縁膜(12)は、溝内で第1絶縁膜上に設けられ、第1密度より高い第2密度を有する。第1絶縁膜と異なる材料からなる第3絶縁膜(4)または空隙(31)は、第1絶縁膜と溝の側面との間に形成され、少なくとも第1絶縁膜と第2絶縁膜との界面に達する。溝は、第1絶縁膜および第2絶縁膜によって埋め込まれている。
【選択図】 図1
Description
本発明は、半導体装置に関し、例えば、半導体装置の素子分離絶縁膜の構造に関する。
SOC(System On Chip)や半導体メモリなどに代表される半導体集積回路装置(半導体装置)は、半導体基板の領域が、素子領域と素子領域を区画する素子分離領域とを含んでいる。素子領域では、半導体基板の表面にMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等の半導体素子が形成される。素子分離領域には、例えばSTI(Shallow Trench Isolation)構造の素子分離絶縁膜が形成される。
STI構造の素子分離絶縁膜は、半導体基板の表面に形成されたトレンチに埋め込まれた絶縁膜によって実現される。従来、STI構造の素子分離絶縁膜の溝を埋めこむ際に、HDPCVD(High Density Plasma Chemical Vapor Deposition)法が多く用いられていた。HDPCVD法は、STI構造のための溝等の段差を埋め込むのに優れた技術である。
しかしながら、HDPCVD法でアスペクト比が概ね5を越える段差(溝)を埋め込むと、材料によらず一般的に、5以下の場合に比べて、埋め込まれた膜内にボイドが形成される確率が大きくなる。このため、このような高アスペクト比の溝にHDPCVD法で素子分離絶縁膜を埋め込んだ場合、素子分離絶縁膜にボイドが高確率で形成される。素子分離絶縁膜の上面は、後続する工程などで使用される希フッ酸溶液によって後退することがある。この際、素子分離絶縁膜にボイドが形成されていると、ボイドの上方の素子分離絶縁膜が除去されることにより、素子分離絶縁膜の表面に開口が形成される。この開口は、後続の工程で形成される各種膜の平坦性を妨げる。
一方、膜を形成するための技術として、SOD(Spin On Dielectric)法が知られている。SOD法は、材料によらず一般的に、アスペクト比が概ね5を越える段差をも良好に埋め込むことが可能である。しかしながら、SOD法により形成された膜(SOD膜)は、その密度が小さい。このため、HDPCVD法により形成された膜(HDPCVD膜)より、希フッ酸に対する耐性が弱い。したがって、HDPCVD膜で素子分離絶縁膜を構成すると、希フッ酸によって、素子分離絶縁膜の上面が大きく後退する。この結果、素子分離絶縁膜の形状を良好に制御し、所望の形状を得ることが難しい。
以上の2つの方法の特徴に照らして、これらを併用することによって、一方の短所を他方の長所によって補うことができる。すなわち、2種の膜の積層構造が用いられる。まず、STI用のための溝(以下、単に溝と称する)内に、SOD膜が埋め込まれる。SOD法は、溝を良好に埋め込むことができるので、溝は、ボイドが形成されること無く埋め込まれる。
次に、SOD膜の上面が、例えば、溝の表面から50%程度の深さまでエッチバックされる。この結果、溝のアスペクト比が、形成当初より減少する。次に、溝の上部がHDPCVD膜により埋め込まれる。この結果、素子分離絶縁膜が形成される。溝のアスペクト比がSOD膜により減少しているので、溝の残りの部分は、HDPCVD膜によって、ボイドが形成されることなく埋め込まれる。
特許文献1は、溝5の表面に収縮膜9が設けられ、溝5が収縮膜9を介して絶縁膜7で埋め込まれることを開示する。収縮膜9に引っ張り応力を持たせることによって、溝5の開口幅によらずに埋め込み絶縁膜7の圧縮応力を緩和し、均一で良好な素子性能を実現できると述べられている。
特開2004-342960号公報
本発明は、高アスペクト比の溝であっても、特性の良好な素子分離絶縁膜を有する半導体装置およびその製造方法を提供しようとするものである。
本発明の第1の視点による半導体装置は、表面に形成され且つ素子領域を区画する溝を有する半導体基板と、前記溝内に設けられ、第1密度を有する第1絶縁膜と、前記溝内で第1絶縁膜上に設けられ、前記第1密度より高い第2密度を有する第2絶縁膜と、前記第1絶縁膜と前記溝の側面との間に形成され、少なくとも前記第1絶縁膜と前記第2絶縁膜との界面に達し、前記第1絶縁膜と異なる材料からなる第3絶縁膜または空隙と、を具備し、前記溝が第1絶縁膜および前記第2絶縁膜によって埋め込まれていることを特徴とする。
本発明の第2の視点による半導体装置の製造方法は、半導体基板の表面に、素子領域を区画する溝を形成する工程と、前記溝の側面上の少なくとも一部に第1絶縁膜を形成する工程と、第1密度を有する第2絶縁膜で、前記溝を少なくとも前記第1絶縁膜の上面と同じ深さまで埋め込む工程と、前記第1密度より高い第2密度を有する第3絶縁膜で、前記溝の前記第2絶縁膜より上の領域を埋め込む工程と、を具備することを特徴とする。
本発明の第3の視点による半導体装置の製造方法は、半導体基板の表面に、素子領域を区画する溝を形成する工程と、前記溝の側面上の少なくとも一部に第1絶縁膜を形成する工程と、前記第1絶縁膜上に第2絶縁膜を形成する工程と、第1密度を有する第3絶縁膜で、前記溝を前記第1絶縁膜および前記第2絶縁膜の上面より深い位置まで埋め込む工程と、前記第2絶縁膜の上面を前記第3絶縁膜の上面より深い位置まで後退させる工程と、前記第1絶縁膜および前記第3絶縁膜の上面を前記第2絶縁膜の上面より深い位置まで後退させる工程と、前記第1密度より高い第2密度を有する第4絶縁膜で、前記第1絶縁膜上方で前記第2絶縁膜と前記溝の側面との間の領域を埋め込みながら、前記溝の前記第3絶縁膜より上の領域を埋め込む工程と、を具備することを特徴とする。
本発明によれば、高アスペクト比の溝であっても、特性の良好な素子分離絶縁膜を有する半導体装置およびその製造方法を提供できる。
本発明者等は、本発明の開発の過程において、背景技術で述べた、SOD膜とHDPCVD膜の積層構造を有する素子分離絶縁膜について研究した。その結果、本発明者等は、以下に述べるような知見を得た。
上記のように、SOD膜は、その密度が一般的に低いため、後続する熱処理工程等において、加熱されることにより収縮する傾向が強い。一方、HDPCVD膜は、その密度が一般的に高いため、SOD膜に比べて収縮する傾向は小さい。このように、SOD膜の熱が加えられた際の収縮率(熱収縮率)は、HDPCVD膜の熱収縮率と、大きく異なる。
SOD膜とHDPCVD膜と熱膨張係数が大きく異なる。すると、SOD膜が溝に与える応力と、HDPCVD膜が溝に与える応力と、が大きく異なる。この結果、これら2つの応力が印加される領域の境界、すなわちSOD膜とHDPCVD膜の界面が溝に与える応力が非常に大きくなる。この結果、SOD膜とHDPCVD膜の界面と、溝と、の接点に大きな分解せん断応力がかかる。この分解せん断応力は、発明者等の試作実験、計算機実験によると、数GPa程度の大きさであることが分かった。
このような大きな応力が、溝(半導体基板)に印加されると、膜の界面とSTI溝との接点において、結晶欠陥およびクラックの発生等の問題が発生する。
以下に、このような知見に基づいて構成された本発明の実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
(第1実施形態)
図1乃至図9を参照して、本発明の第1実施形態について説明する。図1は、第1実施形態に係る半導体装置の主要部を概略的に示す断面図である。
図1乃至図9を参照して、本発明の第1実施形態について説明する。図1は、第1実施形態に係る半導体装置の主要部を概略的に示す断面図である。
図1に示すように、素子分離絶縁膜は、例えばシリコンからなる半導体基板1の表面に形成されたSTIのための溝2を含んでいる。溝2の内面(溝2内の半導体基板1の表面)上に、例えば厚さが5nmのシリコン酸化膜3が設けられている。
溝2内において、シリコン酸化膜3上の全面に緩衝膜4が設けられる。緩衝膜4の材料、厚さ等については、後述する。
溝2の下部は、シリコン酸化膜3および緩衝膜4を介して、第1埋め込み膜11により埋め込まれている。第1埋め込み膜11は、ボイド等の隙間が形成されることなく、埋め込み性が高い方法(第1形成方法)により埋め込まれた膜である。また、埋め込み性が高い方法により形成されるが故に、第1埋め込み膜は、密度が小さく、この結果、熱収縮率が大きい。
第1埋め込み膜11を形成する方法の典型例として、SOD法が用いられる。SOD法により形成された場合、第1埋め込み膜11の密度は、例えば、1.2乃至2.0g/cm3程度である。
第1埋め込み膜11の材料として、例えば、PSZ(polysilazane)、HSQ(hydrogen silsesquioxane)、MSQ(methyl silsesquioxane)、ポーラスシリカ(porous silica)を用いることができる。
第1埋め込み膜11の上面がどの程度の深さに位置するかは、溝2に第1埋め込み膜11が設けられた状態での溝2の残りの部分アスペクト比に応じて決定される。すなわち、溝2の残りの部分のアスペクト比が、後述の第2形成方法によって埋め込まれたときに、ボイドが形成されることを回避できる程度となるように、第1埋め込み膜11が埋め込まれる。
溝2の上部、すなわち第1埋め込み膜11によって埋め込まれていない部分には、シリコン酸化膜3および緩衝膜4を介して、第2埋め込み膜12が埋め込まれている。第2埋め込み膜12は、第1埋め込み膜11の形成方法より、埋め込み性は劣るものの、高密度の膜を形成することができる方法(第2形成方法)により形成される。この結果、第2埋め込み膜12に、後続の工程で用いられる薬液によるエッチングに対して高い耐性を持たせることができる。
第2埋め込み膜12は密度が高いため、熱収縮率はそれほど大きくなく、少なくとも第1埋め込み膜よりも小さい。
第2埋め込み膜12を形成する方法の典型例として、HDPCVD法が用いられる。HDPCVD法により形成された場合、第2埋め込み膜12の密度は、例えば、2.0乃至2.4g/cm3程度である。その他、第2埋め込み膜12は、例えば、LPCVD(Low Pressure CVD)法、SACVD(Sub Atomospheric CVD)法によって形成されても良い。
第2埋め込み膜12として、例えば、シリコン酸化膜を用いることができる。
第2埋め込み膜12の上面は、第2埋め込み膜12に要求される特性にもよるが、本実施形態の例としては、半導体基板1の表面より浅い位置に位置している。
次に、緩衝膜4について説明する。緩衝膜4は、第1埋め込み膜11と第2埋め込み膜12との界面が、溝2の側面に接することを回避させる機能を有する。このため、緩衝膜4は、少なくとも、第1埋め込み膜11と第2埋め込み膜12との界面と溝2の側面との間に設けられていればよい。
緩衝膜4は、例えば、非晶質絶縁膜により構成される。これは、結晶性の場合、結晶方位によっては、劈開面から溝2の側面にクラックが入る可能性が高いからである。また、結晶性、特に多結晶の場合、粒界からもクラックが発生し、このクラックが溝2に伝搬する可能性が高い。
緩衝膜4は、このように、第1埋め込み膜11による応力の緩和をする機能を果たすために、少なくとも、第1埋め込み膜11の材料とは異なる材料により構成される。より具体的には、緩衝膜4として、例えば、シリコン窒化膜、シリコン炭化膜を用いることができる。
また、緩衝膜4は、第1埋め込み膜11と第2埋め込み膜12との界面での応力が、緩衝膜4を介して溝2の側面に及ぶことを回避する観点から、1nm以上の厚さを有することが好ましい。より好ましくは、5乃至15nmである。
次に、図2乃至図4を参照して、図1の半導体装置の製造方法について説明する。図2乃至図4は、図1の半導体装置の製造工程の一部を順に示す断面図である。
まず、図2に示すように、半導体基板1表面に、例えば熱酸化法によって、厚さが例えば1乃至10nm程度のシリコン酸化膜21が形成される。次に、シリコン酸化膜21上の全面に、例えばLPCVD法により、厚さが例えば50乃至150nm程度のシリコン窒化膜22が堆積される。
次に、シリコン窒化膜22上の全面に、フォトレジスト膜(図示せぬ)が堆積される。次に、フォトリソグラフィ工程によって、フォトレジスト膜に、素子分離絶縁膜の形成予定部分に開口を有するパターンが形成される。
次に、フォトレジスト膜をマスクとして、RIE(Reactive Ion Etching)等の異方性エッチングによって、シリコン窒化膜22がパターニングされる。次に、フォトレジスト膜が除去される。次に、シリコン窒化膜22をマスクとして、RIE等の異方性エッチングによって、シリコン酸化膜21、および半導体基板1の表面がエッチングされる。この結果、溝2が形成される。
次に、図3に示すように、例えば800℃酸素雰囲気下での熱酸化法によって、溝2内の半導体基板1の表面にシリコン酸化膜3が形成される。次に、例えば、LPCVD法によって、ここまでで得られる構造上の全面に緩衝膜4が堆積される。この結果、溝2の内面上、すなわち、シリコン酸化膜3上に緩衝膜4が形成される。
次に、ここまでで得られる構造上の全面に、第1形成方法によって、第1埋め込み膜11が堆積される。典型例として、SOD法によって、PSZが堆積される。次に、処理基板に対して、例えば200乃至350℃の酸化雰囲気内で30分間の熱処理が行われる。次に、半導体基板1の上方の緩衝膜4上の余分な第1埋め込み膜11が、緩衝膜4をストッパーとしたCMP(Chemical Mechanical Polishing)法によって除去される。
次に、例えばウェットエッチングによって、第1埋め込み膜11の上面がエッチバックされる。このウェットエッチングは、例えば、希フッ酸溶液を用いて行われる。
次に、図4に示すように、処理基板上の全面に、第2形成法によって、第2埋め込み膜12が堆積される。典型例として、HDPCVD法によって、シリコン酸化膜が堆積される。次に、半導体基板1の上方の緩衝膜4上の余分な第1埋め込み膜12が、緩衝膜4をストッパーとしたCMP(Chemical Mechanical Polishing)法によって除去される。
次に、図1に示すように、例えばウェットエッチングによって、第2埋め込み膜11の上面が、所望の位置、例えば半導体基板1より若干浅い位置までエッチバックされる。このウェットエッチングは、例えば、希フッ酸溶液を用いて行われる。
次に、例えば熱リン酸溶液を用いたウェットエッチングによって、シリコン窒化膜22およびシリコン酸化膜21が除去される。このウェットエッチングによって、溝2の側面上のシリコン酸化膜3および緩衝膜4の上面は、半導体基板1の表面より若干深い位置へと後退する。
以上の工程を経ることによって、素子分離絶縁膜が形成される。
なお、素子分離絶縁膜は、図1では、2層の埋め込み膜によって構成されている。しかしながら、3層以上とすることもできる。その場合、以下に述べる構成とすることができる。図5、図6は、第1実施形態の他の例に係る半導体装置の主要部を概略的に示す断面図である。
図5に示すように、溝2は、第1埋め込み膜11、第2埋め込み膜12、第3埋め込み膜13により埋め込まれている。そして、第1埋め込み膜11、第2埋め込み膜12、第3埋め込み膜13の順に積層されている。
第2埋め込み膜12の熱収縮率と第3埋め込み膜13の熱収縮率とは異なる。よって、第1埋め込み膜11と第2埋め込み膜12との界面と同様に、第2埋め込み膜12と第3埋め込み膜13との界面にも熱応力が発生する。しかしながら、緩衝膜4は、少なくとも、2つの界面のうちで、熱応力に起因して結晶欠陥およびクラック等の発生が懸念されるものと溝2との間に設けられる。
図5は、第1埋め込み膜11の熱収縮率が最も大きい場合を示している。換言すれば、第1埋め込み膜11と第2埋め込み膜12との界面での応力が大きい場合で、少なくとも第2埋め込み膜12と第3埋め込み膜13との界面での応力より大きい場合を示している。
図5に示すように、緩衝膜4は、溝2の底面および側面上に設けられている。溝2の側面上の緩衝膜4の上面は、第1埋め込み膜11と第2埋め込み膜12との界面より若干浅い位置に位置している。もちろん、溝2の側面上の全面に、緩衝膜4が設けられていても構わない。
図5に示すような緩衝膜4は、例えば、以下の工程によって製造することができる。すなわち、まず、図3の工程の後、RIE法によって、緩衝膜4の溝2の側面上で露出している部分が除去される。この際、シリコン酸化膜3の上面も、緩衝膜4の上面と同程度の深さまで後退する。この後、第2埋め込み膜12、第3埋め込み膜13が形成される。
図6に示すように、溝2は、第3埋め込み膜13、第1埋め込み膜11、第2埋め込み膜12の順に積層されている。そして、図6は、第1埋め込み膜11の熱収縮率が最も小さい場合を示している。第2埋め込み膜12および第3埋め込み膜の熱収縮率は、同じであっても異なっていても構わない。いずれにせよ、第1埋め込み膜11の熱収縮率と第3埋め込み膜13の熱収縮率との差は大きい。よって、第1埋め込み膜11と第2埋め込み膜12との界面に加えて、第1埋め込み膜11と第3埋め込み膜13との界面でも大きな応力が発生している。
緩衝膜4は、第1埋め込み膜12と溝1の側面との間に設けられている。緩衝膜4の下面は第3埋め込み膜13との界面と同じ深さに位置しており、上面は第2埋め込み膜12との界面より浅い位置に位置している。
緩衝膜4は、第1埋め込み膜11の、上面および下面と同じ深さに位置していてもよいし、第2埋め込み膜12および第3埋め込み膜13の側方まで達していてもよい。いずれの場合であっても、第1埋め込み膜11と第2埋め込み膜12との界面、および第1埋め込み膜11と第3埋め込み膜13との界面は、溝2の側面と接していない。
図6の構造は、例えば、以下の工程によって製造することができる。まず、図2までと同じ工程が行われる。次に、図7に示すように、溝2の内面上にシリコン酸化膜3が形成される。次に、ここまでで得られる構造上の全面に第3埋め込み膜13が埋め込まれ、第3埋め込み膜13の上面がウェットエッチング等によってエッチバックされる。次に、シリコン酸化膜3上、第3埋め込み膜13の上面上、シリコン窒化膜22の側面および上面上、に緩衝膜4が形成される。
次に、図8に示すように、図示せぬマスク材およびRIE法等を用いて、緩衝膜4の、第3埋め込み膜13の上面上で露出している部分が除去される。
次に、図9に示すように、溝2内に第1埋め込み膜11が埋め込まれ、次いで第1埋め込み膜11の上面がウェットエッチング等によりエッチバックされる。次に、図示せぬマスク材およびRIE法等によって、緩衝膜4の溝2の側面上で露出している部分が除去される。この際のRIEの条件を調整することにより、緩衝材4の上面を、第1埋め込み膜11の上面より浅い位置に位置させることができる。この際、シリコン酸化膜3の上面も、緩衝膜4の上面と同程度の深さまで後退する。
次に、図6に示すように、溝2の残りの部分に第2埋め込み膜12が埋め込まれ、次いで、第2埋め込み膜12の上面が、ウェットエッチング等によって、所望の位置までエッチバックされる。
本発明の第1実施形態に係る半導体装置によれば、最も熱収縮率の大きい埋め込み膜11の側面からこの埋め込み膜11に接する埋め込み膜との界面に至るまでの領域と、溝2の側面と、の間に緩衝膜4が設けられる。このため、熱収縮率の最も大きい埋め込み膜11と、埋め込み膜11と接する埋め込み膜12または13との界面が、溝2の側面と接することが回避される。この結果、埋め込み膜11と埋め込み膜12または13との界面で生じて半導体基板1に及ぶせん断応力を緩和できる。よって、高アスペクト比であってもボイド等を含まず、且つ半導体基板1に悪影響を与えることを回避可能な素子分離絶縁膜を有する半導体装置を提供できる。
(第2実施形態)
第2実施形態では、素子分離絶縁膜の一部を構成する、ある埋め込み膜の側方の緩衝膜4と溝2の側面との間に、他の埋め込み膜が介在する。
第2実施形態では、素子分離絶縁膜の一部を構成する、ある埋め込み膜の側方の緩衝膜4と溝2の側面との間に、他の埋め込み膜が介在する。
図10乃至図14を参照して、本発明の第2実施形態について説明する。図10は、第2実施形態に係る半導体装置の主要部を概略的に示す断面図である。
図10に示すように、シリコン酸化膜3の溝2の側面上の部分の上面は、第1埋め込み膜11の上面と同程度の深さに位置する。また、緩衝膜4の溝2の側面上の部分の上面は、第1埋め込み膜11の上面より若干浅い位置に位置している。
第2埋め込み膜12は、溝2の、第1埋め込み膜11により埋め込まれていない部分に埋め込まれている。第2埋め込み膜12の側面は、溝2の側面と接している。また、第2埋め込み膜12の一部は、シリコン酸化膜3の上方で緩衝膜4と溝2の側面との間の領域に埋め込まれている。
次に、図11、図12を参照して図10の半導体装置の製造工程について説明する。図11、図12は、図10の半導体装置の製造工程の一部を順に示す断面図である。
まず、図3までと同じ工程が行われる。次に、図11に示すように、ウェットエッチングによって、緩衝膜4の露出している部分が除去される。この際、緩衝膜4の溝2の側面上の部分が、第1埋め込み膜11の上面より深い位置へとエッチバックされる。緩衝膜4がシリコン窒化膜で構成されている場合、このウェットエッチングは、例えば熱リン酸溶液により行うことができる。
次に、図12に示すように、例えばウェットエッチングによって、第1埋め込み膜11の上面が、緩衝膜4より若干深い位置までエッチバックされる。第1埋め込み膜11がPSZの場合は、ウェットエッチングの際、希フッ酸溶液が用いられる。
次に、例えば希フッ酸溶液を用いたウェットエッチングによって、溝2の側面上のシリコン酸化膜3の、緩衝膜4により覆われていない部分が除去される。この際、溝2の側面上のシリコン酸化膜2の上面が、緩衝膜4の上面より深い位置までエッチバックされる。
次に、図10に示すように、図4と同様の工程により、ここまでで得られる構造上の第2埋め込み膜12が堆積される。この際、シリコン酸化膜3の上方で緩衝膜4と溝2の側面との間の領域に、第2埋め込み膜12が埋め込まれる。
次に、例えばウェットエッチングによって、第2埋め込み膜11の上面が、所望の位置、例えば半導体基板1より若干浅い位置までエッチバックされる。このウェットエッチングは、例えば、希フッ酸溶液を用いて行われる。
次に、例えば熱リン酸溶液を用いたウェットエッチングによって、シリコン窒化膜22およびシリコン酸化膜21が除去される。この結果、素子分離絶縁膜が形成される。
図10に示す構造では、第1埋め込み膜11と溝2の側面との間に埋め込まれる第2埋め込み膜12は、シリコン酸化膜3の上方に設けられている。しかしながら、以下に示す構造とすることも可能である。また、第2実施形態においても、第1実施形態と同じく、溝2が3つ以上の膜により埋め込まれててもよい。図13、図14は、第2実施形態の他の例に係る半導体装置の主要部を概略的に示す断面図である。
図13に示すように、溝2は、積層された第1埋め込み膜11、第2埋め込み膜12、第3埋め込み膜13により埋め込まれている。緩衝膜4の溝2の側面上の部分の上面は、第1埋め込み膜11の上面より深い位置に位置している。
緩衝膜4の溝2の側面上の部分の上方で第1埋め込み膜11と溝2の側面との間に、第2埋め込み膜12が埋め込まれている。このような構成によっても、第1埋め込み膜11と第2埋め込み膜12との界面が溝2の側面に接することが回避される。
図13に示す構造は、例えば以下の工程によって実現できる。すなわち、まず、図3までと同じ工程が行われる。次に、エッチングによって、緩衝膜4の溝2の側面上で露出している部分が除去される。この際、エッチングの条件を調整することによって、緩衝膜4の溝2の側面上の部分の上面が、第1埋め込み膜11の上面より深い位置までエッチバックされる。この際、シリコン酸化膜3の上面も緩衝膜4の上面と同程度の位置まで後退する。次に、第2埋め込み膜12、第3埋め込み膜13が順次埋め込まれる。
また、図14に示すように、第1埋め込み膜11と溝2の側面との間で、第2埋め込み膜12との界面から下方の領域に空隙31が形成されていてもよい。このような構成によっても第1埋め込み膜11と第2埋め込み膜12との界面が溝2の側面に接することが回避される。
図14に示す構造は、第2埋め込み膜12を形成する方法(第2形成方法)が、高い埋め込み性を有していない場合等に、不可避的に実現されることが多い。
本発明の第2実施形態に係る半導体装置によれば、最も熱収縮率が大きい埋め込み膜11の側面と溝2の側面との間で、埋め込み膜11と接する埋め込み膜12との界面より深い位置に、埋め込み膜11と異なる埋め込み膜12または空隙31が形成されている。このため、埋め込み膜11と埋め込み膜12との界面が、溝2の側面と接することが回避される。この結果、埋め込み膜11と埋め込み膜12との界面で生じて半導体基板1に及ぶせん断応力を緩和できる。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
1…半導体基板、2…溝、3…シリコン酸化膜、4…緩衝膜、11…第1埋め込み膜、12…第2埋め込み膜、13…第3埋め込み膜、21…シリコン酸化膜、22…シリコン窒化膜、31…空隙。
Claims (5)
- 表面に形成され且つ素子領域を区画する溝を有する半導体基板と、
前記溝内に設けられ、第1密度を有する第1絶縁膜と、
前記溝内で第1絶縁膜上に設けられ、前記第1密度より高い第2密度を有する第2絶縁膜と、
前記第1絶縁膜と前記溝の側面との間に形成され、少なくとも前記第1絶縁膜と前記第2絶縁膜との界面に達し、前記第1絶縁膜と異なる材料からなる第3絶縁膜または空隙と、
を具備し、
前記溝が第1絶縁膜および前記第2絶縁膜によって埋め込まれていることを特徴とする半導体装置。 - 前記第3絶縁膜が、非晶質絶縁膜であることを特徴とする請求項1の半導体装置。
- 前記第3絶縁膜が、非晶質絶縁膜と前記第2絶縁膜の一部との積層構造を有することを特徴とする請求項1に記載の半導体装置。
- 半導体基板の表面に、素子領域を区画する溝を形成する工程と、
前記溝の側面上の少なくとも一部に第1絶縁膜を形成する工程と、
第1密度を有する第2絶縁膜で、前記溝を少なくとも前記第1絶縁膜の上面と同じ深さまで埋め込む工程と、
前記第1密度より高い第2密度を有する第3絶縁膜で、前記溝の前記第2絶縁膜より上の領域を埋め込む工程と、
を具備することを特徴とする半導体装置の製造方法。 - 半導体基板の表面に、素子領域を区画する溝を形成する工程と、
前記溝の側面上の少なくとも一部に第1絶縁膜を形成する工程と、
前記第1絶縁膜上に第2絶縁膜を形成する工程と、
第1密度を有する第3絶縁膜で、前記溝を前記第1絶縁膜および前記第2絶縁膜の上面より深い位置まで埋め込む工程と、
前記第2絶縁膜の上面を前記第3絶縁膜の上面より深い位置まで後退させる工程と、
前記第1絶縁膜および前記第3絶縁膜の上面を前記第2絶縁膜の上面より深い位置まで後退させる工程と、
前記第1密度より高い第2密度を有する第4絶縁膜で、前記第1絶縁膜上方で前記第2絶縁膜と前記溝の側面との間の領域を埋め込みながら、前記溝の前記第3絶縁膜より上の領域を埋め込む工程と、
を具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006107833A JP2007281300A (ja) | 2006-04-10 | 2006-04-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006107833A JP2007281300A (ja) | 2006-04-10 | 2006-04-10 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007281300A true JP2007281300A (ja) | 2007-10-25 |
Family
ID=38682426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006107833A Pending JP2007281300A (ja) | 2006-04-10 | 2006-04-10 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007281300A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8384187B2 (en) | 2009-05-08 | 2013-02-26 | Renesas Electronics Corporation | Semiconductor device with shallow trench isolation |
-
2006
- 2006-04-10 JP JP2006107833A patent/JP2007281300A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8384187B2 (en) | 2009-05-08 | 2013-02-26 | Renesas Electronics Corporation | Semiconductor device with shallow trench isolation |
US9029237B2 (en) | 2009-05-08 | 2015-05-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101689885B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR101062293B1 (ko) | 반도체 소자 및 그의 제조방법 | |
US6559029B2 (en) | Method of fabricating semiconductor device having trench isolation structure | |
KR100822604B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
US7595252B2 (en) | Method of manufacturing a semiconductor memory device | |
CN109427808B (zh) | 半导体存储元件及其制造方法 | |
TWI636547B (zh) | 半導體記憶元件及其製造方法 | |
KR100403627B1 (ko) | 트랜치 소자분리 방법 | |
JP2007281300A (ja) | 半導体装置およびその製造方法 | |
KR20060036948A (ko) | 반도체 장치의 제조 방법 및 이를 이용한 반도체 장치의 소자 분리막 제조 방법 | |
KR20090011947A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
KR100564561B1 (ko) | 보이드 없는 반도체 소자의 트렌치 소자 분리 방법 | |
KR100402426B1 (ko) | 반도체소자의 트렌치형 소자분리막 및 그 제조방법 | |
US20080102617A1 (en) | Method of Fabricating Flash Memory Device | |
KR100677990B1 (ko) | 반도체 소자의 제조 방법 | |
KR100929640B1 (ko) | 반도체 소자의 제조방법 | |
KR101033981B1 (ko) | 반도체 소자의 형성 방법 | |
KR20090097424A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR101046376B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100973280B1 (ko) | 반도체 소자의 제조방법 | |
KR100824184B1 (ko) | 반도체 소자의 제조방법 | |
JP2014212230A (ja) | 半導体装置の製造方法 | |
KR20060066390A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR20080062564A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR20040014070A (ko) | 반도체 소자의 트랜치 매립 방법 |