KR20060066390A - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR20060066390A
KR20060066390A KR1020040104975A KR20040104975A KR20060066390A KR 20060066390 A KR20060066390 A KR 20060066390A KR 1020040104975 A KR1020040104975 A KR 1020040104975A KR 20040104975 A KR20040104975 A KR 20040104975A KR 20060066390 A KR20060066390 A KR 20060066390A
Authority
KR
South Korea
Prior art keywords
forming
layer
oxide film
film
pad nitride
Prior art date
Application number
KR1020040104975A
Other languages
English (en)
Inventor
송필근
이승철
박상욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040104975A priority Critical patent/KR20060066390A/ko
Publication of KR20060066390A publication Critical patent/KR20060066390A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 패드 질화막과 하드 마스크층 사이에 산화막을 형성한 상태에서 STI(Shallow Trench Isolation) 공정으로 반도체 기판에 트렌치를 형성하고 전체 구조 상에 절연층을 형성한 후 화학적 기계적 연마 공정 시 산화막까지 연마함으로써, 산화막과 패드 질화막의 연마 선택비에 의해 패드 질화막은 거의 연마되지 않아 패드 질화막을 균일한 두께로 잔류시키고 후속 공정에서 완전히 제거할 수 있어 공정의 신뢰성을 향상시킬 수 있다.
소자 분리막, STI, 질화막

Description

반도체 소자의 소자 분리막 형성 방법{Method of forming a isolation layer in a semiconductor device}
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 2는 종래 기술에서 화학적 기계적 연마 공정 후 잔류하는 패드 질화막의 두께를 영역별로 나타낸 도면이다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 4는 본 발명에서 화학적 기계적 연마 공정 후 잔류하는 패드 질화막의 두께를 영역별로 나타낸 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
101, 301 : 반도체 기판 102, 302 : 터널 산화막
103, 303 : 폴리실리콘층 104, 304 : 버퍼 산화막
105, 305 : 패드 질화막 306 : 캡 산화막
106, 307 : 하드 마스크층 107, 308 : 트렌치
108, 309 : 절연층 109, 310 : 소자 분리막
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 STI(Shallow Trench Isolation) 구조로 이루어진 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
반도체 소자의 격리를 위하여 반도체 기판의 소자 분리 영역에 소자 분리막을 형성하는 방법에는 크게 두 가지가 있다. 그 두 가지 방법으로 LOCOS 공정을 이용하는 방법과 STI(Shallow Trench Isolation) 공정을 이용하는 방법이 있는데, 소자의 집적도가 높아짐에 따라 STI 공정을 이용하여 소자 분리막을 형성하고 있다.
STI 구조를 갖는 소자 분리막을 형성하는 방법을 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 1a를 참조하면, 반도체 기판(101) 상에 터널 산화막(102), 폴리실리콘층(103), 버퍼 산화막(104), 패드 질화막(105) 및 하드 마스크층(106)을 순차적으로 형성한다. 여기서, 하드 마스크층(106)은 반도체 기판(101)의 소자 분리 영역에 트렌치를 형성하기 위한 식각 공정 시 식각 마스크로 사용된다. 이러한 하드 마스크 층(106)은 SiON으로 형성하며, 1000Å 내지 2000Å의 두께로 형성한다.
도 1b를 참조하면, 소자 분리 영역이 정의되도록 하드 마스크층(106)을 패터닝한 후, 하드 마스크층(106)을 식각 마스크로 사용하는 식각 공정으로 패드 질화막(105), 버퍼 산화막(104), 폴리실리콘층(103) 및 터널 산화막(102)을 순차적으로 식각하여 반도체 기판(101)의 소자 분리 영역을 노출시킨다. 이어서, 반도체 기판(101)을 소정 깊이까지 식각하여 트렌치(107)를 형성한다.
상기에서, 하드 마스크층(106) 하부의 막들을 식각하고 반도체 기판(101)에 트렌치(107)를 형성하는 과정에서 하드 마스크층(106)도 함께 식각된다. 이때, 하드 마스크층(106)이 불균일하게 식각되기 때문에, 잔류하는 하드 마스크층(106)의 두께가 영역마다 달라진다.
도 1c를 참조하면, 트렌치(107)가 완전히 매립되도록 전체 구조 상에 절연층(108)을 형성한다. 이때, 절연층(108)은 고밀도 플라즈마(High Density Plasma; HDP) 산화물로 형성하는 것이 바람직하다.
도 1d를 참조하면, 화학적 기계적 연마 공정으로 하드 마스크층(도 1c의 106) 상부의 절연층(도 1c의 108)을 제거하여, 절연층(도 1c의 108)을 소자 분리 영역에만 잔류시킨다. 화학적 기계적 연마 공정은 패드 질화막(105)을 연마 정지막으로 사용하며, 패드 질화막(105)이 노출되는 시점에 연마 공정을 중지한다. 이로써, 소자 분리 영역의 트렌치(107) 상에 소자 분리막(109)이 형성된다.
상기에서, 하드 마스크층이 전체 영역에서 불균일한 두께로 잔류된 상태에서 화학적 기계적 연마 공정이 진행되기 때문에, 하드 마스크층이 얇게 잔류된 영역에 서는 패드 질화막이 빨리 노출되고 하드 마스크층이 두껍게 잔류된 영역에서는 패드 질화막이 나중에 노출된다. 이렇게 하드 마스크층이 불균일한 두께로 잔류됨으로 인하여, 패드 질화막의 잔류 두께도 불균일해진다.
도 2는 화학적 기계적 연마 공정 후 잔류하는 패드 질화막의 두께를 영역별로 나타낸 도면이다.
도 2를 참조하면, 웨이퍼 내에서 영역별로 잔류하는 패드 질화막의 두께가 불균일한 것을 알 수 있다. 전체 영역에서 패드 질화막이 두껍게 잔류하는 영역에서는 패드 질화막이 692Å 내지 701Å 정도의 두께로 잔류하고, 패드 질화막이 얇게 잔류하는 영역에서는 패드 질화막이 547Å 내지 576Å 정도의 두께로 잔류하는 것을 알 수 있다. 즉, 패드 질화막의 잔류 두께 차이는 125Å 내지 145Å 정도가 되며, 웨이퍼의 중앙보다 가장자리에서 패드 질화막이 두껍게 잔류되는 것을 알 수 있다.
이로 인해, 후속의 패드 질화막 제거 공정 시 패드 질화막이 두껍게 잔류된 영역에서 패드 질화막이 완전히 제거되지 않아 소자의 전기적 특성을 저하시키거나 불량을 유발할 수 있다.
이에 대하여, 본 발명이 제시하는 반도체 소자의 소자 분리막 형성 방법은 패드 질화막과 하드 마스크층 사이에 산화막을 형성한 상태에서 STI(Shallow Trench Isolation) 공정으로 반도체 기판에 트렌치를 형성하고 전체 구조 상에 절 연층을 형성한 후 화학적 기계적 연마 공정 시 산화막까지 연마함으로써, 산화막과 패드 질화막의 연마 선택비에 의해 패드 질화막은 거의 연마되지 않아 패드 질화막을 균일한 두께로 잔류시키고 후속 공정에서 완전히 제거할 수 있어 공정의 신뢰성을 향상시킬 수 있다.
본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상에 터널 산화막, 폴리실리콘층, 버퍼 산화막, 패드 질화막, 캡 산화막 및 하드 마스크층을 형성하는 단계와, 반도체 기판의 소자 분리 영역에 식각 공정으로 트렌치를 형성하며, 식각 공정에 의해 하드 마스크층이 제거되는 단계와, 트렌치가 완전히 매립되도록 전체 구조 상에 절연층을 형성하는 단계, 및 패드 질화막을 연마 정지층으로 사용하는 화학적 기계적 연마 공정으로 절연층 및 캡 산화막을 연마하여 소자 분리막을 형성하는 단계를 포함하며, 화학적 기계적 연마 공정 시 캡 산화막과 패드 질화막의 연마 선택비 차이에 의해 패드 질화막이 균일한 두께로 잔류된다.
상기에서, 캡 산화막은 100Å 내지 400Å의 두께로 형성하며, BPSG 또는 열산화막으로 형성할 수 있다. 트렌치 형성 후 캡 산화막을 100Å 내지 200Å 정도 잔류시키는 것이 바람직하다.
화학적 기계적 연마 공정 시 PH값이 10 내지 12인 퓸드 실리카를 슬러리로 사용하거나, 산화물과 질화물의 선택비를 50:1 정도로 유지하기 위하여 PH값이 6 내지 8이면서 CeO2 계열의 슬러리를 사용할 수 있다. 이때, 슬러리는 분당 150ML 내지 250ML 정도 공급된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 3a를 참조하면, 반도체 기판(301) 상에 터널 산화막(302), 폴리실리콘층(303), 버퍼 산화막(304), 패드 질화막(305), 캡 산화막(306) 및 하드 마스크층(307)을 순차적으로 형성한다. 여기서, 하드 마스크층(306)은 반도체 기판(301)의 소자 분리 영역에 트렌치를 형성하기 위한 식각 공정 시 식각 마스크로 사용된다.
상기에서, 터널 산화막(302)은 50Å 내지 100Å의 두께로 형성하고, 폴리실리콘층(303)은 300Å 내지 600Å의 두께로 형성하고, 버퍼 산화막(304)은 30Å 내지 70Å의 두께로 형성하고, 패드 질화막(305)은 500Å 내지 700Å의 두께로 형성한다. 그리고, 캡 산화막(306)은 100Å 내지 400Å의 두께로 형성하는 것이 바람직하며, BPSG나 열산화막으로 형성할 수 있다.
한편, 하드 마스크층(307)은 하부에 캡 산화막(306)이 형성되므로, 종래의 두께(예를 들면, 약 1500Å)보다 얇게 형성한다. 예를 들면, 하드 마스크층(307)은 500Å 내지 700Å의 두께로 형성할 수 있다.
캡 산화막(306)은 후속 공정으로 실시되는 연마 공정 시 패드 질화막(305)과의 연마 선택비를 확보하기 위하여 형성된다.
도 3b를 참조하면, 소자 분리 영역이 정의되도록 하드 마스크층(도 3a의 307)을 패터닝한 후, 하드 마스크층(도 3a의 307)을 식각 마스크로 사용하는 식각 공정으로 캡 산화막(306), 패드 질화막(305), 버퍼 산화막(304), 폴리실리콘층(303) 및 터널 산화막(302)을 순차적으로 식각하여 반도체 기판(301)의 소자 분리 영역을 노출시킨다. 이어서, 반도체 기판(301)을 소정 깊이까지 식각하여 트렌치(308)를 형성한다.
상기에서, 반도체 기판(301)에 형성된 막들을 식각하고 반도체 기판(301)에 트렌치(308)를 형성하는 과정에서 하드 마스크층(도 3a의 307)도 함께 식각된다. 그리고, 캡 산화막(306)도 일부 식각되면서 소정의 두께만큼만 잔류된다. 이때, 트 렌치 식각 시 공정 조건을 조절하여 캡 산화막(306)이 100Å 내지 200Å 정도 잔류되도록 하는 것이 바람직하다.
반도체 기판(301)의 소자 분리 영역에 트렌치(308)를 형성한 후에는, 식각 손상을 보상하기 위하여 열처리 공정을 실시할 수 있으며, 트렌치(308)의 상부 모서리를 둥글게 형성하기 위하여 트렌치(308)의 측벽 및 저면을 산화시킬 수도 있다. 또한, 후속 공정에서 형성될 절연층과의 계면 특성을 향상시키기 위하여, 전체 구조 상에 라이너 산화막(도시되지 않음)을 형성할 수도 있다.
도 3c를 참조하면, 트렌치(308)가 완전히 매립되도록 전체 구조 상에 절연층(309)을 형성한다. 이때, 절연층(309)은 고밀도 플라즈마(High Density Plasma; HDP) 산화물로 형성하는 것이 바람직하다.
도 3d를 참조하면, 화학적 기계적 연마 공정으로 절연층(309)을 연마하여 절연층(309)을 소자 분리 영역의 트렌치(308) 상부에만 잔류시킨다. 이로써, 소자 분리막(309)이 형성된다.
한편, 화학적 기계적 연마 공정은 산화물 연마용 슬러리를 사용하여 실시하며, 패드 질화막(305)이 노출되는 시점에 연마 공정을 중지한다. 구체적으로 예를 들어 설명하면, 화학적 기계적 연마 공정 시 PH값이 10 내지 12인 퓸드 실리카(fumed silica)를 슬러리로 사용할 수 있으며, 슬러리는 분당 150ML 내지 250ML 정도 공급할 수 있다. 또한, 산화물과 질화물의 선택비가 50:1이 되도록 PH값이 6 내지 8이면서 CeO2 계열의 슬러리를 사용할 수도 있다.
상기의 조건에서와 같이, 절연층을 형성한 후에는 화학적 기계적 연마 공정 시 산화물을 연마함으로, 질화물이 연마되는 것을 최대한 억제할 수 있다. 따라서, 도 3b에서 트렌치(308) 형성 후 캡 산화막(306)이 불균일하게 잔류되더라도, 화학적 기계적 연마 공정 시 산화물과 질화물의 식각 선택비를 충분하게 확보할 수 있기 때문에, 패드 질화막(305)을 균일한 두께로 잔류시킬 수 있다.
도 4는 본 발명에서 화학적 기계적 연마 공정 후 잔류하는 패드 질화막의 두께를 영역별로 나타낸 도면이다.
도 4를 참조하면, 웨이퍼 내에서 영역별로 잔류하는 패드 질화막의 두께 차이가 크게 감소한 것을 알 수 있다. 전체 영역에서 패드 질화막이 두껍게 잔류하는 영역에서는 패드 질화막이 576Å 내지 604Å 정도의 두께로 잔류하고, 패드 질화막이 얇게 잔류하는 영역에서는 패드 질화막이 514Å 내지 541Å 정도의 두께로 잔류하는 것을 알 수 있다. 즉, 패드 질화막의 잔류 두께 차이는 약 62Å 정도로 낮아진 것을 알 수 있다.
이렇게, 패드 질화막을 균일하게 잔류시킴으로써, 후속 공정에서 패드 질화막을 완전히 제거할 수 있다.
상술한 바와 같이, 본 발명은 패드 질화막과 하드 마스크층 사이에 산화막을 형성한 상태에서 STI(Shallow Trench Isolation) 공정으로 반도체 기판에 트렌치를 형성하고 전체 구조 상에 절연층을 형성한 후 화학적 기계적 연마 공정 시 산화막 까지 연마함으로써, 산화막과 패드 질화막의 연마 선택비에 의해 패드 질화막은 거의 연마되지 않아 패드 질화막을 균일한 두께로 잔류시키고 후속 공정에서 완전히 제거할 수 있어 공정의 신뢰성을 향상시킬 수 있다.

Claims (7)

  1. 반도체 기판 상에 터널 산화막, 폴리실리콘층, 버퍼 산화막, 패드 질화막, 캡 산화막 및 하드 마스크층을 형성하는 단계;
    상기 반도체 기판의 소자 분리 영역에 식각 공정으로 트렌치를 형성하며, 식각 공정에 의해 상기 하드 마스크층이 제거되는 단계;
    상기 트렌치가 완전히 매립되도록 전체 구조 상에 절연층을 형성하는 단계;
    상기 패드 질화막을 연마 정지층으로 사용하는 화학적 기계적 연마 공정으로 상기 절연층 및 상기 캡 산화막을 연마하여 소자 분리막을 형성하는 단계를 포함하며,
    상기 화학적 기계적 연마 공정 시 상기 캡 산화막과 상기 패드 질화막의 연마 선택비 차이에 의해 상기 패드 질화막이 균일한 두께로 잔류되는 반도체 소자의 소자 분리막 형성 방법.
  2. 제 1 항에 있어서,
    상기 캡 산화막은 100Å 내지 400Å의 두께로 형성되는 반도체 소자의 소자 분리막 형성 방법.
  3. 제 1 항에 있어서,
    상기 캡 산화막은 BPSG 또는 열산화막으로 형성되는 반도체 소자의 소자 분리막 형성 방법.
  4. 제 1 항에 있어서,
    상기 트렌치 형성 후 상기 캡 산화막이 100Å 내지 200Å 정도 잔류하는 반도체 소자의 소자 분리막 형성 방법.
  5. 제 1 항에 있어서,
    상기 화학적 기계적 연마 공정 시 PH값이 10 내지 12인 퓸드 실리카를 슬러리로 사용하는 반도체 소자의 소자 분리막 형성 방법.
  6. 제 1 항에 있어서,
    상기 화학적 기계적 연마 공정 시 PH값이 6 내지 8이면서 CeO2 계열의 슬러리를 사용하여 산화물과 질화물의 선택비를 50:1 정도로 유지하는 반도체 소자의 소자 분리막 형성 방법.
  7. 제 1 항에 있어서,
    상기 슬러리는 분당 150ML 내지 250ML 정도 공급되는 반도체 소자의 소자 분리막 형성 방법.
KR1020040104975A 2004-12-13 2004-12-13 반도체 소자의 소자 분리막 형성 방법 KR20060066390A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040104975A KR20060066390A (ko) 2004-12-13 2004-12-13 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040104975A KR20060066390A (ko) 2004-12-13 2004-12-13 반도체 소자의 소자 분리막 형성 방법

Publications (1)

Publication Number Publication Date
KR20060066390A true KR20060066390A (ko) 2006-06-16

Family

ID=37161224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040104975A KR20060066390A (ko) 2004-12-13 2004-12-13 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR20060066390A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779135A (zh) * 2014-01-10 2015-07-15 上海华虹宏力半导体制造有限公司 在批量式多晶硅沉积制程中消除控片影响的方法
CN113725146A (zh) * 2021-08-30 2021-11-30 上海华虹宏力半导体制造有限公司 浅沟槽隔离结构的形成方法及快闪存储器的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779135A (zh) * 2014-01-10 2015-07-15 上海华虹宏力半导体制造有限公司 在批量式多晶硅沉积制程中消除控片影响的方法
CN113725146A (zh) * 2021-08-30 2021-11-30 上海华虹宏力半导体制造有限公司 浅沟槽隔离结构的形成方法及快闪存储器的制造方法

Similar Documents

Publication Publication Date Title
JP4553410B2 (ja) 新しい浅いトレンチ分離技術
KR100239453B1 (ko) 반도체 소자의 소자 격리층 형성 방법
JP4593521B2 (ja) 高選択性ｃｍｐを用いた集積回路装置のトレンチ素子分離方法
KR19990046929A (ko) 반도체 장치의 트렌치 격리 형성 방법
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
KR100703836B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20010036818A (ko) 티형 트렌치 소자분리막 형성방법
KR20020085390A (ko) 트랜치 소자분리 방법
KR20060066390A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100235972B1 (ko) 반도체 소자의 소자분리막 제조방법
KR20080084256A (ko) 반도체 소자의 ｓｔｉ 형성공정
KR100422959B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100344765B1 (ko) 반도체장치의 소자격리방법
KR100787762B1 (ko) 디봇 개선을 위한 반도체 소자 제조 방법
KR100492790B1 (ko) 반도체소자의소자분리절연막형성방법
KR100493423B1 (ko) 반도체 소자의 제조 방법
KR100511896B1 (ko) 에스오아이 기판의 제조방법
KR100480625B1 (ko) 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자
JP2004179571A (ja) 半導体装置の製造方法
KR100430582B1 (ko) 반도체 소자의 제조 방법
KR20080086222A (ko) 반도체 소자의 ｓｔｉ 형성공정
KR20010066342A (ko) 반도체소자의 소자분리막 형성방법
KR20080114065A (ko) 반도체 소자의 소자분리막 형성 방법
KR20050067474A (ko) 반도체소자의 소자분리 방법
KR20010019280A (ko) 얕은 트렌치 소자분리 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination