DE10258443A1

DE10258443A1 - Halbleiterbauelement

Info

Publication number: DE10258443A1
Application number: DE10258443A
Authority: DE
Inventors: Akio Kitamura
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2001-12-18
Filing date: 2002-12-13
Publication date: 2003-07-03
Also published as: US20030122163A1; KR100761178B1; KR20030051333A; US6730961B2

Abstract

Beschrieben wird ein Halbleiterbauelement mit einem Halbleitersubstrat eines ersten Leitfähigkeitstyps und Bauelementeinheiten im Oberflächenabschnitt des Halbleitersubstrats, von denen jede umfaßt: einen länglichen Trench; eine längliche vom Trench beabstandete Sourcezone eines zweiten Leitfähigkeitstyps; eine von der Sourcezone beabstandete Offsetdrainzone des zweiten Leitfähigkeitstyps, die längs der Seitenwand des Trenches und längs dessen Boden ausgebildet ist; ein den Trench füllendes Oxid; eine längliche Drainzone des zweiten Leitfähigkeitstyps, welche der Sourcezone unter Zwischenlage des Trenches zugewandt ist; einen Gateisolierfilm auf dem Halbleitersubstrat zwischen der Sourcezone und der Offsetdrainzone; eine Gateelektrode auf dem Gateisolierfilm; eine mit der Sourcezone verbundene Sourceelektrode und eine mit der Drainzone verbundene Drainelektrode. Wenn in der Draufsicht auf das Halbleiterbauelement die Richtung des langen Randes der Drainzone als y-Richtung und die dazu senkrechte Richtung als x-Richtung bezeichnet wird, erstreckt sich der Trench in der y-Richtung von den in der x-Richtung erstreckenden kurzen Randbereichen der Drainzone und die sich in x-Richtung erstreckenden kurzen Randbereiche der Drainzone sind von der Offsetdrainzone umgeben.

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement. Genauer gesagt betrifft die vorliegende Erfindung ein Halbleiterbauelement mit MOSFETs hoher Durchbruchsspannung, wie sie in Leistungs-ICs verwendet werden.
In letzter Zeit sind so genannte Trench-MOSFETs entwickelt worden, die eine in einem Trench (Graben) vergrabene Gateelektrode besitzen, so daß sich ein Kanal längs der Seitenwand des Trenches ausbilden kann. Trench-MOSFETs sind vorteilhaft, weil sie den Zellenabstand und den Durchlaßwiderstand pro Flächeneinheit verringern. Obwohl einige Lateral-Trench-MOSFET- Strukturen für Leistungs-ICs vorgeschlagen wurden, bzw. über sie berichtet wurden, sind diese vorgeschlagenen oder berichteten Lateral-Trench-MOSFETs bislang nicht praktisch für Leistungs-ICs eingesetzt worden.

Die vorgeschlagenen Lateral-Trench-MOSFETs umfassen einen sogenannten Top-Drain-Trench- RESURF-DMOS-Transistor mit obenliegender Drain (RESURF = reduced surface electric field, etwa: reduzierte elektrische Feldstärke an der Oberfläche), der einen zwischen einer Source und einer Drain ausgebildeten Trench und ein in dem Trench ausgebildetes Gate aufweist (JP 06-97450 A). Eine andere vorgeschlagene Trench-Gate-Struktur enthält eine Polysiliciumgateelektrode, die in gleicher Weise in einem Trench vergraben ist, wie dies bei dem oben beschriebenen Top-Drain- Trench-RESURF-DEMOS-Transistor der Fall ist (ISPSD 2000, Seiten 47 bis 50).

Ein lateraler Leistungstransistor, über den berichtet wurde, enthält eine Source, eine Drain und einen Trench, die im Oberflächenabschnitt eines Substrats ausgebildet sind, so wie ein Gate, das auf der Oberfläche des Bereichs zwischen der Source und dem Trench ausgebildet ist, in welchem ein Kanal gebildet wird (JP 07-74352 A).

Die Erfinder der vorliegenden Erfindung haben einen Transistor mit einem Trench vorgeschlagen, der von der Oberfläche einer Offset-Drainzone ausgehend ausgebildet ist, wobei ein Isolator oder Halbleiter den Trench ausfüllt und sich eine Gateelektrode über den Trench erstreckt (JP 08-97411 A).

Zur Herstellung des in der JP 06-97450 A offenbarten Transistors ist es nötig, eine Oxidschicht ungleichförmiger Dicke dadurch zu bilden, daß ein an den Innenwänden eines Trenches ausgebildeter Oxidfilm selektiv oxidiert wird, einen Gateoxidfilm durch Naßätzen des dünnen Abschnitts der ungleichförmigen Oxidschicht zu bilden, und den Trench mit einer Polysiliciumgateelektrode zu füllen. Daher ist das Verfahren zur Herstellung des in der JP 06-97450 A offenbarten Transistors kompliziert und enthält zu viele Schritte.

Die Durchbruchsspannung des Trenchgatetransistors mit der Trenchgatestruktur, über die in ISPSD' 2000 berichtet wurde, liegt nicht höher als 20 V, damit der Kanalwiderstand gering wird. Diese Trenchgatestruktur eignet sich nicht für einen Transistor mit hoher Durchbruchsspannung in der Größenordnung von einigen hundert Volt, da keinerlei Feldplatteneffekt durch die Sourceelektrode und die Drainelektrode erreicht wird, wie sich aus der Draufsicht ergibt, die in Fig. 1 des genannten Berichts gezeigt ist. Der in der JP 07-74352 A offenbarte Aufbau ist nicht für einen Transistor mit einer Durchbruchsspannung von 200 V oder mehr geeignet, da keinerlei Feldplatteneffekt durch die Sourceelektrode und die Drainelektrode erzielt wird, wie sich aus Fig. 2 dieser Druckschrift ergibt.

Die sich über den Trench erstreckende Gateelektrode bei dem in der JP 08-97411 A offenbarten Transistor läßt einen Feldplatteneffekt erwarten. Dennoch eignet sich der in dieser Druckschrift offenbarte Transistor dennoch nicht für eine Durchbruchsspannung von 200 V oder mehr, da keinerlei Feldplatteneffekt von der Sourceelektrode und der Drainelektrode erzielt wird, wie sich aus Fig. 1 dieser Druckschrift ergibt.

Angesichts des Voranstehenden ist es Aufgabe der vorliegenden Erfindung, einen Aufbau für ein Halbleiterbauelement zu schaffen, der eine Verbesserung der Durchbruchsspannungen in den Randbereichen von Source und Drain durch Verminderung elektrischer Feldkonzentration auf diese Randbereiche und damit eine Durchbruchsspannung von etlichen 100 Volt sowie eine leichte Herstellung ohne viele zusätzliche Herstellungsschritte ermöglicht und der damit auch erlaubt, einen Lateral-Trench-MOSFET mit hoher Durchbruchsspannung herzustellen.

Diese Aufgabe wird erfindungsgemäß durch ein Halbleiterbauelement gemäß den Patentansprüchen 1 bzw. 5 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Die Bauelementeinheit mit dem in den Ansprüchen 1 und 5 definierten Aufbau stellt einen Lateral- Trench-MOSFET mit einer hohen Durchbruchsspannung von etlichen 100 Volt dar.

Die offenbarten Strukturen ermöglichen die Sicherstellung einer ausreichenden Offsetdrainlänge in einer y-Richtung, sowie die Verminderung der elektrischen Feldlokalisierung auf den Randbereich, der sich in einer x-Richtung der Drainzone erstreckt.

Da die elektrische Feldlokalisierung in dem sich in der x-Richtung erstreckenden Randbereich der Sourcezone vermindert ist und das Potential der Zone unterhalb des Abschnitts der Drainelektrode, an dem ein Bonddraht befestigt ist, auf dem Drainpotential gehalten wird, ist das elektrische Feld, dem ein Zwischenschichtisolierfilm ausgesetzt ist, vermindert.

Weitere Vorteile und Merkmale der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele unter Bezugnahme auf die beiliegenden Zeichnungen. Es zeigen:
Fig. 1 eine Draufsicht auf das planare Layout eines Halbleiterbauelements gemäß einem ersten Ausführungsbeispiel der Erfindung,
Fig. 2 einen Querschnitt längs der Linie X-X' in Fig. 1, und
Fig. 3 bis 5 Draufsichten auf das planare Layout eines Halbleiterbauelements gemäß einem zweiten, einem dritten bzw. einem vierten Ausführungsbeispiel der Erfindung.
Es sei betont, daß die beiliegenden Zeichnungen nicht überall maßstabsgerecht sind. Obwohl außerdem als erster Leitfähigkeitstyp der p-Leitungstyp und als zweiter Leitfähigkeitstyp der n- Leitfähigkeitstyp angegeben wird, ist die Erfindung gleichermaßen auf Halbleiterbauelemente anwendbar, bei denen diese Zuordnung gerade umgekehrt ist.

Erstes Ausführungsbeispiel

Ein erstes Ausführungsbeispiel der Erfindung wird nun unter Bezugnahme auf die Fig. 1 und 2 beschrieben. In Fig. 1 sind vier Lateral-Trench-MOSFETs (nachfolgend einfach als LT-MOSFETs bezeichnet), dargestellt, die je eine hohe Durchbruchsspannung aufweisen. In Fig. 1 sind Sourceelektroden, Drainelektroden, Zwischenschichtisolier- bzw. Oxidfilme und Passivierungsfilme oberhalb der Gateelektroden weggelassen.
Es soll zunächst der Querschnittsaufbau des ersten Ausführungsbeispiels unter Bezugnahme auf Fig. 2 beschrieben werden.
Fig. 2 zeigt einen LT-MOSFET mit einem p Halbleitersubstrat 1, einem Trench 2, einer n^- Offsetdrainzone 3, einem Oxid 4, etwa SiO₂, welches den Trench 2 ausfüllt, einer p Basiszone 5, einer n⁺ Sourcezone 6, einer n⁺ Drainzone 7, einem Gateoxidfilm 8, einer Gateelektrode 9 aus Polysilicium, einem Zwischenschichtoxidfilm 10, einer Sourceelektrode 11 und einer Drainelektrode 12. Ein Passivierungsfilm ist nicht dargestellt. Der Trench 2 im Oberflächenabschnitt des Halbleitersubstrats 1 ist ausgehend von der Oberfläche des Halbleitersubstrats 1 ausgebildet und mit dem Oxid 4 gefüllt. Die Offsetdrainzone 3 umgibt die Seitenwand und den Boden des Trenches 2. Die Basiszone 5 berührt den Oberflächenabschnitt der Offsetdrainzone 3 auf der Sourceseite des Trenches 2. Die Sourcezone 6 befindet sich im Oberflächenabschnitt der Basiszone 5 und ist von der Offsetdrainzone 3 um die Basiszone 5 beabstandet. Die Drainzone 7 befindet sich im Oberflächenabschnitt der Offsetdrainzone 3 auf der Drainseite des Trenches 2 (der Sourceseite unter Zwischenlage des Trenches 2 zugewandt).
Der Gateoxidfilm 8 befindet sich auf der Sourcezone 6 und dem sourceseitigen Oberflächenabschnitt der Offsetdrainzone 3. Die Gateelektrode 9 befindet sich auf dem Gateoxidfilm 8 und erstreckt sich bis über den Trench 2. Der Zwischenschichtisolierfilm 10 bedeckt die Gateelektrode 9 und den Abschnitt des Halbleiterbauelements, der oberhalb des Trenches 2 liegt. Die Sourceelektrode 11 ist elektrisch mit der Basiszone 5 und der Sourcezone 6 verbunden und erstreckt sich längs dem Zwischenschichfoxidfilm 10 über den Trench 2.
Die Drainelektrode 12 ist elektrisch mit der Drainzone 7 verbunden und erstreckt sich längs bzw. auf dem Zwischenschichtoxidfilm 10 über den Trench 2. Die Sourceelektrode 11 und die Drainelektrode 12 sind beabstandet und voneinander isoliert. Der Abschnitt der Offsetdrainzone 3, der sich längs der Seitenwand des Trenches 2 erstreckt, der Abschnitt, der sich längs des Bodens des Trenches 2 erstreckt und der Abschnitt, der sich längs des Oberflächenabschnitts des Substrats 1 erstreckt, sind durch einen einzigen Diffusionsschritt ausgebildet. Alternativ können diese Abschnitte der Offsetdrainzone 3 jeweils durch gesonderte Diffusionsschritte ausgebildet werden.
Beispielhafte Dimensionierungsangaben sind wie folgt: der spezifische Widerstand des Halbleitersubstrats 1 beträgt 100 Ωcm. Der Trench 2 ist 20 µm breit und tief. Die Seitenwand des Trenches 2 und die Substratoberfläche bilden einen Winkel von 90°. Die Oberflächendotierstoffkonzentration der Offsetdrainzone 3 liegt bei 5 × 10¹⁵ cm^-3 bis 5 × 10¹⁶ cm^-3. Die Tiefe der Offsetzone 3 beträgt 3 bis 8 µm. Die Gateelektrode 9, die Sourceelektrode 11 und die Drainelektrode 12 erstrecken sich 5 µm, 10 µm bzw. 5 µm über den Trench 2. Die Gateelektrode 9, die Sourceelektrode 11 und die Drainelektrode 12, die in oben beschriebener Weise ausgebildet sind, arbeiten jeweils als Feldplatten.
Es soll nun das planare Layout des ersten Ausführungsbeispiels unter Bezugnahme auf Fig. 1 beschrieben werden. Dabei sei die Richtung längs der Schnittlinie X-X' als x-Richtung definiert und die dazu senkrechte Richtung (die Vertikalrichtung in der Figur) als die y-Richtung. Die Sourcezone 6 und die Drainzone 7 erstrecken sich in y-Richtung und sind in x-Richtung parallel zueinander angeordnet. Die Trenche 2 erstrecken sich ebenfalls in y-Richtung und sind in x-Richtung parallel zueinander angeordnet. Die in x-Richtung verlaufenden Randbereiche der Drainzone 7, das heißt die beiden kurzen Seiten der Drainzone 7 sind um 70 µm gegenüber den sich in x-Richtung erstreckenden kurzen Seiten des jeweiligen Trenches 2 nach innen beabstandet (das heißt in Richtung der Mitte der langen Seiten des Trenches). In der y-Richtung befindet sich die Offsetdrainzone 3 in den Oberflächenabschnitten des Substrats und erstreckt sich zu den in x-Richtung verlaufenden kurzen Seiten der Drainzone 7.
Im Vertikalschnitt längs der Linie X-X' und senkrecht zur Zeichnungsebene ist der Aufbau des dritten LT-MOSFETs von links in der Figur der gleiche wie der oben beschriebene Aufbau des ersten LT- MOSFETs (das heißt des am weitesten links liegenden). In diesem Vertikalschnitt ist der Aufbau des zweiten und des vierten LT-MOSFETs von links ein Spiegelbild des Aufbaus des am weitesten links liegenden LT-MOSFETs.
Infolge des beschriebenen Aufbaus erstreckt sich eine Verarmungsschicht vom Übergang zwischen der p Basiszone 5 und der W Offsetdrainzone 3 längs der Seitenwand und dem Boden des Trenches 2. Die Länge der Offsetdrainzone in x-Richtung beträgt 60 µm (20 µm + 20 µm + 20 µm). Da die Randbereiche der Drainzone 7 um beispielsweise 70 µm von den jeweiligen Randbereichen des Trenches 2 in y-Richtung nach innen versetzt sind, wie oben beschrieben, beträgt die Länge der Offsetdrainzone in y-Richtung 70 µm, was lang genug ist, um die elektrische Feldlokalisierung an den sich in x-Richtung erstreckenden Randbereichen der Drainzone 7 abzuschwächen. Der oben beschriebene Aufbau des Halbleiterbauelements gemäß dem ersten Ausführungsbeispiel ermöglicht eine Durchbruchsspannung von etwa 700 V.
Es soll nun das Verfahren zur Herstellung des anhand der Fig. 1 und 2 beschriebenen Halbleiterbauelements kurz erläutert werden.
Ein Trench 2 mit 20 µm Breite und 20 µm Tiefe wird durch Fotoätzen im Oberflächenabschnitt eines p Halbleitersubstrats 1 mit einem spezifischen Widerstand von 100 Ωcm ausgebildet. Nach Abscheiden von dotiertem n Polysilicium im Trench 2 wird längs der Seitenwand und dem Boden des Trenches 2 eine n^- Offsetdrainzone 3 mit einer Oberflächendotierstoffkonzentration von 5 × 10¹⁵ cm^-3 bis 5 × 10¹⁶ cm³ und einer Diffusionstiefe (xj) von 3 bis 8 µm gleichförmig längs der Seitenwand und der Bodenwand des Trenches 2 durch Diffusion des n Dotierstoffes in dem dotierten Polysilicium von der Innenfläche des Trenches 2 her durch Wärmebehandlung ausgebildet. Dann wird das Polysilicium im Trench 2 durch Ätzen entfernt und ein Oxidfilm als Oxid 4 im Trench 2 abgeschieden.
Dann wird ein Gateoxidfilm 8 ausgebildet, eine Polysiliciumschicht auf dem Gateoxidfilm 8 abgeschieden und eine Polysiliciumgateelektrode durch Fotoätzen der abgeschiedenen Polysiliciumschicht ausgebildet. Die Polysiliciumgateelektrode 9 erstreckt sich um 5 µm über den Trench 2. Dann werden eine p Basiszone 5 und eine n⁺ Sourcezone 6 im Oberflächenabschnitt des Substrats 1 ausgebildet. Zugleich mit oder unabhängig von der Ausbildung der Sourcezone 6 wird eine n⁺ Drainzone 7 in dem Oberflächenabschnitt der Offsetdrainzone 3 auf der anderen Seite des Trenches 2 ausgebildet. Wie oben beschrieben, wird die Drainzone 7 so ausgebildet, daß ihre Ränder um beispielsweise 70 µm von den jeweiligen Rändern des Trenches 2 in y-Richtung nach innen versetzt sind. Nach Abscheiden eines Zwischenschichtisolierfilms 10 werden einen Sourceelektrode 11 und eine Drainelektrode 12 so ausgebildet, daß sich die Sourceelektrode 11 um 10 µm und die Drainelektrode 12 um 5 µm über den Trench 2 erstrecken. Schließlich wird ein nicht gezeigter Passivierungsfilm auf die soweit gebildete Struktur aufgebracht.
Auf diese Weise wird das Halbleiterbauelement gemäß der Erfindung durch Hinzufügen des Schritts der Ausbildung eines Trenches 2 und des Schritts des Auffüllens des Trenches 2 mit einem Oxid 4 zu den Schritten zur Herstellung des herkömmlichen Lateral-DMOSFET hergestellt. Das Verfahren zur Herstellung des Halbleiterbauelements gemäß dem ersten Ausführungsbeispiel der Erfindung enthält keinerlei schwierige Schritte.
Bei dem ersten Ausführungsbeispiel der Erfindung wird die elektrische Feldlokalisation bzw. -konzentration auf die sich in x-Richtung erstreckenden Randbereiche der n4 Drainzone 7 gemindert, da diese Randbereiche näher zur Mitte des Bauelements liegen als die sich in x-Richtung erstreckenden Randbereiche des Trenches 2, und die n Offsetdrainzone 3 sich über eine ausreichende Länge in y-Richtung von den genannten Randbereichen der Drainzone 7 erstreckt. Die Durchbruchsspannung des Bauelements wird vom Aufbau der aktiven Zone einschließlich der Sourcezone und der Drainzone bestimmt, das heißt die Durchbruchsspannung wird von der Länge der Offsetdrainzone in x-Richtung bestimmt und nicht ungünstig von der Durchbruchsspannung an den sich in y-Richtung erstreckenden Randbereichen der Drainzone 7 beeinflußt, indem die Offsetdrainlänge in y-Richtung verlängert wird. Somit ist die Durchbruchsspannung des Bauelements verbessert, und man erhält ein Halbleiterbauelement einschließlich LT-MOSFETs mit einer hohen Durchbruchsspannung von beispielsweise 700 V ohne Hinzufügen vieler Herstellungsschritte. Da die Durchbruchsspannung des Bauelements vom Aufbau der aktiven Zone einschließlich der Sourcezone und der Drainzone bestimmt wird, wird beim ersten Ausführungsbeispiel der Erfindung die Lawinendurchbruchsfestigkeit des Halbleiterbauelements verbessert.

Zweites Ausführungsbeispiel

Fig. 3 zeigt in einer Draufsicht das planare Layout eines Halbleiterbauelements gemäß einem zweiten Ausführungsbeispiel der Erfindung. In Fig. 3 sind vier LT-MOSFETs je mit hoher Durchbruchsspannung gezeigt. In der Figur sind Sourceelektroden, Drainelektroden, Zwischenschichtisolierfilme und Passivierungsfilme oberhalb von Gateelektroden weggelassen. Die x-Richtung und die y-Richtung sind in gleicher Weise wie bei Fig. 1 definiert.
Gemäß Darstellung in Fig. 3 ist eine n⁺ Drainzone 107 von einem Trench 102 umgeben. Anders ausgedrückt, die beiden Trenche 102 für zwei LT-MOSFETs gehen ineinander über, und eine Drainzone 107 ist inselartig in dem Trench 102 ausgebildet. Beispielsweise beträgt die Breite des Trenches 102 in x-Richtung 20 µm und diejenige in der y-Richtung ist mit beispielsweise 30 µm etwas größer. In gleicher Weise wie der Trench 102 gehen die Polysiliciumgateelektroden 109 und die n⁺ Sourcezonen 106 für ein Paar LT-MOfFETS mit gemeinsamer Drainzone 107 jeweils ineinander über.
Im Fall von Fig. 3 ist der Querschnittsaufbau des dritten LT-MOSFETs von der linken Seite in der Figur der gleiche wie derjenige des ersten LT-MOSFETs (das heißt des am weitesten links liegenden). Der Querschnittsaufbau des zweiten und des vierten LT-MOSFETs von links ist spiegelbildlich zu dem des ersten.
Aufgrund des beschriebenen Aufbaus beträgt die Offsetdrainlänge in y-Richtung 70 µm (20 µm + 30 µm + 20 µm), und die Offsetdrainlänge in x-Richtung beträgt 60 µm (20 µm + 20 µm + 20 µm). Da die Offsetdrainlänge in y-Richtung größer als diejenige in x-Richtung ist, ist die elektrische Feldkonzentration auf die sich in x-Richtung erstreckenden Randbereiche der Drainzone 107 abgeschwächt. Der oben beschriebene Aufbau des Halbleiterbauelements gemäß dem zweiten Ausführungsbeispiel der Erfindung ermöglicht eine Durchbruchsspannung von etwa 700 V.
Da der Querschnittsaufbau längs der Linie X-X' in Fig. 3 ähnlich dem in Fig. 2 gezeigten ist, gilt die Beschreibung von Fig. 2 mit der Maßgabe, daß Trench 2 in Fig. 2 durch 102 ersetzt wird, die Basiszone 5 durch die Basiszone 105 ersetzt wird, die Sourcezone 6 durch die Sourcezone 106 ersetzt wird, die Drainzone 7 durch die Drainzone 107 ersetzt wird und die Polysiliciumgateelektrode 9 durch die Polysiliciumgateelektrode 109 ersetzt wird. Da das Halbleiterbauelement des zweiten Ausführungsbeispiels unter entsprechender Änderung der Maskenmuster zur Herstellung des Halbleiterbauelements des ersten Ausführungsbeispiel hergestellt werden kann, soll dieses Verfahren hier zur Vermeidung von Wiederholungen nicht noch einmal erläutert werden.
Da die elektrische Feldkonzentration auf die sich in x-Richtung erstreckenden Randbereiche der Drainzone '107 beim zweiten Ausführungsbeispiel der Erfindung geschwächt ist, erhält man ohne Hinzufügen vieler Herstellungsschritte in gleicher Weise wie bei dem ersten Ausführungsbeispiel ein Halbleiterbauelement mit LT-MOSFETs mit einer hohen Durchbruchsspannung von etwa 700 V. Auch das Halbleiterbauelement des zweiten Ausführungsbeispiels zeichnet sich durch eine verbesserte Lawinendurchbruchsbeständigkeit aus.

Drittes Ausführungsbeispiel

Fig. 4 zeigt in eines Draufsicht das planare Layout eines Halbleiterbauelements gemäß einem dritten Ausführungsbeispiel der Erfindung. In Fig. 4 sind vier LT-MOSFETs je mit hoher Durchbruchsspannung darstellt. In der Figur sind Sourceelektroden, Drainelektroden, Zwischenschichtoxidfilme und Passivierungsfilme, die oberhalb von Gateelektroden liegen, weggelassen. Die x-Richtung und die y- Richtung sind in gleicher Weise wie in Fig. 1 definiert.
Bei dem planaren Layout des Halbleiterbauelements gemäß dem dritten Ausführungsbeispiels, das in Fig. 4 gezeigt ist, beträgt die Breite eines Trenches 102 in y-Richtung 20 µm oder mehr, und n Offsetdrainzonen 203 sind zwischen dem Trench 102 und den sich in x-Richtung erstreckenden Randbereichen einer n⁺ Drainzone 107 ausgebildet. Die Länge der beiden Offsetdrainzonen 203 in y-Richtung beträgt je 10 µm. Die Trenchbreite in x-Richtung beträgt in gleicher Weise wie bei dem zweiten Ausführungsbeispiel 20 µm.
Bei der Anordnung von Fig. 4 ist der Querschnittsaufbau des dritten LT-MOSFETs von links in der Figur der gleiche wie derjenige des ersten LT-MOSFETs (des am weitesten links liegenden). Der Querschnittsaufbau des zweiten und des vierten LT-MOSFETs von links in der Figur ist ein Spiegelbild desjenigen des ersten LT-MOSFETs.
Obwohl lediglich ein Teil der Offsetdrainzonen in Fig. 4 gezeigt ist, beträgt die Offsetdrainlänge in x- Richtung 60 µm (20 µm + 20 µm + 20 µm), und die Offsetdrainlänge in y-Richtung beträgt 70 µm (10 µm + 20 µm + 20 µm + 20 µm). Da die Offsetdrainlänge in y-Richtung größer als diejenige in x- Richtung ist, wird die elektrische Feldkonzentration auf die sich in x-Richtung erstreckenden Randbereiche der Drainzone 7 abgeschwächt. Der oben beschriebene Aufbau des Halbleiterbauelements des dritten Ausführungsbeispiels ermöglicht eine Durchbruchsspannung von etwa 700 V.
Da der Querschnittsaufbau längs der Linie X-X' in Fig. 4 ähnlich dem in Fig. 2 gezeigten ist, gilt auch für dieses Ausführungsbeispiel die Beschreibung zu Fig. 2 mit der Maßgabe, daß Trench 2 durch Trench 102 ersetzt wird, Basiszone 5 durch Basiszone 105 ersetzt wird, Sourcezone 6 durch Sourcezone 106 ersetzt wird, Drainzone 7 durch Drainzone 107 ersetzt wird und Polysiliciumgateelektrode 9 durch Polysiliciumgateelektrode 109 ersetzt wird. Da das Halbleiterbauelement gemäß dem dritten Ausführungsbeispiel durch geeignete Änderung der Maskenmuster für die Herstellung des ersten Ausführungsbeispiels hergestellt wird, soll zur Vermeidung von Wiederholungen die Beschreibung des Herstellungsverfahrens für das dritte Ausführungsbeispiel weggelassen werden.
Da die elektrische Feldkonzentration auf die sich in x-Richtung erstreckenden Randbereiche der Drainzone 107 gemäß dem dritten Ausführungsbeispiel abgeschwächt wird, wird auf gleiche Weise wie bei den ersten beiden Ausführungsbeispielen und ohne Hinzufügen vieler Herstellungsschritte ein Halbleülerbauelement mit LT-MOSFETs und einer hohen Durchbruchsspannung von beispielsweise 700 V erreicht.

Viertes Ausführungebeispiel

Fig. 5 zeigt in einer Draufsicht das planare Layout eines Halbleiterbauelements gemäß einem vierten Ausführungsbeispiel der Erfindung. In Fig. 5 sind 4 LT-MOSFETs, je mit einer hohen Durchbruchsspannung, dargestellt. In der Figur sind Sourceelektroden, Drainelektroden, Zwischenschichtoxidfilme und Passivierungsfilme oberhalb von Gateelektroden weggelassen. Die x-Richtung und die y- Richtung sind in gleicher Weise wie in Fig. 1 definiert.
Das in Fig. 5 gezeigte planare Layout enthält ein Paar LT-MOSFETs 300a mit einer gemeinsamen n⁺ Drainzone 7 und ein Paar LT-MOSFETs 300b mit einer anderen gemeinsamen n⁺ Drainzone 7. Die LT-MOSFETs 300a enthalten eine kurze n⁺ Sourcezone 306 und eine kurze Polysiliciumgateelektrode 309. Die LT-MQSFETs 300b enthalten eine andere kurze n⁺ Sourcezone 306 und eine andere kurze Polysiliciumgateelektrode 309. Die beiden Sourcezonen 306 und die beiden Polysiliciumgateelektroden 309 sind einander jeweils zugewandt. Eine Anschlußöffnung 321 für eine Drainelektrode ist oberhalb der von den kurzen Sourcezonen 306 und den kurzen Polysiliciumgateelektroden 309 freigelassenen Zone ausgebildet.
Die kurzen Randbereiche der Sourcezonen 306 und die Seite der Anschlußöffnung 321 sind von einer p Basiszone 305 (einem Zweigabschnitt) umgeben, der sich von einer p Basiszone 5 im peripheren Bereich des Halbleiterbauelements erstreckt. Im Oberflächenabschnitt des Substrats zwischen der Basiszone 305 und der Basiszone 5 sind n^- Offsetdrainzonen 333 und 303 ausgebildet, die sich je von dem Abschnitt der n^- Offsetdrainzone 3 zwischen der Drainzone 7 und der Basiszone 5 erstrecken. Eine Drainelektrode 322 ist über den Trenchen 2 und den Offsetdrainzonen 3, 303 und 333 unter Zwischenlage eines Zwischenschichtisolierfilms (Oxidfilms) ausgebildet.
Die Drainelektrode 322 enthält zwei Zweige, die sich längs den beiden Drainzonen 7 erstrecken. Ein Ende des einen Zweigs der Drainelektrode und ein Ende des anderen Zweigs sind über einen Verbindungsabschnitt miteinander verbunden, so daß die Drainelektrode 322 U-förmig ist. Eine Drainanschlußöffnung 321 (die den Passivierungsfilm durchsetzt) ist in dem Verbindungsabschnitt der Drainelektrode 322 (der Basis des U) ausgebildet, und ein Bonddraht 323 ist mit der Drainanschlußöffnung 321 durch Quetschverbindung verbunden. Beispielsweise sind der Abschnitt der Drainelektrode 322, in welchem die Anschlußöffnung 321 ausgebildet ist, und die Basiszone 305, die von den einander zugewandten Sourcezonen 6 umgeben ist, um 70 µm von einander beabstandet. Ebenfalls beispielsweise sind der Abschnitt der Drainelektrode 322, in welchem die Anschlußöffnung 321 ausgebildet ist, und die p Basiszone 5 um 70 µm von einander beabstandet.
Längs der Linie X-X' in Fig. 5 ist der Querschnittsaufbau des vierten LT-MOSFETs von links in der Figur der gleiche wie derjenige des ersten LT-MOSFETs (des am weitesten links liegenden). Längs der Linie X-X' in Fig. 5 ist der Querschnittsaufbau des zweiten und des vierten LT-MOSFETs von links in der Figur ein Spiegelbild desjenigen des ersten LT-MOSFETs.
Da der Querschnittsaufbau längs der Linie X-X' in Fig. 5 ähnlich dem in Fig. 2 gezeigten ist, wird die Beschreibung des Querschnittsaufbaus längs der Linie X-X in Fig. 5 weggelassen. Das Halbleiterbauelement des vierten Ausführungsbeispiels wird durch geeignete Änderung der Maskenmuster zur Herstellung des Halbleiterbauelements des ersten Ausführungsbeispiels, durch Ausbilden der Drainelektrode 322 und der Anschlußöffnung 321 unter Verwendung herkömmlicher Techniken und durch Drahtbonden hergestellt. Daher können weitere Einzelheiten des Verfahrens zur Herstellung des Halbleiterbauelements gemäß dem vierten Ausführungsbeispiels entfallen.
Der oben beschriebene Aufbau wird eingesetzt, weil es unmöglich ist, eine Drainelektrode über der Sourcezone, der Basiszone und der Gateelektrode auszubilden, wenn die Zwischenschicht- Durchbruchsspannung zwischen dem Metall und dem Substrat 1000 V betragen soll und die Spannung zwischen Source und Drain 300 V oder mehr sein muß. Der oben beschriebene Aufbau wird auch deshalb eingesetzt, weil es bei dem Querschnittsaufbau von Fig. 2, wo der Rasterabstand zwischen Source und Drain 30 µm beträgt, unmöglich ist, Drahtboden an der Drainleitung auszuführen. Aus diesen Gründen wird der Bereich, in welchem die Anschlußöffnung 321 für die Drainelektrode vorgesehen ist, neben dem Endabschnitt der kurzen Sourcezonen bei dem vierten Ausführungsbeispiel ausgebildet.
Bei dem vierten Ausführungsbeispiel sind die elektrischen Felder an den sich in x-Richtung erstreckenden Randbereichen der Sourcezone 306 des LT-MOSFET-Paares 300a und der Sourcezone 306 des LT-MOSFET Paares 300b, weiches dem LT-MOSFET-Paar 300a zugewandt ist, abgeschwächt. Da die Spannung des Bereichs unterhalb der Anschlußöffnung 321 im Bereich der Drainspannung gehalten wird, ist das elektrische Feld, dem der Zwischenschichtisolierfilm ausgesetzt ist, abgeschwächt. Somit kann ein Halbleiterbauelement mit LT-MOSFETs mit hoher Durchbruchsspannung von etlichen 100 Volt ohne viele zusätzliche Herstellungsschritte erreicht werden.
Es sei hervorgehoben, daß die in Verbindung mit den Ausführungsbeispielen genannten Abmessungen lediglich beispielhaft sind und abhängig von den Spezifikationen im Einzelfall geeignet zu wählen sind.
Da die Durchbruchsspannung in der Richtung parallel zu den kurzen Seiten des Sourcezone und der Drainzone, das heißt die Durchbruchsspannung des Bauelements, nicht von der Durchbruchsspannung der langen Seiten der Sourcezone und der Drainzone bei der Erfindung nachteilig beeinflußt wird, erlaubt das Halbleiterbauelement gemäß der Erfindung eine Entschärfung des Kompromisses zwischen Durchbruchsspannung des Bauelements und Durchlaßwiderstand pro Flächeneinheit des Bauelements und damit eine Verbesserung der Lawinendurchbruchsbeständigkeit. Daher erhält man gemäß der vorliegenden Erfindung ohne viele zusätzliche Herstellungsschritte ein Halbleiterbauelement, welches LT-MOSFETs mit einer hohen Durchbruchsspannung von etlichen 100 Volt umfaßt.

Claims

1. Halbleiterbauelement, umfassend:
ein Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps, und
Bauelementeinheiten im Oberflächenabschnitt des Halbleitersubstrats, von denen jede umfaßt:
einen länglichen von der Oberfläche des Halbleitersubstrats her eingebrachten Trench (2),
eine längliche Sourcezone (6, 306) eines zweiten Leitfähigkeitstyps im Oberflächenabschnitt des Halbleitersubstrats, wobei die Sourcezone (6, 306) vom Trench (2) beabstandet ist,
eine Offsetdrainzone (3, 303) des zweiten Leitfähigkeitstyps, die längs der Oberfläche des Substrats beabstandet von der Sourcezone (6, 306), längs der Seitenwand des Trenches und längs dessen Boden ausgebildet ist,
ein den Trench (2) füllendes Oxid (4),
eine längliche Drainzone (7) des zweiten Leitfähigkeitstyps im Oberflächenabschnitt des Halbleitersubstrats, welche der Sourcezone (6, 306) unter Zwischenlage des Trenches zugewandt ist,
einen Gateisolierfilm (8) auf dem Oberflächenabschnitt des Halbleitersubstrats zwischen der Sourcezone (6, 306) und der Offsetdrainzone (3, 303),
eine Gateelektrode (9, 309) auf dem Gateisolierfilm (8),
eine elektrisch mit der Sourcezone (6, 306) verbundene Sourceelektrode (11), und
eine elektrisch mit der Drainzone (7) verbundene Drainelektrode (12, 322),
wobei, wenn in der Draufsicht auf das Halbleiterbauelement die Richtung des langen Randbereichs der Drainzone (7) als y-Richtung und die dazu senkrechte Richtung als x-Richtung bezeichnet wird, der Trench (2) sich in der y-Richtung von den in der x-Richtung erstreckenden kurzen Randbereichen der Drainzone (7) erstreckt und die sich in x-Richtung erstreckenden kurzen Randbereiche der Drainzone (7) von der Offsetdrainzone (3) umgeben sind.

2. Halbleiterbauelement nach Anspruch 1, bei dem die Länge der Offsetdrainzone (3) in der y-Richtung zwischen dem sich in x-Richtung erstreckenden Randbereich des Trenches und dem sich in x-Richtung erstreckenden kurzen Randbereich der Drainzone (7) größer ist als die Länge der Offsetzone in der x-Richtung zwischen einem benachbarten Paar von Trenchen (2) in dem planaren Layout des Halbleiterbauelements.

3. Halbleiterbauelement nach Anspruch 1 oder 2, ferner umfassend eine Basiszone (5) des ersten Leitfähigkeitstyps, die in dem Oberflächenabschnitt des Halbleitersubstrats (1) ausgebildet ist und im planaren Layout die darin ausgebildete Sourcezone (6, 306) und die Offsetdrainzone (3) umgibt.

4. Halbleiterbauelement nach Anspruch 3, bei dem die Basiszone einen länglichen Zweig (305) umfaßt, der sich in y-Richtung zwischen den benachbarten Sourcezonen (306) benachbarter Paare der Bauelementeinheiten erstreckt, wobei der sich in x-Richtung erstreckende Randbereich des distalen Endes des Zweigs und die sich in x-Richtung erstreckenden inneren kurzen Randbereiche der benachbarten Gateelektroden (309) der benachbarten Paare von Bauelementeinheiten von der Offsetdrainzone (3) in dem planaren Layout des Halbleiterbauelements umgeben sind.

5. Halbleiterbauelement, umfassend:
ein Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps, und
Bauelementeinheiten im Oberflächenabschnitt des Halbleitersubstrats, die jeweils umfassen:
einen von der Oberfläche des Substrats her ausgebildeten Trench (102) in Form eines Ringes, den sich ein Paar von Bauelementeinheiten teilen,
eine längliche Sourcezone (106) eines zweiten Leitfähigkeitstyps im Oberflächenabschnitt des Halbleitersubstrats, welche den Trench (102) von diesem beabstandet umgibt,
eine Offsetdrainzone (203) des zweiten Leitfähigkeitstyps, die längs der Oberfläche des Halbleitersubstrats beabstandet von der Sourcezone (106) längs der Seitenwand des Trenches und längs des Bodens des Trenches ausgebildet ist,
ein den Trench (102) ausfüllendes Oxid,
eine längliche Drainzone (107) des zweiten Leitfähigkeitstyps im Oberflächenabschnitt des Halbleitersubstrats, welche der Sourcezone (106) unter Zwischenlage des Trenches zugewandt ist und von dem Trench (102) umgeben ist,
einen Gateisolierfilm (8) auf dem Oberflächenabschnitt des Halbleitersubstrats zwischen der Sourcezone (106) und der Offsetdrainzone (203),
eine Gateelektrode (109) auf dem Gateisolierfilm (8),
eine Sourceelektrode (11), die elektrisch mit der Sourcezone (106) verbunden ist, und
eine Drainelektrode (12), die elektrisch mit der Drainzone (107) verbunden ist.

6. Halbleiterbauelement nach Anspruch 5, bei dem, wenn die Richtung längs des langen Randbereichs der Drainzone (107) in dem planaren Layout des Halbleiterbauelements als y- Richtung bezeichnet wird und die dazu senkrechte Richtung als x-Richtung, der Trench (102) in der y-Richtung weiter ist als in der x-Richtung.

7. Halbleiterbauelement nach Anspruch 5, bei dem, wenn die Richtung längs des langen Randbereichs der Drainzone (107) in dem planaren Layout des Halbleiterbauelements als y- Richtung und die dazu senkrechte Richtung als x-Richtung bezeichnet wird, die Offsetdrainzone (203) zwischen der Drainzone (107) und dem Trench (102) in y-Richtung in dem planaren Layout des Halbleiterbauelements ausgebildet ist.

8. Halbleiterbauelement nach Anspruch 7, bei dem die Länge der Offsetdrainzone (203) zwischen der Drainzone (107) und der Gateelektrode (109) in y-Richtung länger ist als in x-Richtung.

9. Halbleiterbauelement nach einem der Ansprüche 5 bis 8, ferner umfassend eine Basiszone des ersten Leitfähigkeitstyps, die in dem Oberflächenabschnitt des Halbleitersubstrats ausgebildet ist und die darin ausgebildete Sourcezone (106) umgibt.