JP2004134753A - 多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法 - Google Patents

多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法 Download PDF

Info

Publication number
JP2004134753A
JP2004134753A JP2003288431A JP2003288431A JP2004134753A JP 2004134753 A JP2004134753 A JP 2004134753A JP 2003288431 A JP2003288431 A JP 2003288431A JP 2003288431 A JP2003288431 A JP 2003288431A JP 2004134753 A JP2004134753 A JP 2004134753A
Authority
JP
Japan
Prior art keywords
dielectric layer
dielectric
region
eot
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003288431A
Other languages
English (en)
Inventor
Chew Hoe Ang
チュー・ホー・アン
Liang Choo Hsia
リアン・チョー・シア
Jia Zhen Zheng
ジア・ツェン・チェン
Soh Yun Siah
ソー・ユン・シァー
Simon Chool
サイモン・チョーイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
Chartered Semiconductor Manufacturing Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chartered Semiconductor Manufacturing Pte Ltd filed Critical Chartered Semiconductor Manufacturing Pte Ltd
Publication of JP2004134753A publication Critical patent/JP2004134753A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】　半導体基板上に種々の誘電率と種々の見掛けの酸化物厚さ（ＥＯＴ）を有するゲート絶縁体層（誘電体層）を形成する方法を提供する。
【解決手段】　高誘電率（高ｋ）の層を半導体基板上に形成した後、前記高ｋ層の頂部に元素を導入する方法を前記高ｋ層の第１領域に対して実施し、その間、前記高ｋ層の第２領域はフォトレジスト形態物で保護される。熱処理すると、前記高ｋ層の第１領域は高ｋ層の未処理の第２領域と異なる誘電率および異なるＥＯＴを示す。
【選択図】　図３

Description

　本発明は半導体装置を製造する方法、特に、同じ半導体チップ上に多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法に関する。
　マイクロ微細化、即ちサブミクロン形態の半導体デバイスを作製する技術は、完全なシステムオンチップ（system on chip：ＳｏＣ）を実現できるまでに、デバイスの集積化を進歩させた。しかしながら、ＳｏＣの概念は、ＳｏＣ設計の特定の機能を満足させるために、多重の誘電率を与えるゲート絶縁体層に加えて、多重のゲート絶縁体層の厚さをも必要とする。半導体基板の特定領域上に種々のゲート絶縁体の厚さを形成することは、二酸化ケイ素のゲート絶縁体層の成長のために使用される熱酸化処理の前に半導体基板中への注入（implantation）を実施することによって達成され、注入された化学種は半導体基板の酸化速度を増大または減少させ、これによって種々の二酸化ケイ素ゲート絶縁体の厚さが得られる。酸化速度の差を調節するためにフッ素、アルゴン、および窒素のようなイオンの注入が使用されてきた。しかしながら、デバイスの性能の向上によって、ゲート絶縁体層の厚さは２０オングストローム以下の厚さまで縮小され、その結果、酸化の前に半導体中への注入処理を実施することが困難になっている。
　本発明は、ゲート絶縁体層の特定領域が特定の誘電率と特定の厚さで形成され、一方、同じゲート絶縁体層の他の領域が異なる誘電率と異なる厚さで形成され、これはゲート絶縁体層の特定領域中への種々の元素の導入によって達成される、という方法を開示する。米国特許番号６,３４８,３８６Ｂ１（Gilmer）、米国特許番号６,２９７,５３９Ｂ１（Ma他）、米国特許番号６,２０７,５８９Ｂ１（Ma他）、および米国特許番号６,１８４,０７２Ｂ１（Kaushik他）のような従来技術は、金属酸化物のゲート絶縁体層を形成する方法を開示する。
　しかしながら、これらの従来技術いずれも、ゲート絶縁体層の特定領域に特定の元素を導入することによって、ゲート絶縁体の非処理領域の誘電率および見掛けの酸化物厚さ（equivalent oxide thickness：ＥＯＴ）と異なる誘電率および見掛けの酸化物厚さが得られる、という本発明の新規な方法を開示していない。
　本発明の目的は、半導体基板上に、種々の誘電率および種々の見掛けの酸化物厚さを有するゲート絶縁体層を形成することである。
　本発明の別の目的は、半導体基板上に高誘電率の（高ｋの）層を最初に形成し、次いで前記高ｋ層の特定領域中に元素を導入することによって、この処理を受ける高ｋ層の領域の前記誘電率を変化させるとともにＥＯＴを変化させることである。
　本発明の更に別の目的は、第１の態様が第１のタイプの元素を高ｋ層中に導入して誘電率を減少させると共に高ｋ層のＥＯＴを増大させ、一方、第２の態様が第２のタイプの元素を高ｋ層中に導入して誘電率を増大させると共に処理された高ｋ層のＥＯＴを減少させるための方法を提供することである。
　本発明に従えば、高ｋのゲート絶縁体層中に元素を導入して、このゲート絶縁体層の誘電率と見掛けの酸化物厚さ（ＥＯＴ）を変化させることにより、同じ半導体基板上に種々の誘電率と種々の見掛けの酸化物厚さ（ＥＯＴ）を有するゲート絶縁体層を形成する方法が開示される。本発明の第１の態様は、半導体基板上に第１の高ｋ誘電体層を形成し、次いで遮蔽形態物（block-out shape）で被覆されていない第１の高ｋ誘電体層の領域中に第１のタイプの元素を侵入させ（immersion）または注入する（implantation）ことを特徴とする。アニール（anneal）を行うと、第１の高ｋ層からなる第１の部分が生成し、侵入または注入の処理を受けた部分は、侵入または注入の処理を受けない第１の高ｋ層からなる第２の部分に比較して、低い誘電率および増大したＥＯＴを有する。本発明の第２の態様は、半導体基板上に第２の高ｋ誘電体層を形成し、次いで遮蔽形態物で被覆されていない第２の高ｋ誘電体層の領域中に第２のタイプの元素を侵入または注入することを特徴とする。アニールを行うと、第２の高ｋ層からなる第１の部分が生成し、侵入または注入の処理を受けた部分は、侵入または注入の処理を受けない第２の高ｋ層からなる第２の部分に比較して、高い誘電率および減少したＥＯＴを有する。次いで、種々のＥＯＴと種々の誘電率を有する下にあるゲート絶縁体層の上にゲート構造物を形成する。
　半導体基板上にゲート絶縁体層を形成する方法であって、このゲート絶縁体層の第１の領域は特定の誘電率と特定の見掛けの酸化物厚さ（ＥＯＴ）を有することを特徴とし、このゲート絶縁体層の第２の領域は第１の領域とは異なる誘電率とＥＯＴを有することを特徴とする、という方法を詳細に記述する。図１で概略的に示すように、＜１００＞の結晶方位で特徴づけられる単結晶物質から構成される半導体基板１が使用される。次いで、半導体基板１の頂部に浅いトレンチ形態を形成し、次いでこの浅いトレンチ形態を絶縁体で充填し、そして半導体基板１の上面から絶縁体層の不必要な領域を除去することによって、絶縁体が充填されたトレンチ形状の浅いトレンチ分離（ＳＴＩ）領域２が形成される。浅いトレンチ形態は、光リソグラフィおよびドライエッチング方法により、ケイ素用のエッチング剤としてＣｌ２を使用して形成することができ、一方、浅いトレンチ形態を充填するために使用される絶縁体層は、低圧化学気相成長（ＬＰＣＶＤ）方法またはプラズマ強化された化学気相成長（ＰＥＣＶＤ）方法によって得られた酸化ケイ素層であってもよい。絶縁体の不必要な部分の除去は、化学的機械研磨（ＣＭＰ）方法、または絶縁体層用のエッチング剤としてＣＨＦ３を使用する選択的ドライエッチング方法によって実施される。
　次に、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）、または酸化セリウム（ＣｅＯ２）から構成される誘電体層３ａを、半導体基板１上に約４０〜８０オングストロームの物理的厚さで成長させ、これは約２０〜２８の高い誘電率（高いｋ）を有する。誘電体層３ａの見掛けの酸化物厚さ（ＥＯＴ）は約７〜１３オングストロームである。図１で概略的に示される誘電体層３ａは、約２００〜５００℃の温度で実施される原子層堆積（ＡＬＤ）または金属有機物化学気相成長（ＭＯＣＶＤ）の方法によって得られる。
　次に、本発明の第１の態様を説明する。この第１の態様によれば、ゲート絶縁体層の第１領域が半導体基板の第１部分上に形成され、これは特定の誘電率および特定の絶縁体の厚さを有し、一方、同じ半導体基板の第２部分上に配置されたゲート絶縁体層の第２領域は、処理されてゲート絶縁体層の前記第１領域よりも低い誘電率および厚い絶縁体層を生じる。フォトレジスト形態物４を誘電体層３ａの第１領域上に形成し、誘電体層３ａの露出部分にケイ素、ゲルマニウム、またはアルミニウムのような特定の元素を侵入させまたは注入する。ＨｆＯ２誘電体層中へのケイ素のような元素の導入は、約１０〜５００ミリトルの圧力において約５０〜１０００ワットの出力で実施されるプラズマ侵入法（plasma immersion procedure）を用いて達成されるか、または約０.１〜１.０ＫｅＶの注入エネルギーおよび約１Ｅ１３〜１Ｅ１５原子/ｃｍ２の注入線量でケイ素のような特定元素を注入することにより達成され、その結果、誘電体層３ｂが形成される。これは図２で概略的に示される。
　プラズマ酸素アッシング（plasma oxygen ashing）の方法によってフォトレジスト形態物４を除去した後、アニール工程が誘電体層３ｂ中に導入されたイオンを活性化するために使用され、その結果、未処理の誘電体層３ａの誘電率よりも低い約８〜１６の誘電率を有するＨｆＳｉｘＯｙのような誘電体層３ｂが生じる。また、誘電体層３ｂの物理的厚さは約４０〜８０オングストロームのままであるが、誘電率の変化によって誘電体層３ｂのＥＯＴは約１３〜２７オングストロームになる。従って、同じ半導体基板上のゲート絶縁体層内に多重の厚さを与える所望の効果が達成される。侵入または注入された元素がアニールなしで誘電率とＥＯＴの変化の一部を与えることができるため、アニールは任意の工程であるが、この処理は不活性または酸化雰囲気中において約４００〜７００℃の温度で実施される。次いで、ドープポリシリコン、窒化チタン、窒化タンタル、またはモリブデンのような導電性層が、化学気相成長（ＣＶＤ）またはプラズマ気相成長（ＰＶＤ）の方法によって、下にある誘電体層上に約１０００〜２０００オングストロームの厚さで形成される。次いで、フォトレジスト形態物（図示せず）をマスクとして使用し、エッチング剤としてＣｌ２またはＳＦ６を使用する異方性反応性イオンエッチング（ＲＩＥ）の方法を実施することによって、薄いＥＯＴを有していて下にある誘電体であるゲート絶縁体層３ａの上に導電性ゲート構造物５を形成し、また、厚いＥＯＴを有していて下にある誘電体であるゲート絶縁体層３ｂの上に導電性ゲート構造物５を形成する。これは図３で概略的に示される。
　次に、本発明の第２の態様を説明する。この第２態様において、特定の誘電率と特定の絶縁体厚さを有することを特徴とするゲート絶縁体層からなる第１領域が半導体基板上に形成され、一方、同じ半導体基板上に位置する同じゲート絶縁体層からなる第２領域が、ゲート絶縁体層からなる前記第１領域よりも高い誘電率と薄い見掛けの酸化物厚さを伴って形成される。酸化アルミニウム（Ａｌ２Ｏ３）から成る誘電体層６ａが半導体基板１上に形成され、その物理的厚さは約８０〜１００オングストロームであり、誘電率は約１０〜１４であり、ＥＯＴは約２７〜３３オングストロームである。酸化アルミニウムの誘電体層６ａはＣＶＤの方法によって得られる。これは図４で概略的に示される。
　次いで、フォトレジスト形態物７を誘電体層６ａからなる第１領域上に形成して、誘電体層６ａの露出部分にハフニウム、ジルコニウムまたはケイ素のような特定の元素の侵入させまたは注入する。Ａｌ２Ｏ３層中へのハフニウムのような元素の導入は、約１０〜５０ミリトルの圧力において約５０〜１０００ワットの出力で実施されるプラズマ侵入法によって達成されるか、または約０．１〜１．０ＫｅＶの注入エネルギーおよび約１Ｅ１３〜１Ｅ１５原子/ｃｍ２の注入線量でハフニウムのような特定元素を注入することにより達成され、その結果、誘電体層６ｂが形成される。これは図５で概略的に示される。
　プラズマ酸素アッシングの方法によってフォトレジスト形態物７を除去した後、任意のアニール方法を使用してＡｌ２Ｏ３層中に導入されたハフニウム元素を活性化し、その結果ＨｆＡｌｘＯｙ誘電体層６ｂが生じる。誘電体層６ｂのＨｆＡｌｘＯｙは、未処理の誘電体層６ａの誘電率よりも高い約１２〜２０の誘電率を有する。また、誘電体層の物理的厚さは約８０〜１００オングストロームのままであるが、誘電率の変化によって誘電体層６ｂのＥＯＴは、未処理のＡｌ２Ｏ３対照物のＥＯＴよりも小さい約２０〜２５オングストロームになる。従って、ゲート絶縁体層の特定領域に多重の厚さを与える所望の効果が再度達成される。侵入または注入された元素がアニールなしで誘電率とＥＯＴの所望の変化の一部を与えることができるため、アニールは任意の工程であり、この処理は不活性または酸化雰囲気中において約４００〜７００℃の温度で実施される。次いで、ドープポリシリコン、窒化チタン、窒化タンタル、またはモリブデンのような導電性層が、化学気相成長（ＣＶＤ）またはプラズマ気相成長（ＰＶＤ）の方法によって、下にある誘電体層上に約１０００〜２０００オングストロームの厚さで形成される。次いで、フォトレジスト形態物（図示せず）をマスクとして使用し、エッチング剤としてＣｌ２またはＳＦ６を使用する異方性反応性イオンエッチング（ＲＩＥ）の方法を実施することによって、厚いＥＯＴを有していて下にある誘電体であるゲート絶縁体層６ａの上に導電性ゲート構造物８を形成し、また、薄いＥＯＴを有していて下にある誘電体であるゲート絶縁体層６ｂの上に導電性ゲート構造物８を形成する。これは図６で概略的に示される。
　本発明を好ましい態様を参照して説明したが、種々の変更が本発明の精神および範囲を逸脱することなく実施できることは当業者にとって明らかであろう。
半導体基板上にゲート絶縁体層を形成するための本発明の方法の第１態様において、半導体基板１に浅いトレンチ分離（ＳＴＩ）領域２を形成し、次いで誘電体層３ａを形成する工程を示す概略断面図である。 本発明の方法において、フォトレジスト形態物４を誘電体層３ａの第１領域上に形成し、誘電体層３ａの露出部分に特定の元素を導入して誘電体層３ｂを形成し、次いでアニールを行って誘電体層３ｂの誘電率を低くする工程を示す概略断面図である。 本発明の方法において、ゲート絶縁体層３ａおよび３ｂの上に導電性ゲート構造物５を形成する工程を示す概略断面図である。 半導体基板上にゲート絶縁体層を形成するための本発明の方法の第２態様において、半導体基板１に浅いトレンチ分離（ＳＴＩ）領域２を形成し、次いで誘電体層６ａを形成する工程を示す概略断面図である。 本発明の方法において、フォトレジスト形態物７を誘電体層６ａの第１領域上に形成し、誘電体層６ａの露出部分に特定の元素を導入して誘電体層６ｂを形成し、次いでアニールを行って誘電体層６ｂの誘電率を高くする工程を示す概略断面図である。 本発明の方法において、ゲート絶縁体層６ａおよび６ｂの上に導電性ゲート構造物８を形成する工程を示す概略断面図である。

Claims (27)

  1. 　多重の見掛けの酸化物厚さを有する誘電体層を半導体基板上に形成する方法であって、
    　特定の物理的厚さ、第１の誘電率、および第１の見掛けの酸化物厚さ（ＥＯＴ）を有する第1の誘電体層を形成し、
    　前記第１の誘電体層の第２領域中に元素を導入して第２の誘電体層を形成し、一方、前記第１の誘電体層の第１領域は未処理の状態にして、
    　アニール工程を実施して、前記第２の誘電体層に第２の誘電率と第２のＥＯＴを与え、そして、
    　前記第１の誘電体層の上および前記第２の誘電体層の上に導電性ゲート構造物を形成する、
    以上の工程を含む方法。
  2. 　前記第１の誘電体層は酸化ハフニウム、酸化ジルコニウム、または酸化セリウムを含有する、請求項１記載の方法。
  3. 　前記第１の誘電体層は約４０〜８０オングストロームの物理的厚さで形成される、請求項１記載の方法。
  4. 　前記第１の誘電体層の誘電率は約２０〜２８である、請求項１記載の方法。
  5. 　前記第１の誘電体層の前記見掛けの酸化物厚さ（ＥＯＴ）は約７〜１３オングストロームである、請求項１記載の方法。
  6. 　前記第１の誘電体層の前記第２領域中に導入される前記元素は、ケイ素、ゲルマニウム、またはアルミニウムである、請求項１記載の方法。
  7. 　前記元素は、プラズマ侵入法を用いて約１０〜５００ミリトルの圧力において約５０〜１０００ワットの出力で前記第１の誘電体層の前記第２領域中に導入される、請求項１記載の方法。
  8. 　前記元素は、イオン注入の方法によって約０.１〜１.０ＫｅＶのエネルギーおよび約１Ｅ１３〜１Ｅ１５原子/ｃｍ２の線量で前記第１の誘電体層の前記第２領域中に導入される、請求項１記載の方法。
  9. 　前記アニール工程は、不活性雰囲気または酸化雰囲気中において約４００〜７００℃の温度で実施される、請求項１記載の方法。
  10. 　前記第２の誘電体層はＨｆＳｉｘＯｙから構成される、請求項１記載の方法。
  11. 　前記第２の誘電体層は約４０〜８０オングストロームの物理的厚さで構成される、請求項１記載の方法。
  12. 　前記第２の誘電体の誘電率は約８〜１６である、請求項１記載の方法。
  13. 　前記第２の誘電体層の前記見掛けの酸化物厚さ（ＥＯＴ）は約１３〜２７オングストロームである、請求項１記載の方法。
  14. 　前記導電性ゲート構造物はドープポリシリコン、窒化チタン、窒化タンタル、またはモリブデンから構成される、請求項１記載の方法。
  15. 　多重の見掛けの酸化物厚さを有する誘電体層を半導体基板上に形成する方法であって、
    　特定の物理的厚さ、第１の誘電率、および第１の見掛けの酸化物厚さ（ＥＯＴ）を有する第1の誘電体層を形成し、
    　前記第１の誘電体層の第２領域中に元素を導入して第２の誘電体層を形成し、一方、前記第１の誘電体層の第１領域は未処理の状態にして、前記第２の誘電体層の誘電率は前記第１の誘電体層の誘電率よりも大きく、そして前記第２の誘電体層のＥＯＴは前記第１の誘電体層のＥＯＴよりも小さく、
    　アニール工程を実施し、そして、
    　前記第１の誘電体層の上および前記第２の誘電体層の上に導電性ゲート構造物を形成する、
    以上の工程を含む方法。
  16. 　前記第１の誘電体層は物理的厚さが約８０〜１００オングストロームの酸化アルミニウムから構成される、請求項１５記載の方法。
  17. 　前記第１の誘電体層の誘電率は約１０〜１４である、請求項１５記載の方法。
  18. 　前記第１の誘電体層の前記見掛けの酸化物厚さ（ＥＯＴ）は約２７〜３３オングストロームである、請求項１５記載の方法。
  19. 　前記第１の誘電体層の前記第２領域中に導入される前記元素は、ハフニウム、ジルコニウム、またはケイ素である、請求項１５記載の方法。
  20. 　前記元素は、プラズマ侵入法を用いて約１０〜５００ミリトルの圧力において約５０〜１０００ワットの出力で前記第１の誘電体層の前記第２領域中に導入される、請求項１５記載の方法。
  21. 　前記元素は、イオン注入法を用いて約０.１〜１.０ＫｅＶのエネルギーおよび約１Ｅ１３〜１Ｅ１５原子/ｃｍ２の線量で前記第１誘電体層の前記第２領域中に導入される、請求項１５記載の方法。
  22. 　前記アニール工程は、不活性雰囲気または酸化雰囲気中において約４００〜７００℃の温度で実施される、請求項１５記載の方法。
  23. 　前記第２の誘電体層はＨｆＡｌｘＯｙから構成される、請求項１５記載の方法。
  24. 　前記第２の誘電体層は約８０〜１００オングストロームの物理的厚さで構成される、請求項１５記載の方法。
  25. 　前記第２の誘電体の誘電率は約１２〜２０である、請求項１５載の方法。
  26. 　前記第２の誘電体層の前記見掛けの酸化物厚さ（ＥＯＴ）は約２０〜２５オングストロームである、請求項１５記載の方法。
  27. 　前記導電性ゲート構造物はドープポリシリコン、窒化チタン、窒化タンタル、またはモリブデンから構成される、請求項１５記載の方法。
JP2003288431A 2002-08-07 2003-08-07 多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法 Pending JP2004134753A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/213,585 US20040029321A1 (en) 2002-08-07 2002-08-07 Method for forming gate insulating layer having multiple dielectric constants and multiple equivalent oxide thicknesses

Publications (1)

Publication Number Publication Date
JP2004134753A true JP2004134753A (ja) 2004-04-30

Family

ID=30443707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003288431A Pending JP2004134753A (ja) 2002-08-07 2003-08-07 多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法

Country Status (4)

Country Link
US (1) US20040029321A1 (ja)
EP (1) EP1388889A3 (ja)
JP (1) JP2004134753A (ja)
SG (1) SG111131A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024594A (ja) * 2004-07-06 2006-01-26 Nec Corp 半導体装置およびその製造方法
JP2007537595A (ja) * 2004-05-12 2007-12-20 フリースケール セミコンダクター インコーポレイテッド ２種類の金属酸化物ゲート誘電体に１種類の金属ゲート電極が設けられる半導体プロセス及び集積回路
JP2010070788A (ja) * 2008-09-17 2010-04-02 Tokyo Electron Ltd 基板処理方法
US7915686B2 (en) 2005-05-24 2011-03-29 Renesas Electronics Corporation Semiconductor device and manufacturing of the same

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US20030235961A1 (en) * 2002-04-17 2003-12-25 Applied Materials, Inc. Cyclical sequential deposition of multicomponent films
US20030232501A1 (en) * 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US7067439B2 (en) * 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
US7192892B2 (en) * 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
US20050082624A1 (en) * 2003-10-20 2005-04-21 Evgeni Gousev Germanate gate dielectrics for semiconductor devices
WO2005065402A2 (en) * 2003-12-29 2005-07-21 Translucent Photonics, Inc. Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US7384481B2 (en) * 2003-12-29 2008-06-10 Translucent Photonics, Inc. Method of forming a rare-earth dielectric layer
US6921691B1 (en) 2004-03-18 2005-07-26 Infineon Technologies Ag Transistor with dopant-bearing metal in source and drain
US20050252449A1 (en) * 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US20060062917A1 (en) * 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
US20060153995A1 (en) * 2004-05-21 2006-07-13 Applied Materials, Inc. Method for fabricating a dielectric stack
US8323754B2 (en) * 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US20060019033A1 (en) * 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US8399934B2 (en) 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
US8178902B2 (en) * 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
US7592678B2 (en) 2004-06-17 2009-09-22 Infineon Technologies Ag CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof
US7148099B2 (en) * 2004-06-24 2006-12-12 Intel Corporation Reducing the dielectric constant of a portion of a gate dielectric
US7060568B2 (en) 2004-06-30 2006-06-13 Intel Corporation Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit
US7344934B2 (en) 2004-12-06 2008-03-18 Infineon Technologies Ag CMOS transistor and method of manufacture thereof
US7160781B2 (en) 2005-03-21 2007-01-09 Infineon Technologies Ag Transistor device and methods of manufacture thereof
US7361538B2 (en) 2005-04-14 2008-04-22 Infineon Technologies Ag Transistors and methods of manufacture thereof
US20070020890A1 (en) * 2005-07-19 2007-01-25 Applied Materials, Inc. Method and apparatus for semiconductor processing
US20070049043A1 (en) * 2005-08-23 2007-03-01 Applied Materials, Inc. Nitrogen profile engineering in HI-K nitridation for device performance enhancement and reliability improvement
US7402534B2 (en) * 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
US8188551B2 (en) 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20070065578A1 (en) * 2005-09-21 2007-03-22 Applied Materials, Inc. Treatment processes for a batch ALD reactor
US7462538B2 (en) 2005-11-15 2008-12-09 Infineon Technologies Ag Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials
US7495290B2 (en) 2005-12-14 2009-02-24 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7510943B2 (en) 2005-12-16 2009-03-31 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7964514B2 (en) * 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
US20070252299A1 (en) * 2006-04-27 2007-11-01 Applied Materials, Inc. Synchronization of precursor pulsing and wafer rotation
US7798096B2 (en) * 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
JP2010518578A (ja) * 2007-02-09 2010-05-27 シンベット・コーポレイション 充電システムおよび充電方法
US20080237694A1 (en) * 2007-03-27 2008-10-02 Michael Specht Integrated circuit, cell, cell arrangement, method for manufacturing an integrated circuit, method for manufacturing a cell, memory module
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US8491967B2 (en) * 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US10134871B2 (en) * 2014-12-23 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of high-K dielectric oxide by wet chemical treatment

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07109858B2 (ja) * 1988-04-07 1995-11-22 株式会社東芝 半導体装置の製造方法
US6013553A (en) * 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US6033998A (en) * 1998-03-09 2000-03-07 Lsi Logic Corporation Method of forming variable thickness gate dielectrics
US5907780A (en) * 1998-06-17 1999-05-25 Advanced Micro Devices, Inc. Incorporating silicon atoms into a metal oxide gate dielectric using gas cluster ion beam implantation
JP2000340670A (ja) * 1999-05-26 2000-12-08 Sony Corp 絶縁膜及びその形成方法
KR100358056B1 (ko) * 1999-12-27 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 형성방법
KR100320796B1 (ko) * 1999-12-29 2002-01-17 박종섭 게이트 유전체막이 적용되는 반도체 소자의 제조 방법
JP2001257344A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
TW531803B (en) * 2000-08-31 2003-05-11 Agere Syst Guardian Corp Electronic circuit structure with improved dielectric properties
JP3944367B2 (ja) * 2001-02-06 2007-07-11 松下電器産業株式会社 絶縁膜の形成方法及び半導体装置の製造方法
US6563183B1 (en) * 2001-12-31 2003-05-13 Advanced Micro Devices, Inc. Gate array with multiple dielectric properties and method for forming same
US6717226B2 (en) * 2002-03-15 2004-04-06 Motorola, Inc. Transistor with layered high-K gate dielectric and method therefor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007537595A (ja) * 2004-05-12 2007-12-20 フリースケール セミコンダクター インコーポレイテッド ２種類の金属酸化物ゲート誘電体に１種類の金属ゲート電極が設けられる半導体プロセス及び集積回路
JP4848366B2 (ja) * 2004-05-12 2011-12-28 フリースケール セミコンダクター インコーポレイテッド ２種類の金属酸化物ゲート誘電体に１種類の金属ゲート電極が設けられる半導体プロセス及び集積回路
JP2006024594A (ja) * 2004-07-06 2006-01-26 Nec Corp 半導体装置およびその製造方法
US7915686B2 (en) 2005-05-24 2011-03-29 Renesas Electronics Corporation Semiconductor device and manufacturing of the same
US8501558B2 (en) 2005-05-24 2013-08-06 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
US8823110B2 (en) 2005-05-24 2014-09-02 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
JP2010070788A (ja) * 2008-09-17 2010-04-02 Tokyo Electron Ltd 基板処理方法

Also Published As

Publication number Publication date
EP1388889A3 (en) 2005-01-19
EP1388889A2 (en) 2004-02-11
US20040029321A1 (en) 2004-02-12
SG111131A1 (en) 2005-05-30

Similar Documents

Publication Publication Date Title
JP2004134753A (ja) 多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法
US6664160B2 (en) Gate structure with high K dielectric
TW497203B (en) Semiconductor device and method of manufacturing the same
US7118974B2 (en) Method of generating multiple oxides by plasma nitridation on oxide
US6440807B1 (en) Surface engineering to prevent EPI growth on gate poly during selective EPI processing
JP3600476B2 (ja) 半導体装置の製造方法
US6617212B2 (en) Semiconductor device and method for fabricating the same using damascene process
TW200406024A (en) Manufacture method of semiconductor device with gate insulating films of different thickness
JP2004111962A (ja) 金属ゲートパターンを有する半導体素子の製造方法
JP4239188B2 (ja) Ｍｏｓｆｅｔ素子の製造方法
US8574978B1 (en) Method for forming semiconductor device
TWI283016B (en) Method for fabricating semiconductor devices having dual gate oxide layers
US6767847B1 (en) Method of forming a silicon nitride-silicon dioxide gate stack
JP2009055030A (ja) 結晶質アルミニウム酸化物層のエネルギーバンドギャップを高める方法及びエネルギーバンドギャップの高い結晶質アルミニウム酸化物層を備える電荷トラップメモリ素子の製造方法
TW200908156A (en) Method of manufacturing semiconductor device
US6344374B1 (en) Method of fabricating insulators for isolating electronic devices
TWI566299B (zh) 半導體元件之製作方法
US6458717B1 (en) Methods of forming ultra-thin buffer oxide layers for gate dielectrics
KR20010065192A (ko) 반도체 소자의 트랜지스터 제조방법
KR100705175B1 (ko) Mos 구조 형성 방법
KR100806137B1 (ko) 비정질 금속게이트전극을 구비한 반도체소자의 제조 방법
JP2005093816A (ja) 半導体装置の製造方法および半導体装置
JP2005517285A (ja) 薄い酸化物ライナーを含む半導体デバイスおよびその製造方法
KR20020028476A (ko) 고유전 게이트 절연막을 갖는 피모스 소자의 제조방법
KR100613451B1 (ko) 반도체 장치 및 그 제조방법