KR100571410B1 - 반도체 소자의 트랜치 소자 분리막 형성 방법 - Google Patents

반도체 소자의 트랜치 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100571410B1
KR100571410B1 KR1020030101794A KR20030101794A KR100571410B1 KR 100571410 B1 KR100571410 B1 KR 100571410B1 KR 1020030101794 A KR1020030101794 A KR 1020030101794A KR 20030101794 A KR20030101794 A KR 20030101794A KR 100571410 B1 KR100571410 B1 KR 100571410B1
Authority
KR
South Korea
Prior art keywords
trench
film
semiconductor substrate
oxide film
oxygen injection
Prior art date
Application number
KR1020030101794A
Other languages
English (en)
Other versions
KR20050071021A (ko
Inventor
전인규
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030101794A priority Critical patent/KR100571410B1/ko
Priority to US11/026,915 priority patent/US20050142803A1/en
Publication of KR20050071021A publication Critical patent/KR20050071021A/ko
Application granted granted Critical
Publication of KR100571410B1 publication Critical patent/KR100571410B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명의 반도체 소자의 트랜치 소자 분리막 형성 방법은, 반도체 기판상의 마스크막 패턴을 이용하여 반도체 기판의 소자 분리 영역에 트랜치를 형성하는 단계와, 트랜치가 만들어진 반도체 기판에 산소를 주입하여 트랜치의 하부에 산소 주입 영역을 형성하는 단계와, 산소 주입 영역이 형성된 트랜치 내부를 매립 절연막으로 채우는 단계와, 그리고 매립 절연막을 밀집화시키기 위한 어닐링 공정을 수행하여 상기 산소 주입 영역을 산화막으로 안정화시키는 단계를 포함한다.
트랜치 소자 분리막, 어스펙트비, 보이드, 산소 주입

Description

반도체 소자의 트랜치 소자 분리막 형성 방법{Method for fabricating the trench isolation in semiconductor device}
도 1 내지 도 3은 종래의 반도체 소자의 트랜치 소자 분리막 형성 방법과 그 문제점을 설명하기 위하여 나타내 보인 단면도들이다.
도 4 내지 도 8은 본 발명에 따른 반도체 소자의 트랜치 소자 분리막 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 트랜치 소자 분리막 형성 방법에 관한 것이다.
동일한 기판에 형성되는 소자들 사이의 전기적인 격리와 기판 배선 등에 의한 기생 소자들의 동작을 방지하기 위해서는 소자 분리막이 필연적으로 사용되어야 한다. 이와 같은 소자 분리막은 크게 로코스(LOCOS) 공정을 이용하는 방법과 트랜치를 이용하는 방법으로 대별된다. 현재 반도체 기술의 진보와 함께 반도체 소자의 고속화 및 고집적화가 급속도로 진행되고 있으며, 이와 같은 추세에 따라 로코스 공정을 이용하는 방법보다는 트랜치를 이용한 트랜치 소자분리 방법이 널리 사용되 고 있다.
도 1 내지 도 3은 종래의 반도체 소자의 트랜치 소자 분리막 형성 방법과 그 문제점을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 1에 도시된 바와 같이, 반도체 기판(100) 위에 제1 산화막(102), 질화막(104) 및 제2 산화막(106)을 순차적으로 형성하고, 제2 산화막(106) 위에는 마스크막 패턴(108)을 형성한다. 이 마스크막 패턴은 소자분리 영역의 제2 산화막(106) 표면을 노출시키는 개구부를 갖는다. 다음에 도 2에 도시된 바와 같이, 마스크막 패턴(도 1의 108)을 식각 마스크로 한 식각 공정을 수행하여 반도체 기판(100)의 일부 표면을 노출시키는 제1 산화막 패턴(103), 질화막 패턴(105) 및 제2 산화막 패턴(107)을 형성한다. 다음에 마스크막 패턴(108)을 제거한 후에, 반도체 기판(100)의 노출 표면을 일정 깊이로 식각하여 트랜치(110)를 형성한다. 다음에 도 3에 도시된 바와 같이, 트랜치(110) 내부를 채우도록 매립 절연막(112)을 형성한다. 이후 매립 절연막(112)을 밀집화시키기 위한 어닐링 공정과, 통상의 평탄화 공정과, 그리고 질화막 패턴(105)을 제거하기 위한 식각 공정을 수행하면 트랜치 소자 분리막이 완성된다.
그런데 이와 같은 종래의 트랜치 소자 분리 방법에 있어서, 상기 매립 절연막(112)으로는 통상적으로 고밀도 플라즈마 산화막(HDP 산화막)을 사용한다. 이는 고밀도 플라즈마 산화막의 갭 필(gap fill) 능력이 뛰어나기 때문이다. 그러나 비교적 갭 필 능력이 뛰어난 고밀도 플라즈마 산화막을 사용하더라도, 보다 높은 집적도로 인해 트랜치의 깊이가 깊어지고 폭이 좁아지면서 어스펙트비(aspect ratio) 가 점점 커짐에 따라, 도 3에 나타낸 바와 같이, 매립 절연막(112)의 아래 부분에 보이드(void)가 만들어질 수 있다는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는, 트랜치의 어스펙트비가 높더라도 매립 절연막 내에 보이드가 발생되지 않도록 하는 반도체 소자의 트랜치 소자 분리막 형성 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 트랜치 소자 분리막 형성 방법은, 반도체 기판상의 소정의 마스크막 패턴을 이용하여 상기 반도체 기판의 소자 분리 영역에 트랜치를 형성하는 단계; 상기 트랜치가 만들어진 상기 반도체 기판에 산소를 주입하여 상기 트랜치의 하부에 산소 주입 영역을 형성하는 단계; 상기 산소 주입 영역이 형성된 트랜치 내부를 매립 절연막으로 채우는 단계; 및 상기 매립 절연막을 밀집화시키기 위한 어닐링 공정을 수행하여 상기 산소 주입 영역을 산화막으로 안정화시키는 단계를 포함하는 것을 특징으로 한다.
상기 마스크막 패턴은, 상기 반도체 기판의 소자 분리 영역을 노출시키도록 상기 반도체 기판 위에서 순차적으로 형성되는 패드 산화막 패턴, 질화막 패턴 및 TEOS 산화막 패턴인 것이 바람직하다.
상기 매립 절연막은 고밀도 플라즈마 산화막인 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 4 내지 도 8은 본 발명에 따른 반도체 소자의 트랜치 소자 분리막 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 4를 참조하면, 소자 분리막을 형성하고자 하는 반도체 기판(200) 위에 제1 산화막(202), 질화막(204) 및 제2 산화막(206)을 순차적으로 형성한다. 제1 산화막(202)은 반도체 기판(200)을 보호하기 위한 패드 산화막이고, 질화막(204)은 후속의 평탄화 공정시 식각 정지막으로 사용하기 위한 막이며, 그리고 제2 산화막(206)은 트랜치 형성을 위한 식각 공정시의 하드 마스크막으로 사용하기 위한 막이다. 제2 산화막(206)은 TEOS 산화막으로 형성할 수 있다. 다음에 제2 산화막(206) 위에는 마스크막 패턴(208)을, 예컨대 포토레지스트막 패턴을 사용하여 형성한다. 이 마스크막 패턴(208)은 소자 분리 영역의 제2 산화막(206) 표면을 노출시키는 개구부를 갖는다.
다음에 도 5를 참조하면, 마스크막 패턴(도 4의 208)을 식각 마스크로 한 식각 공정을 수행하여 반도체 기판(200)의 소자 분리 영역의 표면을 노출시키는 제1 산화막 패턴(203), 질화막 패턴(205) 및 제2 산화막 패턴(207)을 형성한다. 다음에 마스크막 패턴(208)을 제거한 후에, 반도체 기판(200)의 노출 표면을 일정 깊이로 식각하여 트랜치(210)를 형성한다. 상기 트랜치(210) 형성을 위한 식각 공정은 건식 식각 방법을 사용하여 수행한다.
다음에 도 6을 참조하면, 트랜치(210)가 형성된 결과물 전면에 산소(O2) 주입(도면에서 화살표로 표시) 공정을 수행한다. 그러면 산소(O2)가 주입된 트랜치(210) 하부에는 산소 주입 영역(211)이 만들어진다.
다음에 도 7을 참조하면, 트랜치(210)가 완전히 채워지도록 매립 절연막(213)을 고밀도 플라즈마 산화막으로 형성한다. 이때 비록 트랜치(210)의 어스펙트비가 높아도, 하부에 형성된 산소 주입 영역(도 6의 211)으로 인하여 채워야 되는 트랜치(210)의 깊이는 적어지며, 따라서 유효 어스펙트비는 낮아진다. 다음에 매립 절연막(213)을 밀집화시키기 위한 어닐링 공정을 수행한다. 이 어닐링 공정에 의해 매립 절연막(213) 하부의 산소 주입 영역(도 6의 211)은 산화막(212)으로 안정화되어, 매립 절연막(213)과 함께 소자 분리막으로 작용한다.
다음에 도 8을 참조하면, 질화막 패턴(205)을 식각 정지막으로 하는 평탄화 공정을 수행하여 매립 절연막(213)의 상부와 제2 산화막 패턴(207)을 제거한다. 그리고 노출된 질화막 패턴(205) 및 제1 산화막 패턴(203)을 순차적으로 제거하면, 트랜치(210) 내부가 산화막(212) 및 매립 절연막(213)으로 채워지는 트랜치 소자 분리막이 완성된다.
이상의 설명에서와 같이, 본 발명에 따른 반도체 소자의 트랜치 소자 분리막 형성 방법에 의하면, 트랜치의 깊이가 깊어지고 폭이 좁아져서 높은 어스펙트비를 갖더라도, 트랜치 하부에 산소 주입 영역을 형성하고 이어서 트랜치를 매립한 후에 밀집화를 위한 어닐링을 수행하여 산소 주입 영역을 산화막으로 안정화시킴으로써, 매립 절연막이 채워야 할 트랜치의 깊이를 감소시킬 수 있으며, 이에 따라 트랜치 내부에 보이드가 형성되지 않도록 할 수 있다는 이점이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (3)

  1. 반도체 기판상의 소정의 마스크막 패턴을 이용하여 상기 반도체 기판의 소자 분리 영역에 트랜치를 형성하는 단계;
    상기 트랜치가 만들어진 상기 반도체 기판에 산소를 주입하여 상기 트랜치의 하부에 산소 주입 영역을 형성하는 단계;
    상기 산소 주입 영역이 형성된 트랜치 내부를 매립 절연막으로 채우는 단계; 및
    상기 매립 절연막을 채우는 단계 이후에 상기 매립 절연막을 밀집화시키기 위한 어닐링 공정을 수행하여 상기 산소 주입 영역을 산화막으로 안정화시키는 단계를 포함하며,
    상기 마스크막 패턴은, 상기 반도체 기판의 소자 분리 영역을 노출시키도록 상기 반도체 기판 위에서 순차적으로 형성되는 패드 산화막 패턴, 질화막 패턴 및 TEOS 산화막 패턴인 것을 특징으로 하는 반도체 소자의 트랜치 소자 분리막 형성 방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 매립 절연막은 고밀도 플라즈마 산화막인 것을 특징으로 하는 반도체 소자의 트랜치 소자 분리막 형성 방법.
KR1020030101794A 2003-12-31 2003-12-31 반도체 소자의 트랜치 소자 분리막 형성 방법 KR100571410B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030101794A KR100571410B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 트랜치 소자 분리막 형성 방법
US11/026,915 US20050142803A1 (en) 2003-12-31 2004-12-30 Method for forming trench isolation in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101794A KR100571410B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 트랜치 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20050071021A KR20050071021A (ko) 2005-07-07
KR100571410B1 true KR100571410B1 (ko) 2006-04-14

Family

ID=34698912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101794A KR100571410B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 트랜치 소자 분리막 형성 방법

Country Status (2)

Country Link
US (1) US20050142803A1 (ko)
KR (1) KR100571410B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7648869B2 (en) * 2006-01-12 2010-01-19 International Business Machines Corporation Method of fabricating semiconductor structures for latch-up suppression
US20070158779A1 (en) * 2006-01-12 2007-07-12 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a buried damage layer
US7276768B2 (en) * 2006-01-26 2007-10-02 International Business Machines Corporation Semiconductor structures for latch-up suppression and methods of forming such semiconductor structures
US7491618B2 (en) * 2006-01-26 2009-02-17 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a conductive region
US20070194403A1 (en) * 2006-02-23 2007-08-23 International Business Machines Corporation Methods for fabricating semiconductor device structures with reduced susceptibility to latch-up and semiconductor device structures formed by the methods
US8112817B2 (en) * 2006-10-30 2012-02-07 Girish Chiruvolu User-centric authentication system and method
US7818702B2 (en) * 2007-02-28 2010-10-19 International Business Machines Corporation Structure incorporating latch-up resistant semiconductor device structures on hybrid substrates
US7754513B2 (en) * 2007-02-28 2010-07-13 International Business Machines Corporation Latch-up resistant semiconductor structures on hybrid substrates and methods for forming such semiconductor structures
KR20090051894A (ko) * 2007-11-20 2009-05-25 주식회사 동부하이텍 반도체 소자의 제조 방법
CN113539939A (zh) * 2021-09-16 2021-10-22 晶芯成(北京)科技有限公司 浅沟槽隔离结构及其形成方法、cmos图像传感器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279445A (ja) * 1988-09-14 1990-03-20 Oki Electric Ind Co Ltd 素子分離領域の形成方法
US5393693A (en) * 1994-06-06 1995-02-28 United Microelectronics Corporation "Bird-beak-less" field isolation method
KR100226488B1 (ko) * 1996-12-26 1999-10-15 김영환 반도체 소자 격리구조 및 그 형성방법
US5811315A (en) * 1997-03-13 1998-09-22 National Semiconductor Corporation Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
US5783476A (en) * 1997-06-26 1998-07-21 Siemens Aktiengesellschaft Integrated circuit devices including shallow trench isolation
JP2001319968A (ja) * 2000-05-10 2001-11-16 Nec Corp 半導体装置の製造方法
US6432798B1 (en) * 2000-08-10 2002-08-13 Intel Corporation Extension of shallow trench isolation by ion implantation
JP2002289683A (ja) * 2001-03-28 2002-10-04 Nec Corp トレンチ分離構造の形成方法および半導体装置

Also Published As

Publication number Publication date
KR20050071021A (ko) 2005-07-07
US20050142803A1 (en) 2005-06-30

Similar Documents

Publication Publication Date Title
US6576558B1 (en) High aspect ratio shallow trench using silicon implanted oxide
KR100540850B1 (ko) 얕은트렌치절연물을포함하는집적회로소자
US6326282B1 (en) Method of forming trench isolation in a semiconductor device and structure formed thereby
KR19980053391A (ko) 반도체 소자 격리구조 및 그 형성방법
KR100571410B1 (ko) 반도체 소자의 트랜치 소자 분리막 형성 방법
KR100571405B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US20070264790A1 (en) Method of manufacturing semiconductor device
KR100596876B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100564561B1 (ko) 보이드 없는 반도체 소자의 트렌치 소자 분리 방법
KR20070053842A (ko) 반도체소자의 트랜치 아이솔레이션 형성방법
KR100451494B1 (ko) 반도체소자의소자분리막형성방법
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR100796516B1 (ko) 반도체 소자의 제조 방법
KR20000045299A (ko) 반도체 소자의 제조방법
KR100425998B1 (ko) 실리콘 섭스트레이트의 소자 분리 방법
KR20070058122A (ko) 반도체 소자의 소자분리막 형성방법
KR100552847B1 (ko) 반도체 소자의 트랜치 아이솔레이션 형성 방법
KR100712811B1 (ko) 소자분리용 트랜치 형성방법
KR20060075402A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100578240B1 (ko) 반도체 소자의 ｓｔｉ 형성 방법
KR100929640B1 (ko) 반도체 소자의 제조방법
KR100545184B1 (ko) 트랜치 소자분리를 위한 반도체 소자의 트랜치 형성 방법
KR100713322B1 (ko) 반도체 장치의 소자 분리막 형성 방법
KR100430582B1 (ko) 반도체 소자의 제조 방법
KR20060134320A (ko) 반도체소자의 트랜치 소자분리막 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee