JP4072308B2 - トレンチ素子分離方法 - Google Patents
トレンチ素子分離方法 Download PDFInfo
- Publication number
- JP4072308B2 JP4072308B2 JP2000312495A JP2000312495A JP4072308B2 JP 4072308 B2 JP4072308 B2 JP 4072308B2 JP 2000312495 A JP2000312495 A JP 2000312495A JP 2000312495 A JP2000312495 A JP 2000312495A JP 4072308 B2 JP4072308 B2 JP 4072308B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- oxide film
- liner
- semiconductor substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、トレンチ素子分離方法に係り、特にトレンチ上部コーナーをラウンド処理し、この部分での酸化量を増大させトランジスタのハンプ現象及び逆方向の狭幅現象を改善したトレンチ素子分離方法に関する。
【0002】
【従来の技術】
半導体装置の素子間分離法は局部的酸化法(Local Oxidationof Silicon、以下、LOCOSと称す)とトレンチ素子分離法とに大別される。
【0003】
このうち、LOCOS法は工程が単純で、広い部位の素子分離膜と狭い部位の素子分離膜を同時に形成できるという長所を持つが、側面酸化によるバーズビーク(bird's beak)が形成され素子分離領域の幅が広くなり、ソース/ドレイン領域の有効面積を減少させる。さらに、フィールド酸化の膜形成時に酸化膜の縁に熱膨張係数の差による応力が集中することにより、シリコン基板に結晶欠陥が生じて漏洩電流が多くなるという短所がある。
【0004】
従って、シリコン基板にトレンチを形成し、その内部を酸化物などの絶縁物質で充填することにより、同じ分離幅でも有効分離長さを長くして前記のLOCOS法より小さな分離領域を具現できるトレンチ素子分離技術が必須のこととして要求されている。
【0005】
トレンチを用いた素子分離技術のいろいろな工程のうちでも、トレンチのプロフィルをどのように形成するかということは安定した特性の素子を実現するために非常に重要な事項である。すなわち、トレンチの深さ、トレンチの角度、トレンチエッジの形などを適切なものにしなければならない。特に、高集積半導体装置にてシャロートレンチ素子分離(Shallow Trench Isolation、以STIと称す)法を利用する場合には、トレンチのエッジ部分がどんなプロファイルを有するかにより素子の電気的特性が決定されるといっても言い過ぎではない。
【0006】
図1は従来のSTI素子分離法にてあらわれる問題点を説明するための断面図であり、参照符号「1」は半導体基板を、「3」はSTI領域に埋め込まれた素子分離膜を、「5」はゲート酸化膜を、そして「7」はゲート電極を各々示す。
【0007】
図1に示したように、トレンチのエッジ部分がほとんど90゜に近い鋭い角度で形成される場合に次のような問題点が生じる。第一に、ゲート形成工程にてゲート導電層がトレンチの上部コーナー部位を覆いつつ通り過ぎることにより、トレンチコーナーに強い電界が集中し図2に示したように、トランジスタが2回ターンオンされるハンプ現象及び逆方向の狭幅効果を誘発し、トランジスタの性能が劣化する。
【0008】
図3はSTI構造にてあらわれる逆方向の狭幅効果を図示したグラフである。この逆狭幅効果というのはグラフに示したように、トランジスタのチャンネル幅が減少するにつれてスレショルド電圧が減少する現象を示し、図面にて参照符号「X」はハンプ現状の発生前に観測された結果を、「Y」はハンプ発生後に観測された結果を各々示す。
【0009】
トレンチのエッジ部分が90゜に近い鋭い角度で形成される場合にあらわれる問題点中の第二は、トレンチエッジ部分でゲート酸化膜が薄く形成されたりこの部位のゲート酸化膜に電界が集中し、ゲート酸化膜の絶縁破壊が生じるなど素子の信頼性が低下することである。
【0010】
前記の問題を解決するために色々な方法が提案されたが、その例が米国特許第5,861,104号及び5,763,315号に開示されている。
【0011】
前記の米国特許第5,861,104号ではトレンチを蝕刻する方法を改善し、トレンチの上端コーナーがラウンドされるようにする方法を記述しており、第5、763、315号では湿式蝕刻などの方法により結晶方向が(100)の半導体基板に酸化率が高い(111)面を形成させることによりトレンチの上端部がラウンドされるようにして、この部分に形成されるゲート酸化膜を厚くし、トランジスタ及びゲート酸化膜の信頼性低下を防止する方法を記述している。
【0012】
本発明はトレンチの上端部をラウンドするとともに、トレンチの上端部に結晶方向が(111)の面を形成し、この部分に形成されるゲート酸化膜を厚くし、結果的にトランジスタの特性を大きく向上させる構造及び製造方法を提示するものである。
【0013】
【発明が解決しようとする課題】
【0015】
本発明の技術的課題は、トレンチ上部エッジがラウンドされるようにすると同時に、トレンチ上部エッジでのゲート酸化膜を厚くできるトレンチ素子分離方法を提供することである。
【0016】
【課題を解決するための手段】
【0020】
前記の課題を解決するための本発明によるトレンチ素子分離方法は、半導体基板の非活性領域にトレンチを形成する段階と、前記トレンチ内壁に内壁酸化膜を形成する段階と、前記内壁酸化膜上にシリコン窒化物ライナーを形成する段階と、前記トレンチに絶縁膜を埋め込む段階と、前記ライナーの上端が前記半導体基板の表面より低くリセスされるよう前記ライナーの一部を蝕刻する段階と、トレンチ上部がラウンドされた様相になるように、ゲート酸化膜を熱酸化する段階と、を含む。
【0021】
前記トレンチを形成する段階は、前記半導体基板上にパッド酸化膜を形成する段階と、前記パッド酸化膜上にパッド窒化膜を形成する段階と、写真蝕刻工程を利用し、前記トレンチが形成される領域を限定する蝕刻マスクパターンを形成する段階と、前記蝕刻マスクパターンを利用し、前記半導体基板の一部を蝕刻してトレンチを形成する段階とを含み、前記トレンチを絶縁膜に埋め込む段階は、前記内壁酸化膜及びライナーが形成された結果物上に絶縁膜を蒸着する段階及び前記絶縁膜の表面を平坦化する段階を含む。
【0022】
前記絶縁膜の表面を平坦化する段階は、前記パッド窒化膜を蝕刻終了層として使用し、化学的物理的研磨工程またはエッチバック工程により行われることができ、前記絶縁膜の表面を平坦化する段階後に、前記半導体基板の活性領域に残存するパッド窒化膜を除去する段階をさらに具備する。
【0023】
前記パッド窒化膜を除去する段階後に、前記ライナーの上端が前記半導体基板の表面より低くリセスされるよう前記ライナーの一部を蝕刻する段階を湿式食刻工程により連続的に行う。
【0024】
前記パッド窒化膜及び前記ライナーの一部を蝕刻する段階後に、前記パッド酸化膜を除去する段階をさらに具備し、前記半導体基板の表面を酸化させる段階をさらに具備できる。
【0025】
本発明によれば、トレンチ内壁に形成する内壁酸化膜の厚さを一定水準に制限し、ライナーの上端が半導体基板の表面よりリセスされたデント(dent)を形成することにより、後続するゲート酸化膜のための酸化工程にてトレンチ上部エッジでの酸化量を大きく増加できるようになる。すなわち、トレンチ上部エッジをあらかじめわざわざラウンド処理しなくても後続するゲート酸化膜のための酸化工程時にトレンチ上部エッジの半導体基板の酸化量が増加し、結果的にトレンチ上部エッジがラウンドされるようになり、このようなエッジでのゲート酸化膜の厚さがトレンチ外側の半導体基板の活性領域の中心でのゲート酸化膜の厚さより厚くなる。従って、トレンチ上部エッジでの電界集中により生じるハンプ現象及び逆方向の狭幅効果を抑制でき、ゲート絶縁膜の信頼性を向上させうる。
【0026】
【発明の実施の形態】
以下、添付された図面を参照し本発明をより一層詳細に説明する。
【0027】
次に、説明する実施例は色々な他の形態に変形でき、本発明の範囲が次に詳述される実施例に限定されるものではない。本発明の実施例は当業界で平均的な知識を持った者に本発明をより完全に説明するために提供されるものである。本発明の実施例を説明する図面において、いかなる層や領域の厚さでも明細書の明確性のために誇張されたものであり、また図面上の同じ符号は同じ要素を指す。さらに、ある層が他の層あるいは基板の「上部」にあると記載された場合、前記のある層が前記の他の層あるいは基板の上部に直接存在することもあり、その間に第3の層が介在することもある。
【0028】
図4は本発明の1実施例による半導体素子を図示した断面図であり、トレンチ上部エッジがラウンドされた素子分離構造を有する半導体素子が図示されている。
【0029】
図4を参照すると、半導体基板40の素子分離領域の非活性領域に、その上部エッジが半導体素子の形成される活性領域の方向にラウンドされたトレンチが形成されており、前記トレンチ内壁には内壁酸化膜48とライナー50が順序通りに形成されている。前記内壁酸化膜48は湿式または乾式熱酸化法により形成され、その厚さは10〜150Åほどに薄く形成されている。そして、前記ライナー50は低圧化学気相蒸着法による窒化膜、特にシリコン窒化膜でなされ、その厚さは20〜200Åほどである。特に、前記ライナー50はトレンチ外側の半導体基板40の表面より低くリセスされているので、トレンチ上端より1〜500Åほどリセスされることが望ましい。
【0030】
前記内壁酸化膜及びライナーが形成されたトレンチの内部は化学気相蒸着の酸化膜のような絶縁膜52が完全に埋め込まれており、その絶縁膜の表面は平坦化されている。
【0031】
前記半導体基板40の活性領域には、ゲート絶縁膜としてゲート酸化膜54とゲート電極56が形成されている。特に、前記ゲート酸化膜54は中心部より縁部、すなわちトレンチの上部エッジに厚く形成されている。
【0032】
このような構造の本発明による半導体素子によれば、トレンチの上部エッジがラウンドされ、さらにこの部分にゲート酸化膜が活性領域側より厚く形成されるので、ゲート酸化膜の縁部に電界が集中することにより生じるハンプ現象及び逆方向の狭幅現象を抑制でき、ゲート絶縁膜の信頼性を向上させうる。
【0033】
図5Aないし図6Fは本発明の望ましい実施例によるトレンチエッジがラウンドされた素子分離構造を有する半導体素子の製造方法を説明するために工程順序により図示した断面図である。
【0034】
図5Aを参照すると、半導体基板40上に100Åほどの厚さの熱酸化膜を成長させ、基板のストレスを緩和させ保護するためのパッド酸化膜42を形成する。このパッド酸化膜42上に、後続のトレンチ形成のための基板蝕刻時、またはトレンチ埋込み物質に対する平坦化工程時に蝕刻マスクに使われる膜として、前記半導体基板40との蝕刻選択比に優れた物質、例えばシリコン窒化膜を低圧化学気相蒸着法により1500Åほどの厚さに蒸着してパッド窒化膜44を形成する。
【0035】
次に、写真工程を利用し、前記パッド窒化膜44上にトレンチが形成される非活性領域を露出させる様相のフォトレジストパターン46を形成する。このフォトレジストパターン46を蝕刻マスクとして使用し、前記パッド窒化膜44とパッド酸化膜42を異方性蝕刻することにより非活性領域の半導体基板40が露出されるようにする。この時、前記フォトレジストパターン46により前記パッド窒化膜44だけを異方性蝕刻し蝕刻マスクパターンを形成することもできる。
【0036】
図5Bを参照すると、フォトレジストパターン46を除去した後に、パッド窒化膜44とパッド酸化膜42を蝕刻マスクパターンとして使用し、露出された半導体基板40を2000〜10000Åほど異方性蝕刻しトレンチ47を形成する。この時、前記フォトレジストパターン46を除去していない状態でフォトレジストパターン46を蝕刻マスクパターンとして使用してトレンチ47の形成もできる。一方、本発明によれば後続工程にてトレンチの上部エッジがラウンドされるために、この段階ではトレンチの上部エッジをラウンド処理する別の工程を実施せずにほとんど垂直に近くトレンチ37を形成してもよい。
【0037】
図5Cを参照すると、トレンチ47が形成された半導体基板40に対して所定の熱酸化工程を実施し、前記トレンチ47の内壁に内壁酸化膜48を形成する。前記内壁酸化膜48は10〜150Åほどの厚さ、望ましくは10〜50Åほどの厚さに形成するのであるが、このように内壁酸化膜を薄く形成する理由については後述する。さらに、前記内壁酸化膜48は湿式酸化または乾式酸化の熱酸化法により形成できるのであるが、厚さの調節が容易で均一度が高い乾式酸化法を使用し形成することが望ましい。
【0038】
次いで、内壁酸化膜48が形成された結果物の全面に、低圧化学気相蒸着法により窒化膜、例えばシリコン窒化膜を蒸着してライナー50を形成する。このライナー50は20〜200Åほどの厚さに形成できるのであるが、ライナーがあまり薄い場合は後続の酸化工程により容易に破壊されることもあり、あまり厚い場合はトレンチの縦横比が大きくなり、絶縁膜にトレンチ内部を埋め込む時にボイド(void)が形成されるなど完壁なトレンチ埋め込みが困難になりうる。
【0039】
図6Dを参照すると、窒化膜ライナー50が形成された結果物上に絶縁物質、例えば化学気相蒸着法を使用しトレンチを埋め込むのに充分なほどの厚さ、例えば10000Å以下の厚さに酸化膜52を蒸着する。前記化学気相蒸着酸化膜52にトレンチを埋め込んだ後、埋め込まれた化学気相蒸着酸化膜の緻密化のために高温で熱処理工程を実施することが望ましい。
【0040】
トレンチに埋め込まれた化学気相蒸着酸化膜52に対する緻密化工程は、化学気相蒸着酸化膜52の蝕刻率があまり大きいために、後続する化学気相蒸着酸化膜52の平坦化工程にて化学的機械的研磨の速度が速いだけでなく、パッド酸化膜42の湿式蝕刻または蝕刻液を用いた洗浄工程にて容易に消耗されることを改善するためのものである。前記化学気相蒸着酸化膜52の緻密化工程は窒素ガス(N2)雰囲気で1000℃以上の温度で進行したり、湿式酸化処理をするにおいて、窒化膜ライナー50が形成されているために半導体基板40の酸化は生じない。
【0041】
次いで、化学気相蒸着酸化膜52に対して平坦化工程、例えばエッチバック、化学的機械的研磨あるいはエッチバックと化学的機械的研磨工程を共に使用して表面を平坦化する。例えば、化学的機械的研磨工程を利用する場合、活性領域に形成されたパッド窒化膜44を蝕刻終了層として使用するのであるが、残留するパッド窒化膜44の厚さが中間ほどに進行した時に化学的機械的研磨が終了するようにすることが望ましい。
【0042】
図6Eを参照すると、燐酸溶液を使用して活性領域に残留するパッド窒化膜44を除去する。この時、窒化膜ライナー50も一部蝕刻できるよう過度蝕刻を実施し、図示したように、半導体基板40の表面より窒化膜ライナー50の上端が1〜500Åほど低くリセスされた、いわゆるデントが形成されるようにする。デントを形成した状態の部分拡大図が図7に図示されている。このように窒化膜ライナー50の上部にデントを形成する場合、トレンチ上部エッジでの半導体基板の酸化が非常に進むのであるが、その理由についても後述する。
【0043】
デントがあまりはなはだしく形成されれば、トレンチ上端があたかもオープンしたかのようになり、酸化時にトレンチ上部エッジが尖ってしまう現象があり、後続工程にてMOSトランジスタを形成する時、ゲート用導電物質がパタニング後にもトレンチ上部エッジに残っているようになり、ブリッジを起こすことがある。従って、通常用いられるゲート酸化膜の厚さが100Å以下の素子では、半導体基板40の表面より500Å以下にリセスされたデントを持つようにすることが望ましい。
【0044】
次いで、希釈されたフッ酸(HF)溶液を使用し、活性領域に残留するパッド酸化膜42を除去する。
【0045】
図6Fを参照すると、デントが形成された図6Eの結果物に対して熱酸化工程を実施しゲート酸化膜54を形成すれば、図示したようにトレンチ上部エッジでの酸化が進み、他の部位に比べてゲート酸化膜54が厚く形成され、これによりトレンチ上部エッジがラウンドされた様相になる。次いで、前記ゲート酸化膜54上に導電物質、例えば不純物がドープされたポリシリコン膜、またはドープされたポリシリコンとシリサイドの積層膜を形成した次に、写真食刻工程でパターニングすることによりゲート電極56を形成する。
【0046】
前述の本発明の実施例において、トレンチ上部エッジで酸化が進み、この部門のゲート酸化膜54が半導体基板40の活性領域の中心部より厚くなった原因は大きく次の三つに要約できる。
【0047】
▲1▼トレンチ内壁に形成されている窒化膜ライナー50の引張り変形力のためであると言える。トレンチの側壁を示す部分拡大図の図8を参照して詳細に説明する。図8にて参照番号「40」は半導体基板を示し、「50」は窒化膜ライナーを示す。参考として、説明を容易にするためにトレンチ内壁に形成される内壁酸化膜を省略した。
【0048】
低圧化学気相蒸着法により蒸着されたシリコン窒化膜ライナー50は半導体基板40の表面近辺の活性領域(「B」)に引張り変形力を引き起こさせる。すなわち、低圧化学気相蒸着法によるシリコン窒化膜はシリコン基板に比べて熱膨張係数が大きいために酸化工程などの高温工程でシリコン単結晶でなされた半導体基板40より体積がより膨脹する。従って、シリコン窒化膜ライナー50には引張り変形力が生じ、反対にシリコン窒化膜ライナー50と接触しているトレンチ側壁の半導体基板(参照符号「A」)には圧縮変形力が生じる。これと共に活性領域表面側の半導体基板(参照符号「B」)には引張り変形力が引き起こされる。このように引張り変形力が加えられた状態では半導体基板40の結晶格子間の距離が大きい状態なので酸化が速く生じる。
【0049】
従って、シリコン窒化膜ライナー50を形成してトレンチ上部エッジの酸化量を極大化しつつラウンドされるようにするなら、シリコン窒化膜ライナー50とトレンチ側壁間に形成される内壁酸化膜の厚さができる限り薄いほど良いのであるが、10〜150Åほどが望ましい。
【0050】
▲2▼シリコン窒化膜ライナー50にデントが形成されたためであると言える。図7に示したように、デントにより露出されたトレンチ上端エッジの半導体基板40が酸化されつつだんだんと傾斜面を形成するのであるが、このような傾斜面は(111)面を持ち、活性領域の半導体基板40の表面は(100)面を持つ。シリコン結晶の格子間間隔は(111)方向である時最も大きいために、結晶格子の間の結合力が弱い。従って、酸化工程時に各格子点に位置するシリコン原子間の結合が容易に途切れて酸化が最も早く生じる。
【0051】
▲3▼シリコン窒化膜ライナー50が酸化の遮断膜として作用するためであると言える。ライナー50がない場合、ゲート酸化膜(図6Fの54)形成時、酸素原子がトレンチに埋め込まれた化学気相蒸着酸化膜48を貫き、トレンチ側壁の半導体基板40に拡散してトレンチ側壁でも酸化が同時に生じる。これによる体積膨脹により半導体基板40の上部エッジにむしろ圧縮変形力が作用するようになり、従って酸化が抑制される。しかし、本発明ではライナー50の存在によりライナー50が形成された部分のトレンチ側面への酸化が抑制されるが、ライナー50がリセスされたトレンチ上部エッジではむしろこのような酸化抑制要因がなくなるために酸化が容易に生じるようになる。
【0052】
図9ないし図11はトレンチ内の内壁に形成された内壁酸化膜の厚さによるトレンチ上部エッジでのゲート酸化膜の厚さ及びラウンディングの程度を知るために観測した走査電子顕微鏡の写真を図示したものである。前記内壁酸化膜は各々240Å、110Å、20Åの厚さであり、ライナーは同じ厚さに各々形成して、ゲート酸化膜を75Å成長させた。
【0053】
図9を参照すると、トレンチのコーナーがラウンディングされることもなく、ゲート酸化膜も厚くならなかったことが分かる。その原因は次の通り説明できるであろう。第一に、引張り変形力を有するライナーが圧縮変形力を有するトレンチ側壁から厚い内壁酸化膜により遠く離れているため、半導体基板上端に引張り変形力を引き起こせなかったためである。第二に、トレンチ上端部では厚く成長した内壁酸化膜上にライナーが形成されているために、燐酸溶液によるパッド窒化膜蝕刻が進行しても、下の方向へのデントが形成されない。従って、ゲート酸化膜を形成するための酸化が進行しても半導体基板の上部エッジに(111)面を有する傾斜面が形成されないためである。第三に、厚い内壁酸化膜を通じて広がる酸素原子が多く、トレンチの側壁酸化が非常に進行するためにトレンチの側壁酸化により半導体基板の上部エッジでは圧縮引張り力が作用して酸化量が増加できないためである。
【0054】
図10はトレンチ内の内壁酸化膜を110Å形成し、ライナーを形成した後で望ましい程度のデントを形成した場合の走査電子顕微鏡の写真を図示したものであり、トレンチ上端コーナーがラウンドされた様相を見ることができる。
【0055】
図11はトレンチ内の内壁酸化膜を20Åに形成し、トレンチ側面への酸化を極端に制限し、ライナーの引張り変形力の影響を極大化させた場合の走査電子顕微鏡の写真を図示したものである。トレンチ上部エッジがラウンドされ、この部分でのゲート酸化膜の厚さが170Åほどで、活性領域の表面部位に比べてはるかに厚く形成したことが分かる。
【0056】
【発明の効果】
以上、本発明をその実施例をあげ詳細に説明したが、本発明の範囲内で多くの変形が可能である。
【0057】
前述の本発明によれば、トレンチ内壁に形成する内壁酸化膜の厚さを一定水準に制限し、ライナーを形成すれば、後続工程にてゲート酸化膜形成時にトレンチ上端エッジでの酸化量を大きく増加させることができる。従って、トレンチ上部エッジでの電界集中によるハンプ現象及び逆方向の狭幅現象を抑制でき、ゲート絶縁膜の信頼性を向上させうる。さらに、前記内壁酸化膜上に形成されるライナーを半導体基板の表面よりリセスされたデントを形成すれば、周辺のゲート酸化膜形成時にトレンチ上部エッジの半導体基板の結晶状態を(111)面にし、酸化量をより一層増加させることができる。
【図面の簡単な説明】
【図1】従来のSTI法にてあらわれる問題点を説明するための断面図である。
【図2】従来のSTI法により製造された半導体素子にあらわれるハンプ現象を説明するためのグラフである。
【図3】STI構造にてあらわれる逆方向の狭幅効果を図示したグラフである。
【図4】本発明の1実施例による半導体素子を図示した断面図である。
【図5】図5Aないし図5Cは本発明の望ましい実施例によるトレンチ上部エッジがラウンドされた素子分離構造を有する半導体素子の製造方法を説明するために工程順序に従い図示した断面図である。
【図6】図6Dないし図6Fは本発明の望ましい実施例によるトレンチ上部エッジがラウンドされた素子分離構造を有する半導体素子の製造方法を説明するために工程順序に従い図示した断面図である。
【図7】トレンチ上端の窒化膜ライナーにデントが形成されたことを示す部分拡大断面図である。
【図8】トレンチ内壁の窒化膜ライナーの引張り変形力によりトレンチ上端での酸化量が増加することを説明するための部分拡大図である。
【図9】トレンチ内壁酸化膜の厚さによるトレンチ上部エッジでのゲート酸化膜の厚さ及びエッジラウンドの程度を知るために観測した走査電子顕微鏡の写真を図示したものである。
【図10】トレンチ内壁酸化膜の厚さによるトレンチ上部エッジでのゲート酸化膜の厚さ及びエッジラウンドの程度を知るために観測した走査電子顕微鏡の写真を図示したものである。
【図11】トレンチ内壁酸化膜の厚さによるトレンチ上部エッジでのゲート酸化膜の厚さ及びエッジラウンドの程度を知るために観測した走査電子顕微鏡の写真を図示したものである。
【符号の説明】
40…半導体基板
48…内壁酸化膜
50…ライナー
52…化学気相蒸着酸化膜
54…ゲート酸化膜
56…ゲート電極
Claims (14)
- 半導体基板の非活性領域にトレンチを形成する段階と、
前記トレンチ内壁に内壁酸化膜を形成する段階と、
前記内壁酸化膜上にシリコン窒化物ライナーを形成する段階と、
前記トレンチに絶縁膜を埋め込む段階と、
前記ライナーの上端が前記半導体基板の表面より低くリセスされるよう前記ライナーの一部を蝕刻する段階と、
トレンチ上部エッジがラウンドされた様相になるようにゲート酸化膜を熱酸化する段階と、
を含むことを特徴とするトレンチ素子分離方法。 - 前記トレンチを形成する段階は、
前記半導体基板上にパッド酸化膜を形成する段階と、
前記パッド酸化膜上にパッド窒化膜を形成する段階と、
写真蝕刻工程を利用し、前記トレンチが形成される領域を限定する蝕刻マスクパターンを形成する段階と、
前記蝕刻マスクパターンを利用し、前記半導体基板の一部を蝕刻してトレンチを形成する段階と、
を含むことを特徴とする請求項1に記載のトレンチ素子分離方法。 - 前記内壁酸化膜は、
湿式または乾式熱酸化法により10〜150Åの厚さに形成することを特徴とする請求項1に記載のトレンチ素子分離方法。 - 前記ライナーは、
低圧化学気相蒸着法を使用し、20〜200Åの厚さに形成することを特徴とする請求項2に記載のトレンチ素子分離方法。 - 前記トレンチに絶縁膜を埋め込む段階は、
前記内壁酸化膜及びライナーが形成された結果物上に絶縁膜を蒸着する段階と、
前記絶縁膜の表面を平坦化する段階と、
を含むことを特徴とする請求項2に記載のトレンチ素子分離方法。 - 前記絶縁膜の表面を平坦化する段階は、
前記パッド窒化膜を蝕刻終了層として使用し、化学的物理的研磨工程により行われることを特徴とする請求項5に記載のトレンチ素子分離方法。 - 前記絶縁膜の表面を平坦化する段階は、前記パッド窒化膜の中間の高さまで化学的物理的研磨工程により行われることを特徴とする請求項6に記載のトレンチ素子分離方法。
- 前記絶縁膜の表面を平坦化する段階後に、
前記半導体基板の活性領域に残存するパッド窒化膜を除去する段階をさらに具備することを特徴とする請求項5に記載のトレンチ素子分離方法。 - 前記パッド窒化膜を除去する段階後に、前記ライナーの上端が前記半導体基板の表面より低くリセスされるよう前記ライナーの一部を蝕刻する段階を連続的に行うことを特徴とする請求項8に記載のトレンチ素子分離方法。
- 前記パッド窒化膜を除去する段階と前記ライナーの一部を除去する段階は、湿式蝕刻工程により行われることを特徴とする請求項9に記載のトレンチ素子分離方法。
- 前記ライナーの上端は、前記半導体基板の表面より1〜500Åリセスされるよう蝕刻されることを特徴とする請求項1に記載のトレンチ素子分離方法。
- 前記パッド窒化膜及び前記ライナーの一部を蝕刻する段階後に、前記パッド酸化膜を除去する段階をさらに具備することを特徴とする請求項9に記載のトレンチ素子分離方法。
- 前記パッド酸化膜を除去する段階後に、前記半導体基板の表面を酸化させる段階をさらに具備することを特徴とする請求項12に記載のトレンチ素子分離方法。
- 前記絶縁膜は、化学気相蒸着法による酸化膜であり、前記化学気相蒸着法による酸化膜を蒸着した後、前記表面を平坦化する段階前に熱処理をさらに行うことを特徴とする請求項5に記載のトレンチ素子分離方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990043989A KR100338767B1 (ko) | 1999-10-12 | 1999-10-12 | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 |
KR99P43989 | 1999-10-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001160589A JP2001160589A (ja) | 2001-06-12 |
JP4072308B2 true JP4072308B2 (ja) | 2008-04-09 |
Family
ID=19614928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000312495A Expired - Fee Related JP4072308B2 (ja) | 1999-10-12 | 2000-10-12 | トレンチ素子分離方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US6331469B1 (ja) |
JP (1) | JP4072308B2 (ja) |
KR (1) | KR100338767B1 (ja) |
CN (1) | CN1194400C (ja) |
DE (1) | DE10050357B4 (ja) |
GB (1) | GB2360631B (ja) |
Families Citing this family (71)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3651344B2 (ja) * | 2000-02-03 | 2005-05-25 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
KR100674896B1 (ko) * | 2000-07-26 | 2007-01-26 | 삼성전자주식회사 | 반도체 집적회로의 트렌치 소자 분리 방법 |
JP2002043408A (ja) * | 2000-07-28 | 2002-02-08 | Nec Kansai Ltd | 半導体装置の製造方法 |
KR100386946B1 (ko) * | 2000-08-01 | 2003-06-09 | 삼성전자주식회사 | 트렌치 소자 분리형 반도체 장치의 형성방법 |
US6537895B1 (en) * | 2000-11-14 | 2003-03-25 | Atmel Corporation | Method of forming shallow trench isolation in a silicon wafer |
US6921947B2 (en) * | 2000-12-15 | 2005-07-26 | Renesas Technology Corp. | Semiconductor device having recessed isolation insulation film |
US6958518B2 (en) * | 2001-06-15 | 2005-10-25 | Agere Systems Inc. | Semiconductor device having at least one source/drain region formed on an isolation region and a method of manufacture therefor |
JP5121102B2 (ja) | 2001-07-11 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
GB0117949D0 (en) * | 2001-07-24 | 2001-09-19 | Koninkl Philips Electronics Nv | Trench-gate semiconductor devices and their manufacture |
KR100389929B1 (ko) * | 2001-07-28 | 2003-07-04 | 삼성전자주식회사 | 트렌치 소자분리막을 구비하는 soi 소자 및 그 제조 방법 |
US6667224B1 (en) * | 2001-08-13 | 2003-12-23 | Cypress Semiconductor Corp. | Method to eliminate inverse narrow width effect in small geometry MOS transistors |
JP3577024B2 (ja) * | 2001-10-09 | 2004-10-13 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
US6746933B1 (en) * | 2001-10-26 | 2004-06-08 | International Business Machines Corporation | Pitcher-shaped active area for field effect transistor and method of forming same |
US6657276B1 (en) * | 2001-12-10 | 2003-12-02 | Advanced Micro Devices, Inc. | Shallow trench isolation (STI) region with high-K liner and method of formation |
US7439141B2 (en) * | 2001-12-27 | 2008-10-21 | Spansion, Llc | Shallow trench isolation approach for improved STI corner rounding |
KR100412138B1 (ko) * | 2001-12-27 | 2003-12-31 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
US6838392B1 (en) * | 2002-03-15 | 2005-01-04 | Cypress Semiconductor Corporation | Methods of forming semiconductor structures, and articles and devices formed thereby |
JP2003273206A (ja) * | 2002-03-18 | 2003-09-26 | Fujitsu Ltd | 半導体装置とその製造方法 |
US6828213B2 (en) * | 2002-03-21 | 2004-12-07 | Texas Instruments Incorporated | Method to improve STI nano gap fill and moat nitride pull back |
TWI252565B (en) * | 2002-06-24 | 2006-04-01 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
US6734082B2 (en) * | 2002-08-06 | 2004-05-11 | Chartered Semiconductor Manufacturing Ltd. | Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape |
US6809386B2 (en) * | 2002-08-29 | 2004-10-26 | Micron Technology, Inc. | Cascode I/O driver with improved ESD operation |
KR20110127277A (ko) * | 2002-09-16 | 2011-11-24 | 트리오신 홀딩 아이엔씨 | 활성화제가 혼입된 정전기적으로 하전된 필터 매질 |
US20040065937A1 (en) * | 2002-10-07 | 2004-04-08 | Chia-Shun Hsiao | Floating gate memory structures and fabrication methods |
JP2004152851A (ja) * | 2002-10-29 | 2004-05-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2004193585A (ja) * | 2002-11-29 | 2004-07-08 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
KR100557562B1 (ko) * | 2002-12-30 | 2006-03-03 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
JP4694769B2 (ja) * | 2003-01-27 | 2011-06-08 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
JP2004311487A (ja) * | 2003-04-02 | 2004-11-04 | Hitachi Ltd | 半導体装置の製造方法 |
US6853031B2 (en) * | 2003-04-17 | 2005-02-08 | United Microelectronics Corp. | Structure of a trapezoid-triple-gate FET |
US7019380B2 (en) | 2003-06-20 | 2006-03-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
KR100513799B1 (ko) * | 2003-06-30 | 2005-09-13 | 주식회사 하이닉스반도체 | 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법 |
JP3748867B2 (ja) * | 2003-09-29 | 2006-02-22 | 沖電気工業株式会社 | 半導体装置の製造方法 |
JP4825402B2 (ja) * | 2004-01-14 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2005260163A (ja) * | 2004-03-15 | 2005-09-22 | Fujitsu Ltd | 容量素子及びその製造方法並びに半導体装置及びその製造方法 |
US7067377B1 (en) * | 2004-03-30 | 2006-06-27 | Fasl Llc | Recessed channel with separated ONO memory device |
JP4577680B2 (ja) * | 2004-04-13 | 2010-11-10 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
KR100530496B1 (ko) * | 2004-04-20 | 2005-11-22 | 삼성전자주식회사 | 반도체 장치, 리세스 게이트 전극 형성 방법 및 반도체장치의 제조 방법 |
JP4813778B2 (ja) * | 2004-06-30 | 2011-11-09 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP2006049413A (ja) * | 2004-08-02 | 2006-02-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US7339253B2 (en) * | 2004-08-16 | 2008-03-04 | Taiwan Semiconductor Manufacturing Company | Retrograde trench isolation structures |
JP2006093216A (ja) * | 2004-09-21 | 2006-04-06 | Toshiba Corp | 半導体装置 |
KR100694976B1 (ko) * | 2004-12-20 | 2007-03-14 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
KR100762230B1 (ko) * | 2004-12-30 | 2007-10-01 | 주식회사 하이닉스반도체 | 반도체 장치의 제조방법 |
JP4515951B2 (ja) * | 2005-03-31 | 2010-08-04 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
KR100699843B1 (ko) * | 2005-06-09 | 2007-03-27 | 삼성전자주식회사 | 트렌치 분리영역을 갖는 모스 전계효과 트랜지스터 및 그제조방법 |
US7265015B2 (en) * | 2005-06-30 | 2007-09-04 | Promos Technologies Inc. | Use of chlorine to fabricate trench dielectric in integrated circuits |
US7229896B2 (en) * | 2005-08-03 | 2007-06-12 | United Microelectronics Corp. | STI process for eliminating silicon nitride liner induced defects |
DE102005037566B4 (de) * | 2005-08-09 | 2008-04-24 | Qimonda Ag | Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur |
JP4951978B2 (ja) * | 2006-01-13 | 2012-06-13 | ソニー株式会社 | 半導体装置及びその製造方法 |
US20070224772A1 (en) * | 2006-03-21 | 2007-09-27 | Freescale Semiconductor, Inc. | Method for forming a stressor structure |
US8093678B2 (en) * | 2007-04-05 | 2012-01-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of fabricating the same |
US8120094B2 (en) * | 2007-08-14 | 2012-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench isolation with improved structure and method of forming |
US7692483B2 (en) * | 2007-10-10 | 2010-04-06 | Atmel Corporation | Apparatus and method for preventing snap back in integrated circuits |
US7652335B2 (en) * | 2007-10-17 | 2010-01-26 | Toshiba America Electronics Components, Inc. | Reversely tapered contact structure compatible with dual stress liner process |
CN101593717B (zh) * | 2008-05-28 | 2011-06-01 | 上海华虹Nec电子有限公司 | 浅沟槽隔离结构的制备方法 |
JP2010034468A (ja) * | 2008-07-31 | 2010-02-12 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US8125037B2 (en) | 2008-08-12 | 2012-02-28 | International Business Machines Corporation | Field effect transistor with channel region edge and center portions having different band structures for suppressed corner leakage |
US7838353B2 (en) * | 2008-08-12 | 2010-11-23 | International Business Machines Corporation | Field effect transistor with suppressed corner leakage through channel material band-edge modulation, design structure and method |
EP2389224B1 (en) | 2008-11-19 | 2017-03-01 | Inspire Medical Systems, Inc. | Device treating sleep disordered breathing |
US8085604B2 (en) * | 2008-12-12 | 2011-12-27 | Atmel Corporation | Snap-back tolerant integrated circuits |
US9953885B2 (en) * | 2009-10-27 | 2018-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | STI shape near fin bottom of Si fin in bulk FinFET |
JP5357121B2 (ja) | 2010-09-16 | 2013-12-04 | シャープ株式会社 | 半導体装置の製造方法、および電気機器 |
CN102543760B (zh) * | 2012-02-28 | 2014-06-04 | 上海华力微电子有限公司 | 一种增加浅沟槽隔离压应力提高nmos电子迁移率的方法 |
CN105097639A (zh) * | 2014-04-21 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
US9865495B2 (en) | 2015-11-05 | 2018-01-09 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
FR3051973B1 (fr) | 2016-05-24 | 2018-10-19 | X-Fab France | Procede de formation de transistors pdsoi et fdsoi sur un meme substrat |
CN111341724B (zh) * | 2018-12-19 | 2022-11-04 | 上海新微技术研发中心有限公司 | 浅沟槽隔离工艺及浅沟槽隔离结构 |
WO2021187145A1 (ja) * | 2020-03-18 | 2021-09-23 | ローム株式会社 | 半導体装置およびその製造方法 |
TWI766294B (zh) * | 2020-06-10 | 2022-06-01 | 聯華電子股份有限公司 | 形成絕緣結構的方法 |
CN112234024A (zh) * | 2020-11-18 | 2021-01-15 | 华虹半导体(无锡)有限公司 | 浅沟槽隔离结构的顶角圆化方法 |
Family Cites Families (79)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5690525A (en) | 1979-11-28 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device |
US4506435A (en) * | 1981-07-27 | 1985-03-26 | International Business Machines Corporation | Method for forming recessed isolated regions |
US4390393A (en) | 1981-11-12 | 1983-06-28 | General Electric Company | Method of forming an isolation trench in a semiconductor substrate |
FR2566179B1 (fr) | 1984-06-14 | 1986-08-22 | Commissariat Energie Atomique | Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement |
US4571819A (en) * | 1984-11-01 | 1986-02-25 | Ncr Corporation | Method for forming trench isolation structures |
US4656497A (en) | 1984-11-01 | 1987-04-07 | Ncr Corporation | Trench isolation structures |
JPS61137338A (ja) | 1984-12-10 | 1986-06-25 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US4631803A (en) | 1985-02-14 | 1986-12-30 | Texas Instruments Incorporated | Method of fabricating defect free trench isolation devices |
GB8528071D0 (en) | 1985-11-14 | 1985-12-18 | Shell Int Research | Polycarbonates |
US4825277A (en) | 1987-11-17 | 1989-04-25 | Motorola Inc. | Trench isolation process and structure |
US4960727A (en) | 1987-11-17 | 1990-10-02 | Motorola, Inc. | Method for forming a dielectric filled trench |
US5219774A (en) | 1988-05-17 | 1993-06-15 | Xicor, Inc. | Deposited tunneling oxide |
US5189501A (en) | 1988-10-05 | 1993-02-23 | Sharp Kabushiki Kaisha | Isolator for electrically isolating semiconductor devices in an integrated circuit |
US5206182A (en) | 1989-06-08 | 1993-04-27 | United Technologies Corporation | Trench isolation process |
US5223736A (en) | 1989-09-27 | 1993-06-29 | Texas Instruments Incorporated | Trench isolation process with reduced topography |
JP2663739B2 (ja) * | 1991-04-08 | 1997-10-15 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH0574927A (ja) * | 1991-09-13 | 1993-03-26 | Nec Corp | 半導体装置の製造方法 |
JPH05152429A (ja) | 1991-11-28 | 1993-06-18 | Nec Corp | 半導体装置の製造方法 |
US5190889A (en) | 1991-12-09 | 1993-03-02 | Motorola, Inc. | Method of forming trench isolation structure with germanium silicate filling |
US5561073A (en) | 1992-03-13 | 1996-10-01 | Jerome; Rick C. | Method of fabricating an isolation trench for analog bipolar devices in harsh environments |
JPH05304205A (ja) * | 1992-04-27 | 1993-11-16 | Toshiba Corp | 半導体装置及びその製造方法 |
KR950002951B1 (ko) | 1992-06-18 | 1995-03-28 | 현대전자산업 주식회사 | 트렌치 소자분리막 제조방법 |
US5316965A (en) | 1993-07-29 | 1994-05-31 | Digital Equipment Corporation | Method of decreasing the field oxide etch rate in isolation technology |
BE1007588A3 (nl) | 1993-09-23 | 1995-08-16 | Philips Electronics Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam met veldisolatiegebieden gevormd door met isolerend materiaal gevulde groeven. |
JP2955459B2 (ja) | 1993-12-20 | 1999-10-04 | 株式会社東芝 | 半導体装置の製造方法 |
US5472904A (en) | 1994-03-02 | 1995-12-05 | Micron Technology, Inc. | Thermal trench isolation |
US5492858A (en) | 1994-04-20 | 1996-02-20 | Digital Equipment Corporation | Shallow trench isolation process for high aspect ratio trenches |
US5447884A (en) | 1994-06-29 | 1995-09-05 | International Business Machines Corporation | Shallow trench isolation with thin nitride liner |
US5696020A (en) | 1994-11-23 | 1997-12-09 | Electronics And Telecommunications Research Institute | Method for fabricating semiconductor device isolation region using a trench mask |
US5521422A (en) | 1994-12-02 | 1996-05-28 | International Business Machines Corporation | Corner protected shallow trench isolation device |
KR0176155B1 (ko) | 1995-06-22 | 1999-04-15 | 김광호 | 반도체 장치의 소자분리 방법 |
US5679599A (en) | 1995-06-22 | 1997-10-21 | Advanced Micro Devices, Inc. | Isolation using self-aligned trench formation and conventional LOCOS |
US5643823A (en) * | 1995-09-21 | 1997-07-01 | Siemens Aktiengesellschaft | Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures |
US5719085A (en) | 1995-09-29 | 1998-02-17 | Intel Corporation | Shallow trench isolation technique |
KR100214068B1 (ko) | 1995-11-21 | 1999-08-02 | 김영환 | 반도체 장치의 소자분리막 형성방법 |
JP2762976B2 (ja) | 1995-12-25 | 1998-06-11 | 日本電気株式会社 | 半導体装置の製造方法 |
US5612242A (en) | 1996-03-11 | 1997-03-18 | United Microelectronics Corp. | Trench isolation method for CMOS transistor |
KR100213196B1 (ko) | 1996-03-15 | 1999-08-02 | 윤종용 | 트렌치 소자분리 |
US5861104A (en) | 1996-03-28 | 1999-01-19 | Advanced Micro Devices | Trench isolation with rounded top and bottom corners and edges |
KR100195208B1 (ko) | 1996-04-15 | 1999-06-15 | 윤종용 | 반도체 장치의 소자분리막 형성 방법 |
US5712185A (en) | 1996-04-23 | 1998-01-27 | United Microelectronics | Method for forming shallow trench isolation |
KR0183879B1 (ko) | 1996-06-07 | 1999-04-15 | 김광호 | 반도체장치의 소자분리막 형성방법 |
KR100190048B1 (ko) | 1996-06-25 | 1999-06-01 | 윤종용 | 반도체 소자의 소자 분리 방법 |
US5858842A (en) | 1996-07-03 | 1999-01-12 | Samsung Electronics Co., Ltd. | Methods of forming combined trench and locos-based electrical isolation regions in semiconductor substrates |
KR100195243B1 (ko) | 1996-09-05 | 1999-06-15 | 윤종용 | 얕은 트랜치 분리를 이용한 반도체 장치의 제조방법 |
US5834358A (en) | 1996-11-12 | 1998-11-10 | Micron Technology, Inc. | Isolation regions and methods of forming isolation regions |
KR100226488B1 (ko) | 1996-12-26 | 1999-10-15 | 김영환 | 반도체 소자 격리구조 및 그 형성방법 |
US5780346A (en) | 1996-12-31 | 1998-07-14 | Intel Corporation | N2 O nitrided-oxide trench sidewalls and method of making isolation structure |
US5763315A (en) | 1997-01-28 | 1998-06-09 | International Business Machines Corporation | Shallow trench isolation with oxide-nitride/oxynitride liner |
US5674775A (en) | 1997-02-20 | 1997-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Isolation trench with a rounded top edge using an etch buffer layer |
US5866465A (en) | 1997-04-03 | 1999-02-02 | Micron Technology, Inc. | Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass |
US5786262A (en) | 1997-04-09 | 1998-07-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-planarized gapfilling for shallow trench isolation |
US5728621A (en) | 1997-04-28 | 1998-03-17 | Chartered Semiconductor Manufacturing Pte Ltd | Method for shallow trench isolation |
US5863827A (en) | 1997-06-03 | 1999-01-26 | Texas Instruments Incorporated | Oxide deglaze before sidewall oxidation of mesa or trench |
US5872045A (en) | 1997-07-14 | 1999-02-16 | Industrial Technology Research Institute | Method for making an improved global planarization surface by using a gradient-doped polysilicon trench--fill in shallow trench isolation |
KR19990010757A (ko) * | 1997-07-18 | 1999-02-18 | 윤종용 | 반도체 장치의 소자 분리 방법 |
KR100230431B1 (ko) | 1997-07-25 | 1999-11-15 | 윤종용 | 2 종류의 산화막을 사용하는 트렌치 소자 분리 방법 |
US5837612A (en) | 1997-08-01 | 1998-11-17 | Motorola, Inc. | Silicon chemical mechanical polish etch (CMP) stop for reduced trench fill erosion and method for formation |
KR19990025197A (ko) * | 1997-09-11 | 1999-04-06 | 윤종용 | 트렌치 소자분리방법 |
US6103635A (en) | 1997-10-28 | 2000-08-15 | Fairchild Semiconductor Corp. | Trench forming process and integrated circuit device including a trench |
US6093611A (en) | 1997-12-19 | 2000-07-25 | Advanced Micro Devices, Inc. | Oxide liner for high reliability with reduced encroachment of the source/drain region |
TW353797B (en) | 1997-12-27 | 1999-03-01 | United Microelectronics Corp | Method of shallow trench isolation |
KR100247940B1 (ko) * | 1997-12-30 | 2000-03-15 | 윤종용 | 트렌치 소자분리방법 |
KR100459691B1 (ko) * | 1998-01-05 | 2005-01-17 | 삼성전자주식회사 | 반도체 장치의 트랜치 소자 분리 방법 |
US6004862A (en) | 1998-01-20 | 1999-12-21 | Advanced Micro Devices, Inc. | Core array and periphery isolation technique |
US6054343A (en) | 1998-01-26 | 2000-04-25 | Texas Instruments Incorporated | Nitride trench fill process for increasing shallow trench isolation (STI) robustness |
US6074932A (en) | 1998-01-28 | 2000-06-13 | Texas Instruments - Acer Incorporated | Method for forming a stress-free shallow trench isolation |
KR100280107B1 (ko) * | 1998-05-07 | 2001-03-02 | 윤종용 | 트렌치 격리 형성 방법 |
US5976951A (en) | 1998-06-30 | 1999-11-02 | United Microelectronics Corp. | Method for preventing oxide recess formation in a shallow trench isolation |
US5989978A (en) * | 1998-07-16 | 1999-11-23 | Chartered Semiconductor Manufacturing, Ltd. | Shallow trench isolation of MOSFETS with reduced corner parasitic currents |
JP4592837B2 (ja) | 1998-07-31 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR100297737B1 (ko) * | 1998-09-24 | 2001-11-01 | 윤종용 | 반도체소자의 트렌치 소자 분리 방법 |
TW391051B (en) | 1998-11-06 | 2000-05-21 | United Microelectronics Corp | Method for manufacturing shallow trench isolation structure |
TW406350B (en) | 1998-12-07 | 2000-09-21 | United Microelectronics Corp | Method for manufacturing the shallow trench isolation area |
US6008108A (en) | 1998-12-07 | 1999-12-28 | United Microelectronics Corp. | Method of fabricating a shallow-trench isolation structure in an integrated circuit |
TW400605B (en) * | 1999-01-16 | 2000-08-01 | United Microelectronics Corp | The manufacturing method of the Shallow Trench Isolation (STI) |
US6238981B1 (en) | 1999-05-10 | 2001-05-29 | Intersil Corporation | Process for forming MOS-gated devices having self-aligned trenches |
US6255194B1 (en) * | 1999-06-03 | 2001-07-03 | Samsung Electronics Co., Ltd. | Trench isolation method |
TW418489B (en) * | 1999-08-13 | 2001-01-11 | Taiwan Semiconductor Mfg | Manufacturing method of shallow trench isolation |
-
1999
- 1999-10-12 KR KR1019990043989A patent/KR100338767B1/ko active IP Right Grant
-
2000
- 2000-10-10 US US09/684,822 patent/US6331469B1/en not_active Expired - Lifetime
- 2000-10-11 DE DE10050357.8A patent/DE10050357B4/de not_active Expired - Lifetime
- 2000-10-11 GB GB0024940A patent/GB2360631B/en not_active Expired - Fee Related
- 2000-10-12 JP JP2000312495A patent/JP4072308B2/ja not_active Expired - Fee Related
- 2000-10-12 CN CNB001347179A patent/CN1194400C/zh not_active Expired - Lifetime
-
2001
- 2001-07-23 US US09/911,096 patent/US6465866B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6331469B1 (en) | 2001-12-18 |
US20010041421A1 (en) | 2001-11-15 |
CN1194400C (zh) | 2005-03-23 |
KR100338767B1 (ko) | 2002-05-30 |
CN1293452A (zh) | 2001-05-02 |
GB0024940D0 (en) | 2000-11-29 |
DE10050357A1 (de) | 2001-06-28 |
US6465866B2 (en) | 2002-10-15 |
GB2360631B (en) | 2003-09-03 |
JP2001160589A (ja) | 2001-06-12 |
GB2360631A (en) | 2001-09-26 |
KR20010036816A (ko) | 2001-05-07 |
DE10050357B4 (de) | 2015-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4072308B2 (ja) | トレンチ素子分離方法 | |
US6174785B1 (en) | Method of forming trench isolation region for semiconductor device | |
US6228727B1 (en) | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess | |
JP3923214B2 (ja) | 半導体装置のトレンチ素子分離方法 | |
JP4001866B2 (ja) | 浅溝分離(sti)プロセス後のディボット形成を制限する方法 | |
US7589391B2 (en) | Semiconductor device with STI and its manufacture | |
US5858858A (en) | Annealing methods for forming isolation trenches | |
US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
US6501148B2 (en) | Trench isolation for semiconductor device with lateral projections above substrate | |
JP3604072B2 (ja) | 半導体装置の製造方法 | |
JP4221420B2 (ja) | 半導体装置の製造方法 | |
US6165906A (en) | Semiconductor topography employing a shallow trench isolation structure with an improved trench edge | |
JP2001044273A (ja) | 半導体装置の製造方法 | |
US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
JPH11145273A (ja) | 半導体装置の製造方法 | |
TWI304232B (en) | Fabrication method for a semiconductor structure and corresponding semiconductor structure | |
KR20020042251A (ko) | 반도체 소자의 분리구조 제조방법 | |
US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
JPH05102297A (ja) | 半導体装置の製造方法 | |
JP4592193B2 (ja) | 半導体装置の製造方法 | |
US20030181014A1 (en) | Method of manufacturing semiconductor device with STI | |
JP2000277488A (ja) | 半導体装置の製造方法 | |
KR100459693B1 (ko) | 반도체 장치의 트렌치 소자분리방법 | |
JP2002100670A (ja) | 半導体装置及びその製造方法 | |
KR100672768B1 (ko) | 반도체 소자의 소자분리막 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060428 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |