JP2663739B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2663739B2 JP2663739B2 JP7347691A JP7347691A JP2663739B2 JP 2663739 B2 JP2663739 B2 JP 2663739B2 JP 7347691 A JP7347691 A JP 7347691A JP 7347691 A JP7347691 A JP 7347691A JP 2663739 B2 JP2663739 B2 JP 2663739B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- oxide film
- silicon oxide
- silicon
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に平行平板型プラズマエッチング装置の作業条
件に関するものである。
関し、特に平行平板型プラズマエッチング装置の作業条
件に関するものである。
【０００２】
【従来の技術】従来、平行平板型のプラズマエッチング
装置で酸化シリコン膜をエッチングする場合、ＣＦ4 、
Ｃ2 Ｆ6 、ＣＨ3 などの弗素系ガス単独または、Ｏ2 、
Ｈ2 、Ｎ2 などを添加したガスを用いる。全圧を５〜２
００Ｐａとし、半導体基板がセットされるターゲットの
温度を１０〜４０℃に設定するのが一般的である。
装置で酸化シリコン膜をエッチングする場合、ＣＦ4 、
Ｃ2 Ｆ6 、ＣＨ3 などの弗素系ガス単独または、Ｏ2 、
Ｈ2 、Ｎ2 などを添加したガスを用いる。全圧を５〜２
００Ｐａとし、半導体基板がセットされるターゲットの
温度を１０〜４０℃に設定するのが一般的である。
【０００３】この条件で酸化シリコン膜をエッチングす
ると、シリコン層に対しては５〜１５の選択比をもつ
が、窒化シリコン膜に対しては選択比は１に近いうえプ
ロセス領域が接近しているので問題が生じている。
ると、シリコン層に対しては５〜１５の選択比をもつ
が、窒化シリコン膜に対しては選択比は１に近いうえプ
ロセス領域が接近しているので問題が生じている。
【０００４】枚葉型のナローギャップ方式の平行平板型
プラズマエッチング装置において、Ｃ2 Ｆ6 ／ＣＨＦ3
／Ｏ2 ＝１０／１０／４ｓｃｃｍ、１６０Ｐａ、３００
Ｗの条件で、酸化シリコン膜のエッチング速度が約０．
４μｍ／分に対して、窒化シリコン膜のエッチング速度
は約０．３５μｍ／分、シリコンのエッチング速度は約
０．０５μｍ／分である。
プラズマエッチング装置において、Ｃ2 Ｆ6 ／ＣＨＦ3
／Ｏ2 ＝１０／１０／４ｓｃｃｍ、１６０Ｐａ、３００
Ｗの条件で、酸化シリコン膜のエッチング速度が約０．
４μｍ／分に対して、窒化シリコン膜のエッチング速度
は約０．３５μｍ／分、シリコンのエッチング速度は約
０．０５μｍ／分である。
【０００５】従来技術をトレンチ埋設酸化シリコン膜の
エッチバックに用いた場合について、図３（ａ）を参照
して説明する。シリコン基板１にトレンチが形成され、
側壁酸化シリコン膜２および窒化シリコン膜３が堆積さ
れている。減圧ＣＶＤまたはＳＯＧにより埋設酸化シリ
コン膜４を形成したのち、プラズマエッチングによりは
み出した埋設酸化シリコン膜４をエッチングすると、窒
化シリコン膜４との選択比が小さいためエッチングが進
行してシリコン基板１が露出してしまう。
エッチバックに用いた場合について、図３（ａ）を参照
して説明する。シリコン基板１にトレンチが形成され、
側壁酸化シリコン膜２および窒化シリコン膜３が堆積さ
れている。減圧ＣＶＤまたはＳＯＧにより埋設酸化シリ
コン膜４を形成したのち、プラズマエッチングによりは
み出した埋設酸化シリコン膜４をエッチングすると、窒
化シリコン膜４との選択比が小さいためエッチングが進
行してシリコン基板１が露出してしまう。
【０００６】一方、弗酸系の水溶液を用いてウェットエ
ッチングを行なうと、窒化シリコン膜との選択比は大き
くてエッチングをくい止めることはできる。ところが図
３（ｂ）に示すように、ウェーハ面内均一性が悪くて広
い範囲で埋設酸化膜４がオーバーエッチングになること
が避けられない。また精度良くエッチング終点を検出す
ることができない。
ッチングを行なうと、窒化シリコン膜との選択比は大き
くてエッチングをくい止めることはできる。ところが図
３（ｂ）に示すように、ウェーハ面内均一性が悪くて広
い範囲で埋設酸化膜４がオーバーエッチングになること
が避けられない。また精度良くエッチング終点を検出す
ることができない。
【０００７】
【発明が解決しようとする課題】従来の酸化シリコン膜
のエッチング条件では窒化シリコン膜に対して選択比が
小さい（１に近い）という問題がある。
のエッチング条件では窒化シリコン膜に対して選択比が
小さい（１に近い）という問題がある。
【０００８】このため酸化膜／窒化膜の２層構造におい
て、下地の窒化膜に対して選択比の大きいドライエッチ
ングを行なうことは不可能であり、弗酸系の水溶液を用
いるウェットプロセスに頼るしかなかった。
て、下地の窒化膜に対して選択比の大きいドライエッチ
ングを行なうことは不可能であり、弗酸系の水溶液を用
いるウェットプロセスに頼るしかなかった。
【０００９】しかしウェットプロセスでは十分な面内均
一性を得ることはできない。
一性を得ることはできない。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、平行平板型プラスマエッチング装置のエッチ
ング条件で全圧を２５０〜３５０Ｐａとし、Ｏ2 分圧を
１０％以下とし、ＣＨＦ3 分圧を５０％以上とし、半導
体基板に接しているターゲット温度を１０℃以下として
前記半導体基板上に形成された窒化シリコン膜をほとん
どエッチングすることなく、前記半導体基板上に形成さ
れた酸化シリコン膜をエッチングする工程を含むもので
ある。
造方法は、平行平板型プラスマエッチング装置のエッチ
ング条件で全圧を２５０〜３５０Ｐａとし、Ｏ2 分圧を
１０％以下とし、ＣＨＦ3 分圧を５０％以上とし、半導
体基板に接しているターゲット温度を１０℃以下として
前記半導体基板上に形成された窒化シリコン膜をほとん
どエッチングすることなく、前記半導体基板上に形成さ
れた酸化シリコン膜をエッチングする工程を含むもので
ある。
【００１１】
【実施例】つぎに本発明の第１の実施例について、図１
（ａ），（ｂ）を参照して説明する。
（ａ），（ｂ）を参照して説明する。
【００１２】はじめに図１（ａ）に示すように、シリコ
ン基板１にトレンチを形成し、側壁酸化膜２および窒化
シリコン膜３を形成したのち、ＣＶＤ法によりトレンチ
に酸化シリコン膜４を埋設する。
ン基板１にトレンチを形成し、側壁酸化膜２および窒化
シリコン膜３を形成したのち、ＣＶＤ法によりトレンチ
に酸化シリコン膜４を埋設する。
【００１３】つぎに図１（ｂ）に示すように、プラズマ
エッチングにより埋設した酸化シリコン膜４をエッチン
グして、エンドポイントモニターを用いて窒化シリコン
膜３が露出した時点でエッチングを終了させた。
エッチングにより埋設した酸化シリコン膜４をエッチン
グして、エンドポイントモニターを用いて窒化シリコン
膜３が露出した時点でエッチングを終了させた。
【００１４】このとき平行平板型プラスマエッチング装
置を用いて全圧を２５０〜３５０Ｐａとし、Ｏ2 分圧を
１０％以下とし、ＣＨＦ3 分圧を５０％以上とし、半導
体基板に接しているターゲット温度を１０℃以下とし
た。
置を用いて全圧を２５０〜３５０Ｐａとし、Ｏ2 分圧を
１０％以下とし、ＣＨＦ3 分圧を５０％以上とし、半導
体基板に接しているターゲット温度を１０℃以下とし
た。
【００１５】つぎに本発明の第２の実施例について、図
２（ａ），（ｂ）を参照して説明する。
２（ａ），（ｂ）を参照して説明する。
【００１６】はじめに図２（ａ）に示すように、シリコ
ン基板１に形成されたアルミ配線５上にＣＶＤ法により
層間窒化膜６を形成したのち、段差を平坦化するためＳ
ＯＧ塗布法により酸化シリコン膜７を形成する。
ン基板１に形成されたアルミ配線５上にＣＶＤ法により
層間窒化膜６を形成したのち、段差を平坦化するためＳ
ＯＧ塗布法により酸化シリコン膜７を形成する。
【００１７】つぎに図２（ｂ）に示すように、第１の実
施例と同様の条件でプラズマエッチングすることによ
り、酸化シリコン膜７をエッチバックする。
施例と同様の条件でプラズマエッチングすることによ
り、酸化シリコン膜７をエッチバックする。
【００１８】その結果、層間容量増加の原因になる層間
窒化膜６の膜減りがないエッチングが可能になった。
窒化膜６の膜減りがないエッチングが可能になった。
【００１９】
【発明の効果】酸化シリコン膜をエッチングする際に、
窒化シリコン膜に対して大きな選択比を得ることができ
た。そのため従来のドライエッチングでは不可能であっ
た工程をドライ化でき、ウェーハ内全面にわたって均一
にエッチングすることができるようになった。
窒化シリコン膜に対して大きな選択比を得ることができ
た。そのため従来のドライエッチングでは不可能であっ
た工程をドライ化でき、ウェーハ内全面にわたって均一
にエッチングすることができるようになった。
【図１】本発明の第１の実施例を示す断面図である。
【図２】本発明の第２の実施例を示す断面図である。
【図３】従来技術による半導体装置の製造方法を示す断
面図である。
面図である。
１ シリコン基板 ２ 側壁酸化シリコン膜 ３ 窒化シリコン膜 ４ 埋設酸化シリコン膜 ５ アルミ配線 ６ 層間窒化シリコン膜 ７ 塗布酸化シリコン膜
Claims (1)
- 【請求項１】 平行平板型プラスマエッチング装置のエ
ッチング条件で全圧を２５０〜３５０Ｐａとし、Ｏ2 分
圧を１０％以下とし、ＣＨＦ3 分圧を５０％以上とし、
半導体基板に接しているターゲット温度を１０℃以下と
して前記半導体基板上に形成された窒化シリコン膜をほ
とんどエッチングすることなく、前記半導体基板上に形
成された酸化シリコン膜をエッチングする工程を含む半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7347691A JP2663739B2 (ja) | 1991-04-08 | 1991-04-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7347691A JP2663739B2 (ja) | 1991-04-08 | 1991-04-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04309221A JPH04309221A (ja) | 1992-10-30 |
| JP2663739B2 true JP2663739B2 (ja) | 1997-10-15 |
Family
ID=13519370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7347691A Expired - Fee Related JP2663739B2 (ja) | 1991-04-08 | 1991-04-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2663739B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69508273T2 (de) | 1994-11-18 | 1999-11-04 | Advanced Micro Devices Inc | Verfahren zum ätzen von siliziumnitrid mit verstärkung der kritischen abmessung |
| KR100338767B1 (ko) * | 1999-10-12 | 2002-05-30 | 윤종용 | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 |
| KR100650835B1 (ko) * | 2004-10-29 | 2006-11-27 | 에스티마이크로일렉트로닉스 엔.브이. | 반도체 소자의 소자분리막 형성방법 |
-
1991
- 1991-04-08 JP JP7347691A patent/JP2663739B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04309221A (ja) | 1992-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3360350B2 (ja) | 表面平坦化法 | |
| JP3252780B2 (ja) | シリコン層のエッチング方法 | |
| USRE38363E1 (en) | Method of forming trench isolation having polishing step and method of manufacturing semiconductor device | |
| JPH0642482B2 (ja) | 半導体装置の製造方法 | |
| JPH08148470A (ja) | 半導体装置の製造方法 | |
| US6159822A (en) | Self-planarized shallow trench isolation | |
| US5783482A (en) | Method to prevent oxide peeling induced by sog etchback on the wafer edge | |
| JP2663739B2 (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPH09321024A (ja) | 半導体装置の製造方法 | |
| KR100650902B1 (ko) | 반도체 금속 배선 및 그 제조방법 | |
| JPH03152925A (ja) | 半導体装置の製造方法 | |
| JP2978587B2 (ja) | ドライエッチング方法 | |
| KR100576439B1 (ko) | 반도체 소자의 식각 챔버 클리닝 방법 | |
| JPH0220141B2 (ja) | ||
| JPS61256727A (ja) | ドライエツチング方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| US7051454B2 (en) | Method for etching a metal layer in a semiconductor device | |
| JP3260397B2 (ja) | 凹凸形状を有する多結晶Ｓｉのエッチバック方法 | |
| JPH0399437A (ja) | 層間絶縁膜の形成方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JP3291387B2 (ja) | 半導体装置の製造方法 | |
| KR980005374A (ko) | 반도체 소자의 제조방법 | |
| JPH01207931A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970520 |
|
| LAPS | Cancellation because of no payment of annual fees |