JPH03152925A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03152925A
JPH03152925A JP29204589A JP29204589A JPH03152925A JP H03152925 A JPH03152925 A JP H03152925A JP 29204589 A JP29204589 A JP 29204589A JP 29204589 A JP29204589 A JP 29204589A JP H03152925 A JPH03152925 A JP H03152925A
Authority
JP
Japan
Prior art keywords
film
silicon oxide
oxide film
silica
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29204589A
Other languages
English (en)
Inventor
Kazuhiko Katami
形見 和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP29204589A priority Critical patent/JPH03152925A/ja
Publication of JPH03152925A publication Critical patent/JPH03152925A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体基板上に形成される絶縁膜の平坦化方
法に関するものである。
[従来の技術] 従来の半導体装置では9層間絶縁膜は気相成長法により
酸化珪素膜を形成するのみであり、形成された酸化珪素
膜の被覆性が乏しく酸化珪素膜表面には急峻な凹凸が存
在し、酸化珪素膜上に配線を形成しようとする場合等に
は若干の問題はあるものの、工程が簡略であるために、
集積度の低い半導体装置等においては多く用いられてき
たが。
集積度の高い半導体装置を製造しようとする場合には、
絶縁膜表面の凹凸が問題となり、これらの凹凸を平坦化
する事が要求されるようになってきた。
この要求を満たす比較的簡便な平坦化の方法として、酸
化珪素膜上に回転塗布によりシリカ膜を形成した後に、
シリカ膜と酸化珪素膜をエッチバックし酸化珪素膜表面
を平坦にする技術があり。
この技術が比較的多く用いられるようになってきていた
[発明が解決しようとする課題及び目的]しかしながら
、前述の技術による平坦化では。
エッチバックした際の終点の判定が不可能であるために
、形成した酸化珪素膜やシリカ膜の膜厚が変動したり、
エツチング速度が変動したりした場合には、最終的に絶
縁膜として機能すべき酸化珪素膜の膜厚が厚くなったり
、薄くなったりして接触不良や絶縁不良をひき起こす場
合があった。
第3図(a)〜(c)に従来の半導体装置の工程断面図
を示すが5例えば、一定の時間エッチバックを行い、そ
のときのシリカ膜及び酸化珪素膜のエツチング速度が想
定していたものより小さかった場合には、第3図(C)
に示したように絶縁膜全体の膜厚が厚くなり、しかも酸
化珪素膜上に部分的にシ1ツカ膜が残ってしまうので、
シリコン基板上に形成されているトランジスターの特性
を劣化させたり上層に配線を形成する場合に配線層との
密着性を劣化させたりすることがあった。
そこで本発明はこのような課題を解決するもので、その
目的とするところは、酸化珪素膜とシリカ膜の間に窒化
珪素膜を形成しておくことによりエッチバックのときの
終点判定を的確に行い、平坦化され、しかも適当な膜厚
の絶縁膜を形成するところにある。
[課題を解決するための手段] 本発明は、半導体基板上方に形成された表面に凹凸を有
する酸化珪素膜上に、窒素を含有する絶縁膜を形成する
工程。
前記窒素を含有する絶縁膜上にシリカ膜を凹部分では厚
く、凸部分では薄く形成することにより。
表面を平坦化する工程。
前記シリカ膜、前記窒素を含有する絶縁膜、前記酸化珪
素膜をそれぞれが互いに等しいエツチング速度でエツチ
ングし、前記シリカ膜、前記窒素を含有する絶縁膜を完
全に除去するとともに、前記酸化珪素膜の表面を平坦化
する工程。
を有することを特徴とする。
[作用] 本発明の上記の構成によれば、シリカ膜と窒化珪素膜を
エッチバック材として用いて酸化珪素膜をエッチバック
すれば、窒化珪素膜がエツチングされている間はプラズ
マ中に窒素が含まれているので、窒素の発光スペクトル
強度の変化をモニターすることで窒化珪素膜の終点、即
ちエッチバックによる平坦化の終点の判定が行えるよう
になる。
[実施例] 本発明の実施例を示す工程断面図を第1図(a)〜(d
)に示す。なお9本実施例は2層の金属配線層を有する
半導体装置における1層目の金属配線と2層目の金属配
線を互いに絶縁する層間絶縁膜を平坦化する場合を例に
しており、101はシリコン基板、102は酸化珪素膜
、103はアルミニウム配線、104は酸化珪素膜、1
05は窒化珪素膜、106はシリカ膜を示している。
まず最初に、第1図(a)のように、シリコン基板10
1上方のアルミニウム配線103を含む第1の酸化珪素
膜102上に、シランと酸素を反応ガスとして用いた化
学気相成長法により第2の酸化珪素膜104を5000
人形成する。このとき、第2の酸化珪素膜104表面に
はその下層のアルミニウム配線103の有無により凹凸
が存在している。
次に、第1図(b)のように、第2の酸化珪素膜104
上に、シランとアンモニアを反応ガスとして用いた化学
気相成長法により窒化珪素膜105を500人形成する
次に、第1図(C)のように、シリコン基板を回転させ
ながらシラノールとアルコールを主成分とする溶液を滴
下した後に、窒素雰囲気で800”C,,30分の熱処
理をし、有機成分を揮発させるとともにシラノールを重
合させることにより、窒化珪素!+! 105上に凹部
分には厚く、凸部分には薄くシリカ膜】06を形成する
。シリカ膜の膜厚は凹部分で4000人、凸部分で50
0Aである。
このとき、シリカ膜106表面はほぼ平坦になっている
次に、第1図(d)のように、シリカ膜106゜窒化珪
素膜105.および第2の酸化珪素膜104をそれぞれ
の膜の互いに等しいエツチング速度がドライエツチング
する。このときのエツチング条件は三弗化メタン]、7
0sccm、 酸素30sCCmで、圧力8 P a、
  高周波電力800Wであり、各々の膜のエツチング
速度は約500人/mi nを得た。エツチングはシリ
カ膜106及び窒化珪素膜105が完全になくなるまで
行なう。このとき、窒化珪素膜105が完全になくなっ
たかどうかはプラズマ中の窒素の発光スペクトルである
336nmの波長の光の強度変化をモニターすることで
判断できる。
この過程におけるプラズマ中の336nmの波長の強度
変化は第2図のようになる。すなわち。
t8でエツチングを開始しt6〜t1の間にシリカ膜1
06のみをエツチングしている。j+で凸部分の窒化珪
素膜1.05が露出し、窒化珪素膜105がエツチング
され始めるのでプラズマ中に窒素が含まれるようになる
ので発光強度は急激に強くなる。
t1〜t2の間と凸部分の窒化珪素膜をエツチングして
いる。t2〜t3の間は第2の酸化膜側壁に形成されて
いる窒化珪素膜をエツチングしており。
被エツチング面積も減少しているので発光強度も若干小
さくなっている。t3で凹部分に形成されている窒化珪
素膜105が露出し始め、t3〜t4の間に凹部分に形
成されている窒化珪素膜105をエツチングするので、
この間発光強度はt1〜t3と同じレベルに強くなる。
t4で最終的に窒化珪素j!105がエツチング除去さ
れるために1発光強度のレベルは急激に小さくなる。こ
の時点で酸化珪素膜104表面は平坦になっているが、
さらに。
t4〜t5の間エツチングを追加し窒化珪素膜105の
残りが完全になくなるようにする。t3〜t4の間の発
光強度のレベルとt4〜t5の間の発光強度のレベルで
は明確な差があるので、平坦になったかどうかの判定が
的確におこなえ、残りの酸化珪素膜の膜厚がエツチング
のし過ぎで薄くなりすぎたり、また逆にエツチング不足
で厚くなりすぎたりすることはない。
以上のようにして1表面が平坦で最適な膜厚の絶縁膜を
再現性よく形成できるのである。
なお1本実施例では、窒素を含有する絶縁膜として窒化
珪素膜を用いているが、酸化窒化珪素膜(オキシナイト
ライド膜)を用いても同様の効果が得られる。
[発明の効果] 以上述べたように1本発明によれば1表面が平坦で任意
の膜厚の絶縁膜を再現性よく形成できるようになり、集
積度の高い半導体装置でも高歩留まりでしかも高信頼性
を維持したまま製造できるようになった。
第2図は、ドライエツチングにより平坦化を行なってい
るときの窒素に起因するスペクトル(波長=336nm
)の発光強度の経時変化を示すグラフ図。
第3図(a)〜(C)は、従来の半導体装置の製造方法
を示す工程断面図。
101゜ 102゜ 103゜ 104゜ 105゜  061 01 02 03 04 06 シリコン基板 酸化珪素膜 アルミニウム配線 酸化珪素膜 窒化珪素膜 シリカ膜 以上
【図面の簡単な説明】
第1図(a)〜(d)は5本発明の実施例における半導
体装置の製造方法を示す主要工程断面図。

Claims (1)

  1. 【特許請求の範囲】  半導体基板上方に形成された表面に凹凸を有する酸化
    珪素膜上に、窒素を含有する絶縁膜を形成する工程、 前記窒素を含有する絶縁膜上にシリカ膜を凹部分では厚
    く、凸部分では薄く形成することにより、表面を平坦化
    する工程、 前記シリカ膜、前記窒素を含有する絶縁膜、前記酸化珪
    素膜をそれぞれが互いに等しいエッチング速度でエッチ
    ングし、前記シリカ膜、前記窒素を含有する絶縁膜を完
    全に除去するとともに、前記酸化珪素膜の表面を平坦化
    する工程、 を有することを特徴とする半導体装置の製造方法。
JP29204589A 1989-11-09 1989-11-09 半導体装置の製造方法 Pending JPH03152925A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29204589A JPH03152925A (ja) 1989-11-09 1989-11-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29204589A JPH03152925A (ja) 1989-11-09 1989-11-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03152925A true JPH03152925A (ja) 1991-06-28

Family

ID=17776825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29204589A Pending JPH03152925A (ja) 1989-11-09 1989-11-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03152925A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020006735A (ko) * 2000-07-13 2002-01-26 이형도 미세 디바이스의 표면처리물질 및 표면처리방법
WO2009098778A1 (ja) * 2008-02-08 2009-08-13 Unisantis Electronics (Japan) Ltd. 半導体の製造方法
US8026141B2 (en) 2008-02-08 2011-09-27 Unisantis Electronics (Japan) Ltd. Method of producing semiconductor
JP5258121B2 (ja) * 2008-02-08 2013-08-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020006735A (ko) * 2000-07-13 2002-01-26 이형도 미세 디바이스의 표면처리물질 및 표면처리방법
WO2009098778A1 (ja) * 2008-02-08 2009-08-13 Unisantis Electronics (Japan) Ltd. 半導体の製造方法
WO2009099232A1 (ja) * 2008-02-08 2009-08-13 Unisantis Electronics (Japan) Ltd. 半導体の製造方法
EP2242108A1 (en) * 2008-02-08 2010-10-20 Unisantis Electronics (Japan) Ltd. Semiconductor manufacturing method
US8026141B2 (en) 2008-02-08 2011-09-27 Unisantis Electronics (Japan) Ltd. Method of producing semiconductor
EP2242108A4 (en) * 2008-02-08 2012-04-25 Unisantis Elect Singapore Pte METHOD FOR PRODUCING A SEMICONDUCTOR
JP5258121B2 (ja) * 2008-02-08 2013-08-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体の製造方法

Similar Documents

Publication Publication Date Title
US9852916B2 (en) Single platform, multiple cycle spacer deposition and etch
US5489553A (en) HF vapor surface treatment for the 03 teos gap filling deposition
US4732658A (en) Planarization of silicon semiconductor devices
US5635425A (en) In-situ N2 plasma treatment for PE TEOS oxide deposition
US6235653B1 (en) Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer
US5681425A (en) Teos plasma protection technology
US5858882A (en) In-situ low wafer temperature oxidized gas plasma surface treatment process
US5940734A (en) Method of fabricating a wiring on a planarized surface
US6020265A (en) Method for forming a planar intermetal dielectric layer
JPH03152925A (ja) 半導体装置の製造方法
TW473829B (en) An improved method of depositing a conformal h-rich Si3N4 layer onto a patterned structure
JP2716156B2 (ja) 半導体装置の製造方法
JPH09153487A (ja) 半導体装置の製造方法
JPH07135247A (ja) 半導体装置の製造方法
JPH08130248A (ja) 膜の形成方法及び半導体装置の製造方法
KR19980077341A (ko) 반도체소자의 소자분리막 형성방법
JPH06244150A (ja) エッチング終点検出方法
JPH07115132A (ja) 半導体装置の製造方法
JPH0837187A (ja) 半導体装置及び半導体装置の製造方法
JPH0273652A (ja) 半導体装置の製造方法
KR900005344B1 (ko) 반도체 기판의 평탄화 방법
JPS61232636A (ja) 半導体装置の製造方法
JPH07226438A (ja) 半導体装置の製造方法
JPH02254741A (ja) 多層配線の製法
JPH0383342A (ja) 平坦化方法