JP5258121B2 - 半導体の製造方法 - Google Patents
半導体の製造方法 Download PDFInfo
- Publication number
- JP5258121B2 JP5258121B2 JP2009552563A JP2009552563A JP5258121B2 JP 5258121 B2 JP5258121 B2 JP 5258121B2 JP 2009552563 A JP2009552563 A JP 2009552563A JP 2009552563 A JP2009552563 A JP 2009552563A JP 5258121 B2 JP5258121 B2 JP 5258121B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate conductor
- etching
- conductive film
- columnar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 239000004020 conductor Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 55
- 238000005530 etching Methods 0.000 claims description 54
- 238000009792 diffusion process Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 17
- 230000001681 protective effect Effects 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 99
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 61
- 229910052710 silicon Inorganic materials 0.000 description 61
- 239000010703 silicon Substances 0.000 description 61
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 15
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 15
- 238000001312 dry etching Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000012544 monitoring process Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は半導体装置の製造方法に関し、特に柱状半導体層を有し、その側壁をチャネル領域とし、ゲート電極がチャネル領域を取り囲むように形成された縦型ＭＯＳトランジスタであるＳＧＴ（Ｓｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ）の製造方法に関する。
半導体装置の高集積化や高性能化を実現するため、半導体基板の表面に柱状半導体層を形成し、その側壁に柱状半導体層を取り囲むように形成されたゲートを有する縦型ゲートトランジスタであるＳＧＴ（Ｓｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ）が提案された（例えば、特許文献１：特開平２−１８８９６６）。ＳＧＴではドレイン、ゲート、ソースが垂直方向に配置されるため、従来のプレーナー型トランジスタに比べて占有面積を大幅に縮小することができる。
特許文献１のＳＧＴを用いて構成されたＣＭＯＳインバーターの平面図を図２０（ａ）に、図２０（ａ）の平面図におけるＡ−Ａ’のカットラインの断面構造を図２０（ｂ）に示す。
図２０（ａ）、（ｂ）より、Ｓｉ基板３０１上にＮウェル３０２およびＰウェル３０３が形成され、Ｓｉ基板表面にはＮウェル領域にＰＭＯＳを形成する柱状シリコン層３０５が形成され、Ｐウェル領域にＮＭＯＳを形成する柱状シリコン層３０６が形成され、それぞれの柱状シリコン層を取り囲むようにゲート３０８が形成される。ＰＭＯＳを形成する柱状半導体の下部に形成されるＰ＋ドレイン拡散層３１０およびＮＭＯＳを形成する柱状半導体の下部に形成されるＮ＋ドレイン拡散層３１２は出力端子Ｖｏｕｔに接続され、ＰＭＯＳを形成する柱状シリコン層上部に形成されるソース拡散層３０９は電源電位Ｖｃｃに接続され、ＮＭＯＳを形成する柱状シリコン層上部に形成されるソース拡散層３１１は接地電位Ｖｓｓに接続され、ＰＭＯＳとＮＭＯＳの共通のゲート３０８は入力端子Ｖｉｎに接続されることによりＣＭＯＳインバーターを形成する。
図２０（ａ）、（ｂ）より、Ｓｉ基板３０１上にＮウェル３０２およびＰウェル３０３が形成され、Ｓｉ基板表面にはＮウェル領域にＰＭＯＳを形成する柱状シリコン層３０５が形成され、Ｐウェル領域にＮＭＯＳを形成する柱状シリコン層３０６が形成され、それぞれの柱状シリコン層を取り囲むようにゲート３０８が形成される。ＰＭＯＳを形成する柱状半導体の下部に形成されるＰ＋ドレイン拡散層３１０およびＮＭＯＳを形成する柱状半導体の下部に形成されるＮ＋ドレイン拡散層３１２は出力端子Ｖｏｕｔに接続され、ＰＭＯＳを形成する柱状シリコン層上部に形成されるソース拡散層３０９は電源電位Ｖｃｃに接続され、ＮＭＯＳを形成する柱状シリコン層上部に形成されるソース拡散層３１１は接地電位Ｖｓｓに接続され、ＰＭＯＳとＮＭＯＳの共通のゲート３０８は入力端子Ｖｉｎに接続されることによりＣＭＯＳインバーターを形成する。
ＳＧＴの製造方法の一例として非特許文献１にプロセスフローが示されている。非特許文献１のＳＧＴの柱状シリコン層およびゲート電極形成プロセスフローの概要を図２１に示す。以下にこのプロセスフローについて説明する。図２１（ａ）に示したシリコン基板を用いて、図２１（ｂ）に示すように、シリコン基板４０２をエッチングすることにより、柱状シリコン層４０３を形成する。図２１（ｃ）に示すように、ゲート絶縁膜４０４を成膜する。図２１（ｄ）に示すように、ゲート導電膜４０５を成膜する。図２１（ｅ）に示すように、ゲート導電膜４０５および柱状シリコン層上部のゲート絶縁膜４０４をＣＭＰにて研磨する。図２１（ｆ）に示すように、ゲート導電膜４０５をエッチバックして、所望のゲート長になるように柱状シリコン層を囲むゲート導電膜４０５を加工する。図２１（ｇ）に示すように、リソグラフィーによりゲート配線パターンのレジスト４０５を形成する。図２１（ｈ）に示すように、ゲート導電膜４０５をエッチングして、ゲート電極およびゲート配線を形成する。
しかしながら、図２１に示したＳＧＴの製造方法においては、以下のような問題がある。
第１に、上記プロセスフローにおいては、柱状シリコン層のドライエッチングはプラズマ発光強度の変動をモニターすることによる終点検出方法を用いることができないため時間指定のエッチング条件を用いないといけない。この場合、柱状シリコン層の高さは作業時の装置のエッチングレートの影響をそのまま受けることになるので非常に大きく変動することになる。ＳＧＴにおいては、柱状シリコン層の高さの変動はそのままチャネル長の変動に影響するため、トランジスタ特性の変動が非常に大きくなってしまう。
第２に、上記プロセスフローにおいては、ゲート電極のドライエッチングについてもプラズマ発光強度の変動をモニターすることによる終点検出方法を用いることができないため時間指定のエッチング条件を用いないといけない。この場合、ゲート長は作業時の装置のエッチングレートの影響をそのまま受けることになるので非常に大きく変動することになる。ゲート長が変動すれば、当然トランジスタ特性の変動が非常に大きくなってしまう。
したがって、上記のＳＧＴの製造方法においては、柱状半導体層の高さやゲート長は作業時のエッチングレートの影響を大きく受けるため、ウェハー毎、ロット毎のトランジスタ特性の変動を小さく抑えることは非常に困難である。
第１に、上記プロセスフローにおいては、柱状シリコン層のドライエッチングはプラズマ発光強度の変動をモニターすることによる終点検出方法を用いることができないため時間指定のエッチング条件を用いないといけない。この場合、柱状シリコン層の高さは作業時の装置のエッチングレートの影響をそのまま受けることになるので非常に大きく変動することになる。ＳＧＴにおいては、柱状シリコン層の高さの変動はそのままチャネル長の変動に影響するため、トランジスタ特性の変動が非常に大きくなってしまう。
第２に、上記プロセスフローにおいては、ゲート電極のドライエッチングについてもプラズマ発光強度の変動をモニターすることによる終点検出方法を用いることができないため時間指定のエッチング条件を用いないといけない。この場合、ゲート長は作業時の装置のエッチングレートの影響をそのまま受けることになるので非常に大きく変動することになる。ゲート長が変動すれば、当然トランジスタ特性の変動が非常に大きくなってしまう。
したがって、上記のＳＧＴの製造方法においては、柱状半導体層の高さやゲート長は作業時のエッチングレートの影響を大きく受けるため、ウェハー毎、ロット毎のトランジスタ特性の変動を小さく抑えることは非常に困難である。
本発明は上記の事情を鑑みてなされたもので、柱状半導体層を形成するためのドライエッチング及びゲート長の決めるためのドライエッチングにおいてプラズマ発光をモニターすることによる終点検出方法を用いることにより、柱状半導体層の高さ及びゲート長を安定して製造することを目的とする。
柱状半導体層の高さを安定させて半導体装置を製造するために、本発明によれば、ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
半導体基板上に第1の保護膜が配置され、前記第1の保護膜の上に第1の保護膜とは異なるプラズマ発光特性を有する第２の保護膜が配置され、前記第1の保護膜及び前記第２の保護膜は半導体基板上に柱状にパターニングされており、
前記第１の保護膜及び前記第２の保護膜をマスクとして、前記半導体基板をエッチングし、前記半導体基板の一部を柱状半導体層として形成し、
前記エッチング時に、前記第２の保護膜から生じるプラズマ発光強度をモニターし、前記第２の保護膜のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、前記柱状半導体層のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法が提供される。
また、本発明の好ましい態様では、前記半導体装置の製造方法において、前記第２の保護膜はポリシリコンまたはアモルファスシリコンである。
また、ゲート長を安定させて半導体装置を製造するために、本発明によれば、ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
半導体基板の表面に柱状半導体層が配置され、前記半導体基板及び前記柱状半導体層の表面に絶縁膜が配置されており、
前記方法は、
前記絶縁膜の表面を覆うように第1のゲート導電体を成膜する工程と、
前記第1のゲート導電体の表面に前記第1のゲート導電体とは異なるプラズマ発光特性を有する第２のゲート導電体を成膜する工程と、
前記第１のゲート導電体及び前記第２のゲート導電体の上部を平坦化する工程と、
第１のゲート導電体及び第２のゲート導電体を異方的にエッチングする工程を含み、
前記エッチング時に第２のゲート導電膜から生じるプラズマ発光強度をモニターし、前記第２のゲート導電体のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、ゲート導電体のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法が提供される。
また、ゲート長を安定させて半導体装置を製造するために、本発明の別の方法によれば、ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
半導体基板の表面に柱状半導体層が配置され、前記半導体基板及び前記柱状半導体層の表面に絶縁膜が配置されており、
前記方法は、
前記絶縁膜の表面を覆うように第1のゲート導電体を成膜する工程と、
前記第1のゲート導電体の表面に前記第1のゲート導電体とは異なるプラズマ発光特性を有する第２のゲート導電体を成膜する工程と、
前記第２のゲート導電体の表面に前記第２のゲート導電体とは異なるプラズマ発光特性を有する第３のゲート導電体を成膜する工程と、
前記第１のゲート導電体、前記第２のゲート導電体及び前記第３のゲート導電体の上部を平坦化する工程と、
前記第１のゲート導電体、前記第２のゲート導電体及び前記第３のゲート導電体を異方的にエッチングする工程とを含み、
前記第２のゲート導電体は、前記第1のゲート導電体及び前記第３のゲート導電体より薄く成膜されており、前記エッチング時に前記第２のゲート導電膜から生じるプラズマ発光強度をモニターして、前記第２のゲート導電膜のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、ゲート導電体のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法が提供される。
また、本発明の好ましい態様では、前記半導体装置の製造方法において、前記第１のゲート導電膜と第３のゲート導電膜が同一の膜で形成される。
また、本発明の別の好ましい態様では、前記柱状半導体層の上部には第３の保護膜が形成される。
半導体基板上に第1の保護膜が配置され、前記第1の保護膜の上に第1の保護膜とは異なるプラズマ発光特性を有する第２の保護膜が配置され、前記第1の保護膜及び前記第２の保護膜は半導体基板上に柱状にパターニングされており、
前記第１の保護膜及び前記第２の保護膜をマスクとして、前記半導体基板をエッチングし、前記半導体基板の一部を柱状半導体層として形成し、
前記エッチング時に、前記第２の保護膜から生じるプラズマ発光強度をモニターし、前記第２の保護膜のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、前記柱状半導体層のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法が提供される。
また、本発明の好ましい態様では、前記半導体装置の製造方法において、前記第２の保護膜はポリシリコンまたはアモルファスシリコンである。
また、ゲート長を安定させて半導体装置を製造するために、本発明によれば、ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
半導体基板の表面に柱状半導体層が配置され、前記半導体基板及び前記柱状半導体層の表面に絶縁膜が配置されており、
前記方法は、
前記絶縁膜の表面を覆うように第1のゲート導電体を成膜する工程と、
前記第1のゲート導電体の表面に前記第1のゲート導電体とは異なるプラズマ発光特性を有する第２のゲート導電体を成膜する工程と、
前記第１のゲート導電体及び前記第２のゲート導電体の上部を平坦化する工程と、
第１のゲート導電体及び第２のゲート導電体を異方的にエッチングする工程を含み、
前記エッチング時に第２のゲート導電膜から生じるプラズマ発光強度をモニターし、前記第２のゲート導電体のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、ゲート導電体のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法が提供される。
また、ゲート長を安定させて半導体装置を製造するために、本発明の別の方法によれば、ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
半導体基板の表面に柱状半導体層が配置され、前記半導体基板及び前記柱状半導体層の表面に絶縁膜が配置されており、
前記方法は、
前記絶縁膜の表面を覆うように第1のゲート導電体を成膜する工程と、
前記第1のゲート導電体の表面に前記第1のゲート導電体とは異なるプラズマ発光特性を有する第２のゲート導電体を成膜する工程と、
前記第２のゲート導電体の表面に前記第２のゲート導電体とは異なるプラズマ発光特性を有する第３のゲート導電体を成膜する工程と、
前記第１のゲート導電体、前記第２のゲート導電体及び前記第３のゲート導電体の上部を平坦化する工程と、
前記第１のゲート導電体、前記第２のゲート導電体及び前記第３のゲート導電体を異方的にエッチングする工程とを含み、
前記第２のゲート導電体は、前記第1のゲート導電体及び前記第３のゲート導電体より薄く成膜されており、前記エッチング時に前記第２のゲート導電膜から生じるプラズマ発光強度をモニターして、前記第２のゲート導電膜のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、ゲート導電体のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法が提供される。
また、本発明の好ましい態様では、前記半導体装置の製造方法において、前記第１のゲート導電膜と第３のゲート導電膜が同一の膜で形成される。
また、本発明の別の好ましい態様では、前記柱状半導体層の上部には第３の保護膜が形成される。
〔発明の実施の形態〕
以下に、柱状シリコン層及びゲート電極のドライエッチングにおいてプラズマ発光強度をモニターすることによって、終点検出が可能なＳＧＴの製造方法を示す。
以下に、柱状シリコン層及びゲート電極のドライエッチングにおいてプラズマ発光強度をモニターすることによって、終点検出が可能なＳＧＴの製造方法を示す。
〔第１の実施の形態〕
本発明の第１の実施の形態においては、柱状シリコン層をドライエッチングにて形成するときに、プラズマ発光強度モニターによる終点検出方法を用いて正確に柱状シリコン層のエッチング量を制御する方法を提供する。
図１に本発明が対象とするＳＧＴの平面図（ａ）及びＡ−Ａ’における断面図（ｂ）を示す。以下に図１を参照して、本実施例に用いたＮＭＯＳ ＳＧＴについて説明する。
シリコン基板１０１上に柱状シリコン層１０２が形成され、柱状シリコン層１０２の周囲にゲート絶縁膜１０５およびゲート電極１０６aが形成されている。柱状シリコン層１０２の下部にはＮ＋ドレイン拡散層１０３が形成され、柱状シリコン層１０２の上部にはＮ＋ソース拡散層１０４が形成されている。Ｎ＋ドレイン拡散層１０３上にはコンタクト１０７が形成され、Ｎ＋ソース拡散層１０４上にはコンタクト１０８が形成され、ゲート電極１０６aより延在するゲート配線１０６ｂ上にはコンタクト１０９が形成されている。
Ｎ＋ソース拡散層１０４をＧＮＤ電位に接続し、Ｎ＋ドレイン拡散層１０３をＶｃｃ電位に接続し、ゲート電極１０６ａに０〜Ｖｃｃの電位を与えることにより上記ＳＧＴはトランジスタ動作を行う。なお、実際には上記のソース拡散層とドレイン拡散層は入れ替った状態で動作することもある。
本発明の第１の実施の形態においては、柱状シリコン層をドライエッチングにて形成するときに、プラズマ発光強度モニターによる終点検出方法を用いて正確に柱状シリコン層のエッチング量を制御する方法を提供する。
図１に本発明が対象とするＳＧＴの平面図（ａ）及びＡ−Ａ’における断面図（ｂ）を示す。以下に図１を参照して、本実施例に用いたＮＭＯＳ ＳＧＴについて説明する。
シリコン基板１０１上に柱状シリコン層１０２が形成され、柱状シリコン層１０２の周囲にゲート絶縁膜１０５およびゲート電極１０６aが形成されている。柱状シリコン層１０２の下部にはＮ＋ドレイン拡散層１０３が形成され、柱状シリコン層１０２の上部にはＮ＋ソース拡散層１０４が形成されている。Ｎ＋ドレイン拡散層１０３上にはコンタクト１０７が形成され、Ｎ＋ソース拡散層１０４上にはコンタクト１０８が形成され、ゲート電極１０６aより延在するゲート配線１０６ｂ上にはコンタクト１０９が形成されている。
Ｎ＋ソース拡散層１０４をＧＮＤ電位に接続し、Ｎ＋ドレイン拡散層１０３をＶｃｃ電位に接続し、ゲート電極１０６ａに０〜Ｖｃｃの電位を与えることにより上記ＳＧＴはトランジスタ動作を行う。なお、実際には上記のソース拡散層とドレイン拡散層は入れ替った状態で動作することもある。
図２から図５に上記の正確な柱状シリコン層のエッチングを可能にする製造方法の一例を示す。各図において（ａ）は平面図、（ｂ）はＡ−Ａ’の断面図を示している。
図２に示されるように、シリコン基板１０１上に、シリコン基板とハードマスクとの応力を緩和するためパッド酸化膜１１５を成膜し、続いて第１のハードマスクであるシリコン窒化膜１１０を成膜し、続いて第２のハードマスクであるシリコンゲルマニウム１１１を成膜する。
図３に示されるように、柱状シリコン層のマスクを用いてリソグラフィーによりレジストをパターニングし、ドライエッチングによりパッド酸化膜１１５、第１のハードマスク１１０及び第２のハードマスク１１１をパターニングする。
図４に示されるように、第１のハードマスク１１０及び第２のハードマスク１１１をマスクとして、柱状シリコン層１０２をドライエッチングにより形成する。図はエッチング中における構造を示している。エッチング中においては、シリコン基板をエッチングすることにより、柱状シリコン層が形成されるが、同時に、第２のハードマスク１１１であるシリコンゲルマニウムもほぼ同一のエッチングレートでエッチングされる。エッチングを進めていき、第２のハードマスクの一部がすべてエッチングされ始めると、ゲルマニウムからのプラズマ発光強度が減少するため、終点を検出することができる。図６（ａ）にゲルマニウムからのプラズマ発光特性の模式図を示す。図のＳｔａｒｔにおいて、エッチングが開始されると、ゲルマニウムからの発光強度が急激に強くなる。図のＡ１において、第２のハードマスクであるシリコンゲルマニウムがエッチングされ、残りが僅かとなると、ゲルマニウムからのプラズマ発光強度が減少し始める。この発光強度の減少をモニターすることによって、終点検出を行うことができる。また、柱状シリコン層と第２のハードマスクのエッチングレートが異なる場合においても、柱状シリコン層が所望の高さにエッチングされる前に第２のハードマスクにより終点が検出されれば問題ない。
第２のハードマスクがシリコンゲルマニウムではなく、ポリシリコンである場合にも同様の終点検出を行うことが可能である。この場合には、シリコンのプラズマ発光強度をモニターすることによって、終点検出することができる。このときのプラズマ発光特性の模式図を図６（ｂ）に示す。図のＳｔａｒｔにおいて、エッチングが開始されると、シリコンからの発光強度が急激に強くなる。図のＡ２において、第２のハードマスクのポリシリコンがエッチングされ、残りが僅かになると、エッチングされるシリコンの量が第２のハードマスクの分だけ減少するため、シリコンからのプラズマ発光強度もその分減少する。このシリコンからの発光強度の減少をモニターすることによって、終点検出を行うことができる。
図５に示されるように、ドライエッチング後においては、第２のハードマスクはすべてエッチングされており、柱状シリコン層１０２が形成される。また、柱状シリコン層１０２の上部は第１のハードマスク１１０によりエッチングから保護される。所望の高さの柱状シリコン層を得るためには、終点検出されてから作業時のエッチングレートを考慮して算出された特定の時間だけエッチングを続ければよい。
第２のハードマスクとしてシリコンゲルマニウム及びポリシリコンの場合を示したが、これ以外にも、上記の方法で終点検出が可能であれば、アモルファスシリコンなど他の膜でもよい。また、第１のハードマスクとしてシリコン窒化膜の場合を示したが、これ以外にも、エッチングから柱状シリコン層上部を保護できる膜であれば、他の膜でもよい。
〔第２の実施の形態〕
本発明の第２の実施の形態においては、ゲート電極をドライエッチングにて形成するときに、プラズマ発光強度モニターによる終点検出方法を用いて正確にゲート電極のエッチング量を制御する方法を提供する。本実施例においても、図１に示したＳＧＴの構造を用いる。
図７から図１４に上記の正確なゲート電極のエッチングを用いてＳＧＴを製造する方法の一例を示す。各図において（ａ）は平面図、（ｂ）はＡ−Ａ’の断面図を示している。
本発明の第２の実施の形態においては、ゲート電極をドライエッチングにて形成するときに、プラズマ発光強度モニターによる終点検出方法を用いて正確にゲート電極のエッチング量を制御する方法を提供する。本実施例においても、図１に示したＳＧＴの構造を用いる。
図７から図１４に上記の正確なゲート電極のエッチングを用いてＳＧＴを製造する方法の一例を示す。各図において（ａ）は平面図、（ｂ）はＡ−Ａ’の断面図を示している。
図７は、ゲート導電膜成膜前の形状を示す。柱状シリコン層下部の拡散層に不純物注入等によりＮ＋拡散層１０３を形成する。
図８に示されるように、ゲート絶縁膜１０５を成膜する。続いて、ゲート絶縁膜１０５を覆うように、第１のゲート導電膜１０６として例えばポリシリコンを所望のゲート長より厚い膜厚分だけ成膜する。続いて、第２のゲート導電膜１１２として例えばシリコンゲルマニウムを第1のゲート導電膜１０６を覆うように成膜する。このようにゲート絶縁膜１０５、第1のゲート導電膜１０６及び第２のゲート導電膜１１２を、柱状シリコン層１０２を埋め込むように順に成膜する。
図９に示されるように、ＣＭＰにより柱状シリコン層上部のゲート導電膜（１０６、１１２）およびゲート絶縁膜１０５を研磨し、ゲート導電膜の上面を平坦化する。ゲート導電膜の上部をＣＭＰによって平坦化することにより、ゲート導電膜の上部が平坦化されるためゲート長の制御が容易になる。ＣＭＰにおいては、柱状シリコン層上部の第１のハードマスク１１０をＣＭＰのストッパーとして使用する。第１のハードマスクとして、例えばシリコン窒化膜を用いることにより、ゲート導電膜との選択比を大きく取れるため、再現性よくＣＭＰ研磨量を制御することができる。
図１０に示されるように、ゲート導電膜(１０６、１１２)をエッチバックすることによりゲート長を決める。図はエッチング中における構造を示している。エッチング中においては、第１のゲート導電膜１０６であるポリシリコン及び第２のゲート導電膜１１２であるシリコンゲルマニウムは同一のレートでエッチングされることが望ましい。
エッチングを進めていき、第１のゲート導電膜１０６と第２のゲート導電膜１１２の垂直方向の境界部付近までエッチングが進行し、第２の導電膜１１２であるシリコンゲルマニウムが残り僅かとなってくると、ゲルマニウムからのプラズマ発光強度が減少し始めるため、終点を検出することができる。この場合も、図６（ａ）と同様のプラズマ発光特性を示す。上述のように、本発明に係るエッチングの終点検出は、第１のゲート導電膜１０６と第２の導電膜１１２の垂直方向の境界位置を検出するものである。
また、このときに柱状シリコン層上部の第１のハードマスク１１０により柱状シリコン層がエッチングから保護される。
エッチングを進めていき、第１のゲート導電膜１０６と第２のゲート導電膜１１２の垂直方向の境界部付近までエッチングが進行し、第２の導電膜１１２であるシリコンゲルマニウムが残り僅かとなってくると、ゲルマニウムからのプラズマ発光強度が減少し始めるため、終点を検出することができる。この場合も、図６（ａ）と同様のプラズマ発光特性を示す。上述のように、本発明に係るエッチングの終点検出は、第１のゲート導電膜１０６と第２の導電膜１１２の垂直方向の境界位置を検出するものである。
また、このときに柱状シリコン層上部の第１のハードマスク１１０により柱状シリコン層がエッチングから保護される。
なお、柱状シリコン層下部の拡散層と素子分離との間に段差が生じる場合には、第１のゲート導電膜１０６と第２の導電膜１１２の垂直方向の境界位置は複数個所存在することもある。この場合には、エンドポイント検出のアルゴリズムの設定を調整することにより、初めに露出する境界位置においてエンドポイントを検出することもできるし、その後に露出する境界位置においてエンドポイントを検出することもできる。
ゲート導電体が金属の場合には、第１の導電体として例えば窒化タンタルを用い、第２の導電体として例えば窒化チタンを用いることによって同様の終点検出を行うことができる。また、第２の導電体の代わりにシリコン酸化膜などの絶縁膜でも使用することも可能である。これ以外にも第1と第２の導電体のプラズマ発光特性が異なるように各々の導電体の材料を選定することにより、上記の方法で終点検出が可能であれば、他の膜でもよい。
図１１に示されるように、ドライエッチング後においては、柱状シリコン層を囲むゲート電極部の第２のゲート導電膜１１２はすべてエッチングされており、第１のゲート導電膜１０６によりゲート電極が形成される。したがって、ゲート導電膜１０６は最終的なゲート長より厚く成膜しておく必要がある。
図１２に示されるように、パッド酸化膜１１５及び第１のハードマスクをドライエッチまたはウェットエッチにより除去する。続いて、ゲート電極をパターニングすることにより、柱状シリコン層を囲むゲート電極とコンタクト等を形成するゲート配線を形成する。
図１３に示されるように、不純物注入等により柱状シリコン層上部の拡散層１０４を形成する。
図１４に示されるように、層間膜を成膜して、コンタクト（１０７、１０８、１０９）を形成することによりトランジスタが形成される。
〔第３の実施の形態〕
本発明の第３の実施の形態においては、ゲート電極をドライエッチングにて形成するときに、プラズマ発光強度モニターによる終点検出方法を用いて正確にゲート電極のエッチング量を制御する別の方法を提供する。本実施例においても、図１に示したＳＧＴの構造を用いる。
本発明の第３の実施の形態においては、ゲート電極をドライエッチングにて形成するときに、プラズマ発光強度モニターによる終点検出方法を用いて正確にゲート電極のエッチング量を制御する別の方法を提供する。本実施例においても、図１に示したＳＧＴの構造を用いる。
図１５にゲート導電膜成膜後の断面構造を示す。本実施例においては、ゲート導電膜は第１のゲート導電膜、第２のゲート導電膜及び第３のゲート導電膜よりなる。第１のゲート導電膜２０６として例えばポリシリコンを所望のゲート長より厚い膜厚分だけ成膜し、第２のゲート導電膜２１２として例えばシリコンゲルマニウムを第1のゲート導電膜２０６を覆うように薄く成膜し、第２のゲート導電膜より厚い第３のゲート導電膜２１３として例えばポリシリコンを第２のゲート導電膜２１２を覆うように成膜する。このように、第１のゲート導電膜２０６、第２のゲート導電膜２１２及び第３のゲート導電膜２１３を、柱状シリコン層２０２を埋め込むように順に成膜する。
図１６に示されるように、ＣＭＰにより柱状シリコン層上部のゲート導電膜およびゲート絶縁膜を研磨し、ゲート導電膜の上面を平坦化する。ゲート導電膜の上部をＣＭＰによって平坦化することにより、ゲート導電膜の上部が平坦化されるためゲート長の制御が容易になる。ＣＭＰにおいては、柱状シリコン層上部の第１のハードマスク２１０をＣＭＰのストッパーとして使用する。第１のハードマスク２１０として、例えばシリコン窒化膜を用いることにより、ゲート導電膜との選択比を大きく取れるため、再現性よくＣＭＰ研磨量を制御することができる。
図１７に示されるように、ゲート導電膜をエッチバックすることによりゲート長を決める。図はエッチング中における構造を示している。エッチング中においては、第１のゲート導電膜２０６であるポリシリコン、第２のゲート導電膜２１２であるシリコンゲルマニウム及び第３のゲート導電膜２１３であるポリシリコンは同一のレートでエッチングされることが望ましい。
エッチングを進めていき、第２の導電膜２１２であるシリコンゲルマニウムの少なくとも一部が表面に露出する時点で、ゲルマニウムからのプラズマ発光強度が増加し始めるため、終点を検出することができる。この場合のプラズマ発光特性の模式図を図１９に示す。図のＳｔａｒｔにおいて、エッチングが開始直後には第２のゲート導電膜２１２であるシリコンゲルマニウムからの発光は非常に弱い。シリコンゲルマニウムが表面に露出し始めると、発光強度が増加し始める。シリコンゲルマニウムがエッチングされ、残りが僅かとなると、プラズマ発光強度が再び減少する。図のＡ３における発光強度の増加をモニターすることによって、終点検出を行うことができる。
エッチングを進めていき、第２の導電膜２１２であるシリコンゲルマニウムの少なくとも一部が表面に露出する時点で、ゲルマニウムからのプラズマ発光強度が増加し始めるため、終点を検出することができる。この場合のプラズマ発光特性の模式図を図１９に示す。図のＳｔａｒｔにおいて、エッチングが開始直後には第２のゲート導電膜２１２であるシリコンゲルマニウムからの発光は非常に弱い。シリコンゲルマニウムが表面に露出し始めると、発光強度が増加し始める。シリコンゲルマニウムがエッチングされ、残りが僅かとなると、プラズマ発光強度が再び減少する。図のＡ３における発光強度の増加をモニターすることによって、終点検出を行うことができる。
なお、柱状シリコン層下部の拡散層と素子分離との間に段差が生じる場合には、第１のゲート導電膜１０６と第２の導電膜１１２の垂直方向の境界位置は複数個所存在することもある。この場合には、エンドポイント検出のアルゴリズムを設定を変更することにより、初めに露出する境界位置においてエンドポイントを検出することもできるし、その後に露出する境界位置においてエンドポイントを検出することもできる。
図１８に示されるように、ドライエッチング後においては、柱状シリコン層を囲むゲート電極部の第２のゲート導電膜及び第３のゲート導電膜はすべてエッチングされており、第１のゲート導電膜によりゲート電極が形成される。このとき、ゲート導電膜２０６は最終的なゲート長より厚く成膜しておく必要がある。
第２のゲート導電膜としてシリコンゲルマニウムの場合を示したが、第２の導電膜の代わりにシリコン酸化膜などの絶縁膜でも使用することができる。また、ゲート導電体が金属の場合には、第１のゲート導電膜として例えば窒化タンタルを用い、第２のゲート導電膜として例えば窒化チタンを用い、第３のゲート導電膜として窒化タンタルを用いることによって同様の終点検出を行うことができる。これ以外にも上記の方法でプラズマ発光特性を用いた終点検出が可能であれば、他の膜でもよい。
上記のように本発明の製造方法によれば、ＳＧＴにおける柱状半導体層及びゲート電極を形成するためのドライエッチングにおいて終点検出を用いてエッチング量を制御することが可能であるため、柱状半導体層の高さ及びゲート長を安定して製造することができる。この結果、安定した特性を持つＳＧＴを製造することができる。
１０１、２０１：シリコン基板
１０２、２０２：柱状シリコン層
１０３、２０３：下部の拡散層
１０４、２０４：上部の拡散層
１０５、２０５：ゲート絶縁膜
１０６、２０６：第１のゲート導電膜
１０６ａ：ゲート電極
１０６ｂ：ゲート配線
１０７、１０８、１０９：コンタクト
１１０、２１０：第１のハードマスク
１１１：第２のハードマスク
１１２、２１２：第２のゲート導電膜
１１５、２１５：パッド酸化膜
２１３：第３のゲート導電膜
３０１：シリコン基板
３０２：Ｎウェル
３０３：Ｐウェル
３０５：ＰＭＯＳ柱状シリコン層
３０６：ＮＭＯＳ柱状シリコン層
３０８：ゲート
３０９：Ｐ＋ソース拡散層
３１０：Ｐ＋ドレイン拡散層
３１１：Ｎ＋ソース拡散層
３１２：Ｎ＋ドレイン拡散層
４０２：シリコン基板
４０３：柱状シリコン層
４０４：ゲート絶縁膜
４０５：ゲート導電膜
４０６：レジスト
１０２、２０２：柱状シリコン層
１０３、２０３：下部の拡散層
１０４、２０４：上部の拡散層
１０５、２０５：ゲート絶縁膜
１０６、２０６：第１のゲート導電膜
１０６ａ：ゲート電極
１０６ｂ：ゲート配線
１０７、１０８、１０９：コンタクト
１１０、２１０：第１のハードマスク
１１１：第２のハードマスク
１１２、２１２：第２のゲート導電膜
１１５、２１５：パッド酸化膜
２１３：第３のゲート導電膜
３０１：シリコン基板
３０２：Ｎウェル
３０３：Ｐウェル
３０５：ＰＭＯＳ柱状シリコン層
３０６：ＮＭＯＳ柱状シリコン層
３０８：ゲート
３０９：Ｐ＋ソース拡散層
３１０：Ｐ＋ドレイン拡散層
３１１：Ｎ＋ソース拡散層
３１２：Ｎ＋ドレイン拡散層
４０２：シリコン基板
４０３：柱状シリコン層
４０４：ゲート絶縁膜
４０５：ゲート導電膜
４０６：レジスト
Claims (3)
- ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
半導体基板の表面に柱状半導体層が配置され、前記柱状半導体層上部に第３の保護膜が配置され、前記半導体基板及び前記柱状半導体層の表面に絶縁膜が配置されており、
前記方法は、
前記絶縁膜の表面を覆うように第１のゲート導電体を成膜する工程と、
前記第１のゲート導電体の表面に前記第１のゲート導電体とは異なるプラズマ発光特性を有する第２のゲート導電体を成膜する工程と、
前記第１のゲート導電体及び前記第２のゲート導電体の上部をＣＭＰにより平坦化し、第３の保護膜をＣＭＰのストッパーとして使用する工程と、
第１のゲート導電体及び第２のゲート導電体を異方的にエッチングする工程を含み、
前記エッチング時に第２のゲート導電膜から生じるプラズマ発光強度をモニターし、前記第２のゲート導電体のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、ゲート導電体のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法。 - ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
半導体基板の表面に柱状半導体層が配置され、前記柱状半導体層上部に第３の保護膜が配置され、前記半導体基板及び前記柱状半導体層の表面に絶縁膜が配置されており、
前記方法は、
前記絶縁膜の表面を覆うように第１のゲート導電体を成膜する工程と、
前記第１のゲート導電体の表面に前記第１のゲート導電体とは異なるプラズマ発光特性を有する第２のゲート導電体を成膜する工程と、
前記第２のゲート導電体の表面に前記第２のゲート導電体とは異なるプラズマ発光特性を有する第３のゲート導電体を成膜する工程と、
前記第１のゲート導電体、前記第２のゲート導電体及び前記第３のゲート導電体の上部をＣＭＰにより平坦化し、第３の保護膜をＣＭＰのストッパーとして使用する工程と、
前記第１のゲート導電体、前記第２のゲート導電体及び前記第３のゲート導電体を異方的にエッチングする工程とを含み、
前記第２のゲート導電体は、前記第１のゲート導電体及び前記第３のゲート導電体より薄く成膜されており、前記エッチング時に前記第２のゲート導電膜から生じるプラズマ発光強度をモニターして、前記第２のゲート導電膜のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、ゲート導電体のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法。 - 前記第１のゲート導電膜と第３のゲート導電膜が同一の膜で形成されていることを特徴する請求項４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009552563A JP5258121B2 (ja) | 2008-02-08 | 2009-02-09 | 半導体の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPPCT/JP2008/052150 | 2008-02-08 | ||
| PCT/JP2008/052150 WO2009098778A1 (ja) | 2008-02-08 | 2008-02-08 | 半導体の製造方法 |
| JP2009552563A JP5258121B2 (ja) | 2008-02-08 | 2009-02-09 | 半導体の製造方法 |
| PCT/JP2009/052144 WO2009099232A1 (ja) | 2008-02-08 | 2009-02-09 | 半導体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2009099232A1 JPWO2009099232A1 (ja) | 2011-06-02 |
| JP5258121B2 true JP5258121B2 (ja) | 2013-08-07 |
Family
ID=49053070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009552563A Active JP5258121B2 (ja) | 2008-02-08 | 2009-02-09 | 半導体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5258121B2 (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62296425A (ja) * | 1986-06-16 | 1987-12-23 | Nec Corp | エツチバツク平坦化方法 |
| JPS63192236A (ja) * | 1987-02-04 | 1988-08-09 | Matsushita Electric Ind Co Ltd | エツチング方法 |
| JPH03152925A (ja) * | 1989-11-09 | 1991-06-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH04370929A (ja) * | 1991-06-20 | 1992-12-24 | Sharp Corp | ドライエッチング方法 |
| JPH05291184A (ja) * | 1992-02-10 | 1993-11-05 | Toshiba Corp | 半導体装置の製造方法 |
| JPH07245291A (ja) * | 1994-03-03 | 1995-09-19 | Sony Corp | シリコン系基板のエッチング方法及びエッチング装置 |
| JPH10209128A (ja) * | 1997-01-23 | 1998-08-07 | Sony Corp | 平坦化終点検出方法 |
| JP2006310651A (ja) * | 2005-04-28 | 2006-11-09 | Toshiba Corp | 半導体装置の製造方法 |
-
2009
- 2009-02-09 JP JP2009552563A patent/JP5258121B2/ja active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62296425A (ja) * | 1986-06-16 | 1987-12-23 | Nec Corp | エツチバツク平坦化方法 |
| JPS63192236A (ja) * | 1987-02-04 | 1988-08-09 | Matsushita Electric Ind Co Ltd | エツチング方法 |
| JPH03152925A (ja) * | 1989-11-09 | 1991-06-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH04370929A (ja) * | 1991-06-20 | 1992-12-24 | Sharp Corp | ドライエッチング方法 |
| JPH05291184A (ja) * | 1992-02-10 | 1993-11-05 | Toshiba Corp | 半導体装置の製造方法 |
| JPH07245291A (ja) * | 1994-03-03 | 1995-09-19 | Sony Corp | シリコン系基板のエッチング方法及びエッチング装置 |
| JPH10209128A (ja) * | 1997-01-23 | 1998-08-07 | Sony Corp | 平坦化終点検出方法 |
| JP2006310651A (ja) * | 2005-04-28 | 2006-11-09 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2009099232A1 (ja) | 2011-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI524397B (zh) | 具有改善的閾値電壓表現的取代金屬閘極的積體電路及其製造方法 | |
| TWI415196B (zh) | 半導體裝置及其製造方法 | |
| JP4577592B2 (ja) | 半導体装置の製造方法 | |
| JP5356259B2 (ja) | 半導体装置の製造方法 | |
| TWI423345B (zh) | 半導體裝置之製造方法 | |
| JP2009027008A (ja) | 半導体装置およびその製造方法 | |
| US20100087017A1 (en) | Method of producing semiconductor device | |
| JP2008072032A (ja) | 半導体装置の製造方法 | |
| JP2007258330A (ja) | 半導体装置及びその製造方法 | |
| TWI446518B (zh) | 半導體裝置及其製造方法 | |
| JP2018046234A (ja) | 半導体装置の製造方法 | |
| US8026141B2 (en) | Method of producing semiconductor | |
| WO2009098778A1 (ja) | 半導体の製造方法 | |
| JP2019046874A (ja) | 半導体装置の製造方法 | |
| KR100826650B1 (ko) | 변형된 리세스채널 게이트를 갖는 반도체소자 및 그제조방법 | |
| KR101255411B1 (ko) | 반도체 장치의 제조방법 | |
| JP5258121B2 (ja) | 半導体の製造方法 | |
| JP4735876B2 (ja) | 半導体装置の製造方法 | |
| JP2010062565A6 (ja) | 半導体装置の製造方法 | |
| JP2006032648A (ja) | パターン形成方法を含む半導体装置の製造方法 | |
| TWI627749B (zh) | 半導體結構與半導體圖案結構 | |
| JP2007116042A (ja) | 半導体装置及びその製造方法 | |
| KR100444016B1 (ko) | 반도체 소자 형성방법 | |
| JP2008124061A (ja) | 半導体装置の製造方法 | |
| TW201513351A (zh) | ３維構造之ｍｏｓｆｅｔ及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110916 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110927 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130422 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5258121 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |