WO2009098778A1 - 半導体の製造方法 - Google Patents

半導体の製造方法 Download PDF

Info

Publication number
WO2009098778A1
WO2009098778A1 PCT/JP2008/052150 JP2008052150W WO2009098778A1 WO 2009098778 A1 WO2009098778 A1 WO 2009098778A1 JP 2008052150 W JP2008052150 W JP 2008052150W WO 2009098778 A1 WO2009098778 A1 WO 2009098778A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate
gate conductor
etching
conductive film
columnar
Prior art date
Application number
PCT/JP2008/052150
Other languages
English (en)
French (fr)
Inventor
Fujio Masuoka
Shintaro Arai
Original Assignee
Unisantis Electronics (Japan) Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics (Japan) Ltd. filed Critical Unisantis Electronics (Japan) Ltd.
Priority to PCT/JP2008/052150 priority Critical patent/WO2009098778A1/ja
Priority to TW098103615A priority patent/TW200939358A/zh
Priority to PCT/JP2009/052144 priority patent/WO2009099232A1/ja
Priority to JP2009552563A priority patent/JP5258121B2/ja
Priority to KR1020107019410A priority patent/KR101113821B1/ko
Priority to CN200980104433.9A priority patent/CN101939842B/zh
Priority to EP09707974A priority patent/EP2242108A4/en
Publication of WO2009098778A1 publication Critical patent/WO2009098778A1/ja
Priority to US12/703,980 priority patent/US8026141B2/en
Priority to US13/162,381 priority patent/US20110244602A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device, and more particularly, to an SGT (Surrounding Gate Gate Transistor) which is a vertical MOS transistor having a columnar semiconductor layer, a side wall of which is a channel region, and a gate electrode surrounding the channel region. It relates to a manufacturing method.
  • SGT Square Gate Gate Transistor
  • the P + drain diffusion layer 310 formed below the columnar semiconductor forming the PMOS and the N + drain diffusion layer 312 formed below the columnar semiconductor forming the NMOS are connected to the output terminal Vout, and the columnar silicon layer forming the PMOS.
  • the source diffusion layer 309 formed at the top is connected to the power supply potential Vcc
  • the source diffusion layer 311 formed at the top of the columnar silicon layer forming the NMOS is connected to the ground potential Vss
  • the common gate 308 of PMOS and NMOS is A CMOS inverter is formed by being connected to the input terminal Vin.
  • the gate conductive film 405 is etched back to process the gate conductive film 405 surrounding the columnar silicon layer so as to have a desired gate length.
  • a gate wiring pattern resist 405 is formed by lithography.
  • the gate conductive film 405 is etched to form a gate electrode and a gate wiring.
  • FIG. 1 shows a plan view (a) and a cross-sectional view (b) along AA ′ of an SGT targeted by the present invention.
  • the NMOS SGT used in this example will be described below with reference to FIG.
  • a columnar silicon layer 102 is formed on the silicon substrate 101, and a gate insulating film 105 and a gate electrode 106 a are formed around the columnar silicon layer 102.
  • An N + drain diffusion layer 103 is formed below the columnar silicon layer 102, and an N + source diffusion layer 104 is formed above the columnar silicon layer 102.
  • a contact 107 is formed on the N + drain diffusion layer 103, a contact 108 is formed on the N + source diffusion layer 104, and a contact 109 is formed on the gate wiring 106b extending from the gate electrode 106a.
  • the SGT performs transistor operation by connecting the N + source diffusion layer 104 to the GND potential, connecting the N + drain diffusion layer 103 to the Vcc potential, and applying a potential of 0 to Vcc to the gate electrode 106a.
  • the source diffusion layer and the drain diffusion layer may operate in a switched state.
  • a resist is patterned by lithography using a columnar silicon layer mask, and the pad oxide film 115, the first hard mask 110, and the second hard mask 111 are patterned by dry etching.
  • a gate insulating film 105 is formed.
  • polysilicon is formed as a first gate conductive film 106 by a thickness larger than a desired gate length so as to cover the gate insulating film 105.
  • silicon germanium is formed as the second gate conductive film 112 so as to cover the first gate conductive film 106.
  • the gate insulating film 105, the first gate conductive film 106, and the second gate conductive film 112 are sequentially formed so as to embed the columnar silicon layer 102.
  • FIG. 15 shows a cross-sectional structure after forming the gate conductive film.
  • the gate conductive film is composed of a first gate conductive film, a second gate conductive film, and a third gate conductive film.
  • the first gate conductive film 206 for example, polysilicon is deposited to a thickness larger than a desired gate length
  • the second gate conductive film 212 for example, silicon germanium is thinned so as to cover the first gate conductive film 206.
  • a third gate conductive film 213 thicker than the second gate conductive film is formed, for example, polysilicon so as to cover the second gate conductive film 212.
  • the first gate conductive film 206, the second gate conductive film 212, and the third gate conductive film 213 are sequentially formed so as to embed the columnar silicon layer 202.

Abstract

　従来のＳＧＴの製造方法においては、柱状半導体層及び電極を形成するためのドライエッチングにおいて終点検出を用いてエッチング量を制御することができないため、柱状半導体層の高さ及びゲート長を安定して製造することができない。 　本発明の製造方法によれば、柱状半導体層を形成するためのドライエッチング時にハードマスクを第１のハードマスク及び第２のハードマスクの積層構造にすることにより、柱状半導体層のエッチングに終点検出を用いることができる。また、ゲート電極を形成するためのドライエッチング時にゲート導電膜を第１のゲート導電膜及び第２のゲート導電膜の積層構造にすることにより、ゲート電極のエッチングに終点検出を用いることができる。

Description

半導体の製造方法
　本発明は半導体装置の製造方法に関し、特に柱状半導体層を有し、その側壁をチャネル領域とし、ゲート電極がチャネル領域を取り囲むように形成された縦型ＭＯＳトランジスタであるＳＧＴ（Ｓｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ）の製造方法に関する。
　半導体装置の高集積化や高性能化を実現するため、半導体基板の表面に柱状半導体層を形成し、その側壁に柱状半導体層を取り囲むように形成されたゲートを有する縦型ゲートトランジスタであるＳＧＴ（Ｓｕｒｒｏｕｎｄｉｎｇ　Ｇａｔｅ　Ｔｒａｎｓｉｓｔｏｒ）が提案された（例えば、特許文献１：特開平２－１８８９６６）。ＳＧＴではドレイン、ゲート、ソースが垂直方向に配置されるため、従来のプレーナー型トランジスタに比べて占有面積を大幅に縮小することができる。
　特許文献１のＳＧＴを用いて構成されたＣＭＯＳインバーターの平面図を図２０（ａ）に、図２０（ａ）の平面図におけるＡ－Ａ’のカットラインの断面構造を図２０（ｂ）に示す。
　図２０（ａ）、（ｂ）より、Ｓｉ基板３０１上にＮウェル３０２およびＰウェル３０３が形成され、Ｓｉ基板表面にはＮウェル領域にＰＭＯＳを形成する柱状シリコン層３０５が形成され、Ｐウェル領域にＮＭＯＳを形成する柱状シリコン層３０６が形成され、それぞれの柱状シリコン層を取り囲むようにゲート３０８が形成される。ＰＭＯＳを形成する柱状半導体の下部に形成されるＰ＋ドレイン拡散層３１０およびＮＭＯＳを形成する柱状半導体の下部に形成されるＮ＋ドレイン拡散層３１２は出力端子Ｖｏｕｔに接続され、ＰＭＯＳを形成する柱状シリコン層上部に形成されるソース拡散層３０９は電源電位Ｖｃｃに接続され、ＮＭＯＳを形成する柱状シリコン層上部に形成されるソース拡散層３１１は接地電位Ｖｓｓに接続され、ＰＭＯＳとＮＭＯＳの共通のゲート３０８は入力端子Ｖｉｎに接続されることによりＣＭＯＳインバーターを形成する。
　ＳＧＴの製造方法の一例として非特許文献１にプロセスフローが示されている。非特許文献１のＳＧＴの柱状シリコン層およびゲート電極形成プロセスフローの概要を図２１に示す。以下にこのプロセスフローについて説明する。図２１（ａ）に示したシリコン基板を用いて、図２１（ｂ）に示すように、シリコン基板４０２をエッチングすることにより、柱状シリコン層４０３を形成する。図２１（ｃ）に示すように、ゲート絶縁膜４０４を成膜する。図２１（ｄ）に示すように、ゲート導電膜４０５を成膜する。図２１（ｅ）に示すように、ゲート導電膜４０５および柱状シリコン層上部のゲート絶縁膜４０４をＣＭＰにて研磨する。図２１（ｆ）に示すように、ゲート導電膜４０５をエッチバックして、所望のゲート長になるように柱状シリコン層を囲むゲート導電膜４０５を加工する。図２１（ｇ）に示すように、リソグラフィーによりゲート配線パターンのレジスト４０５を形成する。図２１（ｈ）に示すように、ゲート導電膜４０５をエッチングして、ゲート電極およびゲート配線を形成する。
　しかしながら、図２１に示したＳＧＴの製造方法においては、以下のような問題がある。
　第１に、上記プロセスフローにおいては、柱状シリコン層のドライエッチングはプラズマ発光強度の変動をモニターすることによる終点検出方法を用いることができないため時間指定のエッチング条件を用いないといけない。この場合、柱状シリコン層の高さは作業時の装置のエッチングレートの影響をそのまま受けることになるので非常に大きく変動することになる。ＳＧＴにおいては、柱状シリコン層の高さの変動はそのままチャネル長の変動に影響するため、トランジスタ特性の変動が非常に大きくなってしまう。
　第２に、上記プロセスフローにおいては、ゲート電極のドライエッチングについてもプラズマ発光強度の変動をモニターすることによる終点検出方法を用いることができないため時間指定のエッチング条件を用いないといけない。この場合、ゲート長は作業時の装置のエッチングレートの影響をそのまま受けることになるので非常に大きく変動することになる。ゲート長が変動すれば、当然トランジスタ特性の変動が非常に大きくなってしまう。
　したがって、上記のＳＧＴの製造方法においては、柱状半導体層の高さやゲート長は作業時のエッチングレートの影響を大きく受けるため、ウェハー毎、ロット毎のトランジスタ特性の変動を小さく抑えることは非常に困難である。
　本発明は上記の事情を鑑みてなされたもので、柱状半導体層を形成するためのドライエッチング及びゲート長の決めるためのドライエッチングにおいてプラズマ発光をモニターすることによる終点検出方法を用いることにより、柱状半導体層の高さ及びゲート長を安定して製造することを目的とする。
特開平２－１８８９６６号公報 Ｒｕｉｇａｎｇ　Ｌｉ　ｅｔ　ａｌ．、"５０ｎｍ　Ｖｅｒｔｉｃａｌ　Ｓｕｒｒｏｕｎｄｉｎｇ　Ｇａｔｅ　ＭＯＳＦＥＴ　ｗｉｔｈ　Ｓ－ｆａｃｔｏｒ　ｏｆ　７５ｍｖ／ｄｅｃ"、Ｄｅｖｉｃｅ　Ｒｅｓｅｒｃｈ　Ｃｏｎｆｅｒｅｎｃｅ、２００１年、ｐ．６３
　柱状半導体層の高さを安定させて半導体装置を製造するために、本発明によれば、ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
　半導体基板上に第1の保護膜が配置され、前記第1の保護膜の上に第1の保護膜とは異なるプラズマ発光特性を有する第２の保護膜が配置され、前記第1の保護膜及び前記第２の保護膜は半導体基板上に柱状にパターニングされており、
　前記第１の保護膜及び前記第２の保護膜をマスクとして、前記半導体基板をエッチングし、前記半導体基板の一部を柱状半導体層として形成し、
　前記エッチング時に、前記第２の保護膜から生じるプラズマ発光強度をモニターし、前記第２の保護膜のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、前記柱状半導体層のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法が提供される。
　また、本発明の好ましい態様では、前記半導体装置の製造方法において、前記第２の保護膜はポリシリコンまたはアモルファスシリコンである。
　また、ゲート長を安定させて半導体装置を製造するために、本発明によれば、ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
　半導体基板の表面に柱状半導体層が配置され、前記半導体基板及び前記柱状半導体層の表面に絶縁膜が配置されており、
　前記方法は、
　前記絶縁膜の表面を覆うように第1のゲート導電体を成膜する工程と、
　前記第1のゲート導電体の表面に前記第1のゲート導電体とは異なるプラズマ発光特性を有する第２のゲート導電体を成膜する工程と、
　前記第１のゲート導電体及び前記第２のゲート導電体の上部を平坦化する工程と、
　第１のゲート導電体及び第２のゲート導電体を異方的にエッチングする工程を含み、
　前記エッチング時に第２のゲート導電膜から生じるプラズマ発光強度をモニターし、前記第２のゲート導電体のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、ゲート導電体のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法が提供される。
　また、ゲート長を安定させて半導体装置を製造するために、本発明の別の方法によれば、ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
　半導体基板の表面に柱状半導体層が配置され、前記半導体基板及び前記柱状半導体層の表面に絶縁膜が配置されており、
　前記方法は、
　前記絶縁膜の表面を覆うように第1のゲート導電体を成膜する工程と、
　前記第1のゲート導電体の表面に前記第1のゲート導電体とは異なるプラズマ発光特性を有する第２のゲート導電体を成膜する工程と、
　前記第２のゲート導電体の表面に前記第２のゲート導電体とは異なるプラズマ発光特性を有する第３のゲート導電体を成膜する工程と、
　前記第１のゲート導電体、前記第２のゲート導電体及び前記第３のゲート導電体の上部を平坦化する工程と、
　前記第１のゲート導電体、前記第２のゲート導電体及び前記第３のゲート導電体を異方的にエッチングする工程とを含み、
　前記第２のゲート導電体は、前記第1のゲート導電体及び前記第３のゲート導電体より薄く成膜されており、前記エッチング時に前記第２のゲート導電膜から生じるプラズマ発光強度をモニターして、前記第２のゲート導電膜のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、ゲート導電体のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法が提供される。
　また、本発明の好ましい態様では、前記半導体装置の製造方法において、前記第１のゲート導電膜と第３のゲート導電膜が同一の膜で形成される。
　また、本発明の別の好ましい態様では、前記柱状半導体層の上部には第３の保護膜が形成される。
〔発明の実施の形態〕
　以下に、柱状シリコン層及びゲート電極のドライエッチングにおいてプラズマ発光強度をモニターすることによって、終点検出が可能なＳＧＴの製造方法を示す。
〔第１の実施の形態〕
　本発明の第１の実施の形態においては、柱状シリコン層をドライエッチングにて形成するときに、プラズマ発光強度モニターによる終点検出方法を用いて正確に柱状シリコン層のエッチング量を制御する方法を提供する。
　図１に本発明が対象とするＳＧＴの平面図（ａ）及びＡ－Ａ’における断面図（ｂ）を示す。以下に図１を参照して、本実施例に用いたＮＭＯＳ ＳＧＴについて説明する。
　シリコン基板１０１上に柱状シリコン層１０２が形成され、柱状シリコン層１０２の周囲にゲート絶縁膜１０５およびゲート電極１０６aが形成されている。柱状シリコン層１０２の下部にはＮ＋ドレイン拡散層１０３が形成され、柱状シリコン層１０２の上部にはＮ＋ソース拡散層１０４が形成されている。Ｎ＋ドレイン拡散層１０３上にはコンタクト１０７が形成され、Ｎ＋ソース拡散層１０４上にはコンタクト１０８が形成され、ゲート電極１０６aより延在するゲート配線１０６ｂ上にはコンタクト１０９が形成されている。
　Ｎ＋ソース拡散層１０４をＧＮＤ電位に接続し、Ｎ＋ドレイン拡散層１０３をＶｃｃ電位に接続し、ゲート電極１０６ａに０～Ｖｃｃの電位を与えることにより上記ＳＧＴはトランジスタ動作を行う。なお、実際には上記のソース拡散層とドレイン拡散層は入れ替った状態で動作することもある。
　図２から図５に上記の正確な柱状シリコン層のエッチングを可能にする製造方法の一例を示す。各図において（ａ）は平面図、（ｂ）はＡ－Ａ’の断面図を示している。
　図２に示されるように、シリコン基板１０１上に、シリコン基板とハードマスクとの応力を緩和するためパッド酸化膜１１５を成膜し、続いて第１のハードマスクであるシリコン窒化膜１１０を成膜し、続いて第２のハードマスクであるシリコンゲルマニウム１１１を成膜する。
　図３に示されるように、柱状シリコン層のマスクを用いてリソグラフィーによりレジストをパターニングし、ドライエッチングによりパッド酸化膜１１５、第１のハードマスク１１０及び第２のハードマスク１１１をパターニングする。
　図４に示されるように、第１のハードマスク１１０及び第２のハードマスク１１１をマスクとして、柱状シリコン層１０２をドライエッチングにより形成する。図はエッチング中における構造を示している。エッチング中においては、シリコン基板をエッチングすることにより、柱状シリコン層が形成されるが、同時に、第２のハードマスク１１１であるシリコンゲルマニウムもほぼ同一のエッチングレートでエッチングされる。エッチングを進めていき、第２のハードマスクの一部がすべてエッチングされ始めると、ゲルマニウムからのプラズマ発光強度が減少するため、終点を検出することができる。図６（ａ）にゲルマニウムからのプラズマ発光特性の模式図を示す。図のＳｔａｒｔにおいて、エッチングが開始されると、ゲルマニウムからの発光強度が急激に強くなる。図のＡ１において、第２のハードマスクであるシリコンゲルマニウムがエッチングされ、残りが僅かとなると、ゲルマニウムからのプラズマ発光強度が減少し始める。この発光強度の減少をモニターすることによって、終点検出を行うことができる。また、柱状シリコン層と第２のハードマスクのエッチングレートが異なる場合においても、柱状シリコン層が所望の高さにエッチングされる前に第２のハードマスクにより終点が検出されれば問題ない。
　第２のハードマスクがシリコンゲルマニウムではなく、ポリシリコンである場合にも同様の終点検出を行うことが可能である。この場合には、シリコンのプラズマ発光強度をモニターすることによって、終点検出することができる。このときのプラズマ発光特性の模式図を図６（ｂ）に示す。図のＳｔａｒｔにおいて、エッチングが開始されると、シリコンからの発光強度が急激に強くなる。図のＡ２において、第２のハードマスクのポリシリコンがエッチングされ、残りが僅かになると、エッチングされるシリコンの量が第２のハードマスクの分だけ減少するため、シリコンからのプラズマ発光強度もその分減少する。このシリコンからの発光強度の減少をモニターすることによって、終点検出を行うことができる。
　図５に示されるように、ドライエッチング後においては、第２のハードマスクはすべてエッチングされており、柱状シリコン層１０２が形成される。また、柱状シリコン層１０２の上部は第１のハードマスク１１０によりエッチングから保護される。所望の高さの柱状シリコン層を得るためには、終点検出されてから作業時のエッチングレートを考慮して算出された特定の時間だけエッチングを続ければよい。
　第２のハードマスクとしてシリコンゲルマニウム及びポリシリコンの場合を示したが、これ以外にも、上記の方法で終点検出が可能であれば、アモルファスシリコンなど他の膜でもよい。また、第１のハードマスクとしてシリコン窒化膜の場合を示したが、これ以外にも、エッチングから柱状シリコン層上部を保護できる膜であれば、他の膜でもよい。
〔第２の実施の形態〕
　本発明の第２の実施の形態においては、ゲート電極をドライエッチングにて形成するときに、プラズマ発光強度モニターによる終点検出方法を用いて正確にゲート電極のエッチング量を制御する方法を提供する。本実施例においても、図１に示したＳＧＴの構造を用いる。
　図７から図１４に上記の正確なゲート電極のエッチングを用いてＳＧＴを製造する方法の一例を示す。各図において（ａ）は平面図、（ｂ）はＡ－Ａ’の断面図を示している。
　図７は、ゲート導電膜成膜前の形状を示す。柱状シリコン層下部の拡散層に不純物注入等によりＮ＋拡散層１０３を形成する。
　図８に示されるように、ゲート絶縁膜１０５を成膜する。続いて、ゲート絶縁膜１０５を覆うように、第１のゲート導電膜１０６として例えばポリシリコンを所望のゲート長より厚い膜厚分だけ成膜する。続いて、第２のゲート導電膜１１２として例えばシリコンゲルマニウムを第1のゲート導電膜１０６を覆うように成膜する。このようにゲート絶縁膜１０５、第1のゲート導電膜１０６及び第２のゲート導電膜１１２を、柱状シリコン層１０２を埋め込むように順に成膜する。
　図９に示されるように、ＣＭＰにより柱状シリコン層上部のゲート導電膜（１０６、１１２）およびゲート絶縁膜１０５を研磨し、ゲート導電膜の上面を平坦化する。ゲート導電膜の上部をＣＭＰによって平坦化することにより、ゲート導電膜の上部が平坦化されるためゲート長の制御が容易になる。ＣＭＰにおいては、柱状シリコン層上部の第１のハードマスク１１０をＣＭＰのストッパーとして使用する。第１のハードマスクとして、例えばシリコン窒化膜を用いることにより、ゲート導電膜との選択比を大きく取れるため、再現性よくＣＭＰ研磨量を制御することができる。
　図１０に示されるように、ゲート導電膜(１０６、１１２)をエッチバックすることによりゲート長を決める。図はエッチング中における構造を示している。エッチング中においては、第１のゲート導電膜１０６であるポリシリコン及び第２のゲート導電膜１１２であるシリコンゲルマニウムは同一のレートでエッチングされることが望ましい。
　エッチングを進めていき、第１のゲート導電膜１０６と第２のゲート導電膜１１２の垂直方向の境界部付近までエッチングが進行し、第２の導電膜１１２であるシリコンゲルマニウムが残り僅かとなってくると、ゲルマニウムからのプラズマ発光強度が減少し始めるため、終点を検出することができる。この場合も、図６（ａ）と同様のプラズマ発光特性を示す。上述のように、本発明に係るエッチングの終点検出は、第１のゲート導電膜１０６と第２の導電膜１１２の垂直方向の境界位置を検出するものである。
　また、このときに柱状シリコン層上部の第１のハードマスク１１０により柱状シリコン層がエッチングから保護される。
　なお、柱状シリコン層下部の拡散層と素子分離との間に段差が生じる場合には、第１のゲート導電膜１０６と第２の導電膜１１２の垂直方向の境界位置は複数個所存在することもある。この場合には、エンドポイント検出のアルゴリズムの設定を調整することにより、初めに露出する境界位置においてエンドポイントを検出することもできるし、その後に露出する境界位置においてエンドポイントを検出することもできる。
　ゲート導電体が金属の場合には、第１の導電体として例えば窒化タンタルを用い、第２の導電体として例えば窒化チタンを用いることによって同様の終点検出を行うことができる。また、第２の導電体の代わりにシリコン酸化膜などの絶縁膜でも使用することも可能である。これ以外にも第1と第２の導電体のプラズマ発光特性が異なるように各々の導電体の材料を選定することにより、上記の方法で終点検出が可能であれば、他の膜でもよい。
　図１１に示されるように、ドライエッチング後においては、柱状シリコン層を囲むゲート電極部の第２のゲート導電膜１１２はすべてエッチングされており、第１のゲート導電膜１０６によりゲート電極が形成される。したがって、ゲート導電膜１０６は最終的なゲート長より厚く成膜しておく必要がある。
　図１２に示されるように、パッド酸化膜１１５及び第１のハードマスクをドライエッチまたはウェットエッチにより除去する。続いて、ゲート電極をパターニングすることにより、柱状シリコン層を囲むゲート電極とコンタクト等を形成するゲート配線を形成する。
　図１３に示されるように、不純物注入等により柱状シリコン層上部の拡散層１０４を形成する。
　図１４に示されるように、層間膜を成膜して、コンタクト（１０７、１０８、１０９）を形成することによりトランジスタが形成される。
〔第３の実施の形態〕
　本発明の第３の実施の形態においては、ゲート電極をドライエッチングにて形成するときに、プラズマ発光強度モニターによる終点検出方法を用いて正確にゲート電極のエッチング量を制御する別の方法を提供する。本実施例においても、図１に示したＳＧＴの構造を用いる。
　図１５にゲート導電膜成膜後の断面構造を示す。本実施例においては、ゲート導電膜は第１のゲート導電膜、第２のゲート導電膜及び第３のゲート導電膜よりなる。第１のゲート導電膜２０６として例えばポリシリコンを所望のゲート長より厚い膜厚分だけ成膜し、第２のゲート導電膜２１２として例えばシリコンゲルマニウムを第1のゲート導電膜２０６を覆うように薄く成膜し、第２のゲート導電膜より厚い第３のゲート導電膜２１３として例えばポリシリコンを第２のゲート導電膜２１２を覆うように成膜する。このように、第１のゲート導電膜２０６、第２のゲート導電膜２１２及び第３のゲート導電膜２１３を、柱状シリコン層２０２を埋め込むように順に成膜する。
　図１６に示されるように、ＣＭＰにより柱状シリコン層上部のゲート導電膜およびゲート絶縁膜を研磨し、ゲート導電膜の上面を平坦化する。ゲート導電膜の上部をＣＭＰによって平坦化することにより、ゲート導電膜の上部が平坦化されるためゲート長の制御が容易になる。ＣＭＰにおいては、柱状シリコン層上部の第１のハードマスク２１０をＣＭＰのストッパーとして使用する。第１のハードマスク２１０として、例えばシリコン窒化膜を用いることにより、ゲート導電膜との選択比を大きく取れるため、再現性よくＣＭＰ研磨量を制御することができる。
　図１７に示されるように、ゲート導電膜をエッチバックすることによりゲート長を決める。図はエッチング中における構造を示している。エッチング中においては、第１のゲート導電膜２０６であるポリシリコン、第２のゲート導電膜２１２であるシリコンゲルマニウム及び第３のゲート導電膜２１３であるポリシリコンは同一のレートでエッチングされることが望ましい。
　エッチングを進めていき、第２の導電膜２１２であるシリコンゲルマニウムの少なくとも一部が表面に露出する時点で、ゲルマニウムからのプラズマ発光強度が増加し始めるため、終点を検出することができる。この場合のプラズマ発光特性の模式図を図１９に示す。図のＳｔａｒｔにおいて、エッチングが開始直後には第２のゲート導電膜２１２であるシリコンゲルマニウムからの発光は非常に弱い。シリコンゲルマニウムが表面に露出し始めると、発光強度が増加し始める。シリコンゲルマニウムがエッチングされ、残りが僅かとなると、プラズマ発光強度が再び減少する。図のＡ３における発光強度の増加をモニターすることによって、終点検出を行うことができる。
　なお、柱状シリコン層下部の拡散層と素子分離との間に段差が生じる場合には、第１のゲート導電膜１０６と第２の導電膜１１２の垂直方向の境界位置は複数個所存在することもある。この場合には、エンドポイント検出のアルゴリズムを設定を変更することにより、初めに露出する境界位置においてエンドポイントを検出することもできるし、その後に露出する境界位置においてエンドポイントを検出することもできる。
　図１８に示されるように、ドライエッチング後においては、柱状シリコン層を囲むゲート電極部の第２のゲート導電膜及び第３のゲート導電膜はすべてエッチングされており、第１のゲート導電膜によりゲート電極が形成される。このとき、ゲート導電膜２０６は最終的なゲート長より厚く成膜しておく必要がある。
　第２のゲート導電膜としてシリコンゲルマニウムの場合を示したが、第２の導電膜の代わりにシリコン酸化膜などの絶縁膜でも使用することができる。また、ゲート導電体が金属の場合には、第１のゲート導電膜として例えば窒化タンタルを用い、第２のゲート導電膜として例えば窒化チタンを用い、第３のゲート導電膜として窒化タンタルを用いることによって同様の終点検出を行うことができる。これ以外にも上記の方法でプラズマ発光特性を用いた終点検出が可能であれば、他の膜でもよい。
　上記のように本発明の製造方法によれば、ＳＧＴにおける柱状半導体層及びゲート電極を形成するためのドライエッチングにおいて終点検出を用いてエッチング量を制御することが可能であるため、柱状半導体層の高さ及びゲート長を安定して製造することができる。この結果、安定した特性を持つＳＧＴを製造することができる。
本発明のＳＧＴの平面図及び断面図である。 本発明の製造方法を工程順に示す工程図である。 本発明の製造方法を工程順に示す工程図である。 本発明の製造方法を工程順に示す工程図である。 本発明の製造方法を工程順に示す工程図である。 本発明を用いた場合のプラズマ発光特性を示す図である。 本発明の製造方法を工程順に示す工程図である。 本発明の製造方法を工程順に示す工程図である。 本発明の製造方法を工程順に示す工程図である。 本発明の製造方法を工程順に示す工程図である。 本発明の製造方法を工程順に示す工程図である。 本発明の製造方法を工程順に示す工程図である。 本発明の製造方法を工程順に示す工程図である。 本発明の製造方法を工程順に示す工程図である。 本発明の製造方法を工程順に示す工程図である。 本発明の製造方法を工程順に示す工程図である。 本発明の製造方法を工程順に示す工程図である。 本発明の製造方法を工程順に示す工程図である。 本発明を用いた場合のプラズマ発光特性を示す図である。 従来のＳＧＴの平面図及び断面図である。 従来のＳＧＴの製造方法を示す図である。
符号の説明
１０１、２０１：シリコン基板
１０２、２０２：柱状シリコン層
１０３、２０３：下部の拡散層
１０４、２０４：上部の拡散層
１０５、２０５：ゲート絶縁膜
１０６、２０６：第１のゲート導電膜
１０６ａ：ゲート電極
１０６ｂ：ゲート配線
１０７、１０８、１０９：コンタクト
１１０、２１０：第１のハードマスク
１１１：第２のハードマスク
１１２、２１２：第２のゲート導電膜
１１５、２１５：パッド酸化膜
２１３：第３のゲート導電膜
３０１：シリコン基板
３０２：Ｎウェル
３０３：Ｐウェル
３０５：ＰＭＯＳ柱状シリコン層
３０６：ＮＭＯＳ柱状シリコン層
３０８：ゲート
３０９：Ｐ＋ソース拡散層
３１０：Ｐ＋ドレイン拡散層
３１１：Ｎ＋ソース拡散層
３１２：Ｎ＋ドレイン拡散層
４０２：シリコン基板
４０３：柱状シリコン層
４０４：ゲート絶縁膜
４０５：ゲート導電膜
４０６：レジスト

Claims (6)

  1. 　ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
    　半導体基板上に第1の保護膜が配置され、前記第1の保護膜の上に第1の保護膜とは異なるプラズマ発光特性を有する第２の保護膜が配置され、前記第1の保護膜及び前記第２の保護膜は半導体基板上に柱状にパターニングされており、
    　前記第１の保護膜及び前記第２の保護膜をマスクとして、前記半導体基板をエッチングし、前記半導体基板の一部を柱状半導体層として形成し、
    　前記エッチング時に、前記第２の保護膜から生じるプラズマ発光強度をモニターし、前記第２の保護膜のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、前記柱状半導体層のドライエッチングの終点検出を行うことを特徴とする半導体装置の製造方法。
  2. 　前記第２の保護膜はポリシリコンまたはアモルファスシリコンであることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
    　半導体基板の表面に柱状半導体層が配置され、前記半導体基板及び前記柱状半導体層の表面に絶縁膜が配置されており、
    　前記方法は、
    　前記絶縁膜の表面を覆うように第1のゲート導電体を成膜する工程と、
    　前記第1のゲート導電体の表面に前記第1のゲート導電体とは異なるプラズマ発光特性を有する第２のゲート導電体を成膜する工程と、
    　前記第１のゲート導電体及び前記第２のゲート導電体の上部を平坦化する工程と、
    　第１のゲート導電体及び第２のゲート導電体を異方的にエッチングする工程を含み、
    　前記エッチング時に第２のゲート導電膜から生じるプラズマ発光強度をモニターし、前記第２のゲート導電体のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、ゲート導電体のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法。
  4. 　ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
    　半導体基板の表面に柱状半導体層が配置され、前記半導体基板及び前記柱状半導体層の表面に絶縁膜が配置されており、
    　前記方法は、
    　前記絶縁膜の表面を覆うように第1のゲート導電体を成膜する工程と、
    　前記第1のゲート導電体の表面に前記第1のゲート導電体とは異なるプラズマ発光特性を有する第２のゲート導電体を成膜する工程と、
    　前記第２のゲート導電体の表面に前記第２のゲート導電体とは異なるプラズマ発光特性を有する第３のゲート導電体を成膜する工程と、
    　前記第１のゲート導電体、前記第２のゲート導電体及び前記第３のゲート導電体の上部を平坦化する工程と、
    　前記第１のゲート導電体、前記第２のゲート導電体及び前記第３のゲート導電体を異方的にエッチングする工程とを含み、
    　前記第２のゲート導電体は、前記第1のゲート導電体及び前記第３のゲート導電体より薄く成膜されており、前記エッチング時に前記第２のゲート導電膜から生じるプラズマ発光強度をモニターして、前記第２のゲート導電膜のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、ゲート導電体のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法。
  5. 　前記第１のゲート導電膜と第３のゲート導電膜が同一の膜で形成されていることを特徴する請求項４に記載の半導体装置の製造方法。
  6. 　前記柱状半導体層の上部には第３の保護膜が形成されることを特徴とする請求項３から請求項５のいずれか１つに記載の半導体の製造方法。
PCT/JP2008/052150 2008-02-08 2008-02-08 半導体の製造方法 WO2009098778A1 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
PCT/JP2008/052150 WO2009098778A1 (ja) 2008-02-08 2008-02-08 半導体の製造方法
TW098103615A TW200939358A (en) 2008-02-08 2009-02-05 Method of producing semiconductor
PCT/JP2009/052144 WO2009099232A1 (ja) 2008-02-08 2009-02-09 半導体の製造方法
JP2009552563A JP5258121B2 (ja) 2008-02-08 2009-02-09 半導体の製造方法
KR1020107019410A KR101113821B1 (ko) 2008-02-08 2009-02-09 반도체의 제조방법
CN200980104433.9A CN101939842B (zh) 2008-02-08 2009-02-09 半导体器件的制造方法
EP09707974A EP2242108A4 (en) 2008-02-08 2009-02-09 METHOD FOR PRODUCING A SEMICONDUCTOR
US12/703,980 US8026141B2 (en) 2008-02-08 2010-02-11 Method of producing semiconductor
US13/162,381 US20110244602A1 (en) 2008-02-08 2011-06-16 Method of producing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/052150 WO2009098778A1 (ja) 2008-02-08 2008-02-08 半導体の製造方法

Publications (1)

Publication Number Publication Date
WO2009098778A1 true WO2009098778A1 (ja) 2009-08-13

Family

ID=40951866

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2008/052150 WO2009098778A1 (ja) 2008-02-08 2008-02-08 半導体の製造方法
PCT/JP2009/052144 WO2009099232A1 (ja) 2008-02-08 2009-02-09 半導体の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/052144 WO2009099232A1 (ja) 2008-02-08 2009-02-09 半導体の製造方法

Country Status (5)

Country Link
EP (1) EP2242108A4 (ja)
KR (1) KR101113821B1 (ja)
CN (1) CN101939842B (ja)
TW (1) TW200939358A (ja)
WO (2) WO2009098778A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020120072A (ja) * 2019-01-28 2020-08-06 株式会社デンソー 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074577B (zh) * 2010-10-09 2013-03-06 北京大学 一种垂直沟道场效应晶体管及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62296425A (ja) * 1986-06-16 1987-12-23 Nec Corp エツチバツク平坦化方法
JPS63192236A (ja) * 1987-02-04 1988-08-09 Matsushita Electric Ind Co Ltd エツチング方法
JPH03152925A (ja) * 1989-11-09 1991-06-28 Seiko Epson Corp 半導体装置の製造方法
JPH04370929A (ja) * 1991-06-20 1992-12-24 Sharp Corp ドライエッチング方法
JPH05291184A (ja) * 1992-02-10 1993-11-05 Toshiba Corp 半導体装置の製造方法
JPH07245291A (ja) * 1994-03-03 1995-09-19 Sony Corp シリコン系基板のエッチング方法及びエッチング装置
JPH10209128A (ja) * 1997-01-23 1998-08-07 Sony Corp 平坦化終点検出方法
JP2006310651A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703970B2 (ja) 1989-01-17 1998-01-26 株式会社東芝 Ｍｏｓ型半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62296425A (ja) * 1986-06-16 1987-12-23 Nec Corp エツチバツク平坦化方法
JPS63192236A (ja) * 1987-02-04 1988-08-09 Matsushita Electric Ind Co Ltd エツチング方法
JPH03152925A (ja) * 1989-11-09 1991-06-28 Seiko Epson Corp 半導体装置の製造方法
JPH04370929A (ja) * 1991-06-20 1992-12-24 Sharp Corp ドライエッチング方法
JPH05291184A (ja) * 1992-02-10 1993-11-05 Toshiba Corp 半導体装置の製造方法
JPH07245291A (ja) * 1994-03-03 1995-09-19 Sony Corp シリコン系基板のエッチング方法及びエッチング装置
JPH10209128A (ja) * 1997-01-23 1998-08-07 Sony Corp 平坦化終点検出方法
JP2006310651A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020120072A (ja) * 2019-01-28 2020-08-06 株式会社デンソー 半導体装置
JP7092057B2 (ja) 2019-01-28 2022-06-28 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
EP2242108A4 (en) 2012-04-25
WO2009099232A1 (ja) 2009-08-13
KR20100118591A (ko) 2010-11-05
TW200939358A (en) 2009-09-16
EP2242108A1 (en) 2010-10-20
CN101939842A (zh) 2011-01-05
KR101113821B1 (ko) 2012-02-29
CN101939842B (zh) 2012-05-02

Similar Documents

Publication Publication Date Title
TWI524397B (zh) 具有改善的閾値電壓表現的取代金屬閘極的積體電路及其製造方法
TWI415196B (zh) 半導體裝置及其製造方法
JP4577592B2 (ja) 半導体装置の製造方法
TWI423345B (zh) 半導體裝置之製造方法
US8211809B2 (en) Method of producing semiconductor device
JP2009027008A (ja) 半導体装置およびその製造方法
JP2008072032A (ja) 半導体装置の製造方法
TWI446518B (zh) 半導體裝置及其製造方法
US8026141B2 (en) Method of producing semiconductor
JP2018046234A (ja) 半導体装置の製造方法
WO2009098778A1 (ja) 半導体の製造方法
KR100826650B1 (ko) 변형된 리세스채널 게이트를 갖는 반도체소자 및 그제조방법
KR101255411B1 (ko) 반도체 장치의 제조방법
JP5258121B2 (ja) 半導体の製造方法
JP4735876B2 (ja) 半導体装置の製造方法
JP2019046874A (ja) 半導体装置の製造方法
JP2010062565A6 (ja) 半導体装置の製造方法
JP2006032648A (ja) パターン形成方法を含む半導体装置の製造方法
US8101512B2 (en) Method of enhancing lithography capabilities during gate formation in semiconductors having a pronounced surface topography
TWI627749B (zh) 半導體結構與半導體圖案結構
JP2008124061A (ja) 半導体装置の製造方法
JP2005340350A (ja) 半導体装置及びその製造方法
TW201513351A (zh) ３維構造之ｍｏｓｆｅｔ及其製造方法
JP2006245377A (ja) Ｍｏｓ型半導体装置及びその製造方法
JP2010021195A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08711029

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08711029

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP