JPS62296425A - エツチバツク平坦化方法 - Google Patents
エツチバツク平坦化方法Info
- Publication number
- JPS62296425A JPS62296425A JP14055386A JP14055386A JPS62296425A JP S62296425 A JPS62296425 A JP S62296425A JP 14055386 A JP14055386 A JP 14055386A JP 14055386 A JP14055386 A JP 14055386A JP S62296425 A JPS62296425 A JP S62296425A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- light emission
- detected
- etching process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 9
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 abstract 2
- 230000023077 detection of light stimulus Effects 0.000 abstract 1
- 238000012544 monitoring process Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 239000007789 gas Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の詳細な説明
（産業上の利用分野）
本発明は半導体集積回路の製造方法特に凹凸パターンを
有する表面の平坦化方法に関するものである。
有する表面の平坦化方法に関するものである。
（従来の技術）
従来、半導体集積回路などのＭＯ８ＩＣ製造プロセスで
凹凸パターンの平坦化形成にはエッチバック方式が用い
られている。この様な従来の方法は、例えば柴田他５名
の発表として、インターナショナルエレクトロンデバイ
スミーティング（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅ
ｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ）、講演予
稿集、１９８３年１２月２７頁に記載されている。この
目的の従来の方法を第２図（ａ）、（ｂ）に模式的断面
図を示す。
凹凸パターンの平坦化形成にはエッチバック方式が用い
られている。この様な従来の方法は、例えば柴田他５名
の発表として、インターナショナルエレクトロンデバイ
スミーティング（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅ
ｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ）、講演予
稿集、１９８３年１２月２７頁に記載されている。この
目的の従来の方法を第２図（ａ）、（ｂ）に模式的断面
図を示す。
第２図（ａ）において、基板１０上にチャンネルストッ
パー１２、ＬＯＣＯ８（Ｌｏｃａｌ ０ｘｉｄａｔｉｏ
ｎ ｏｆ Ｓｉ）酸化法により形成された二酸化シリコ
ン膜１４、ゲート酸化膜１６、ゲートポリシリコン膜１
８、不純物層２０、層間絶縁膜２２を形成した後スピン
塗布法によってフォトレジスト膜を堆積する。
パー１２、ＬＯＣＯ８（Ｌｏｃａｌ ０ｘｉｄａｔｉｏ
ｎ ｏｆ Ｓｉ）酸化法により形成された二酸化シリコ
ン膜１４、ゲート酸化膜１６、ゲートポリシリコン膜１
８、不純物層２０、層間絶縁膜２２を形成した後スピン
塗布法によってフォトレジスト膜を堆積する。
次に第２図（ｂ）のように反応性ガスを用いたドライエ
ツチング法によって７オトレジスト膜２４と層間絶縁膜
２２のエツチング比が１＝１の条件でゲート上の層間絶
縁層膜厚Ｌ１までエツチングを行なう。
ツチング法によって７オトレジスト膜２４と層間絶縁膜
２２のエツチング比が１＝１の条件でゲート上の層間絶
縁層膜厚Ｌ１までエツチングを行なう。
更に第２図（Ｃ）のように７オトレジストのパターンユ
ング法でコンタクトホールパターンを形成した後反応性
ガスによるドライエツチングでコンタクトホール２６を
形成する。次に真空蒸着法でＡｌ膜を全面に堆積し、７
オトレジストのパターンユング法でＡｌ膜配線パターン
２８を形成した後反応性ガスによるドライエツチングで
Ａｌ膜配線パターン２８を形成する。
ング法でコンタクトホールパターンを形成した後反応性
ガスによるドライエツチングでコンタクトホール２６を
形成する。次に真空蒸着法でＡｌ膜を全面に堆積し、７
オトレジストのパターンユング法でＡｌ膜配線パターン
２８を形成した後反応性ガスによるドライエツチングで
Ａｌ膜配線パターン２８を形成する。
（発明が解決しようとする問題点）
しかしながら、上記工程において、フォトレジスト膜２
４と層間絶縁膜２２をゲートポリシリコン膜１８上に残
す層間絶縁層膜厚ｔ１までエッチバックするときのエツ
チング終点検出を目視またはフォトレジスト膜２４と層
間絶縁膜２２のエッチレートをあらかじめ測定してから
エツチングを行っていたのでエツチング終点が不明確で
あった。これにより、パターン依存性及び段差量に対し
て膜厚が変化してエッチレートが変化しエツチング深さ
の制御が困難でありエッチバックの依頼性が低下する原
因となる。
４と層間絶縁膜２２をゲートポリシリコン膜１８上に残
す層間絶縁層膜厚ｔ１までエッチバックするときのエツ
チング終点検出を目視またはフォトレジスト膜２４と層
間絶縁膜２２のエッチレートをあらかじめ測定してから
エツチングを行っていたのでエツチング終点が不明確で
あった。これにより、パターン依存性及び段差量に対し
て膜厚が変化してエッチレートが変化しエツチング深さ
の制御が困難でありエッチバックの依頼性が低下する原
因となる。
本発明の目的はこの問題を解決したエッチバック平坦化
方法を提供することにある。
方法を提供することにある。
本発明の目的はこの問題を解決したエッチバック平坦化
方法を提供することにある。
方法を提供することにある。
（問題点を解決するための手段）
本発明は表面に凹凸を有する基板上に、その凹凸の段差
より厚いＳｉ化合物の絶縁膜あるいはＳｉ膜を形成し、
次にこの被エツチング膜上の全面に高分子有機膜を形成
して平坦化した後、フッ素系のエツチングガスを用いて
被エツチング膜及び高分子有機膜をエッチバックして平
坦化する方法において、エツチング中に被エツチング種
の発光を検出しその強度の変化を観察することにより終
点を検出することを特徴とするエッチバック平坦化方法
である。
より厚いＳｉ化合物の絶縁膜あるいはＳｉ膜を形成し、
次にこの被エツチング膜上の全面に高分子有機膜を形成
して平坦化した後、フッ素系のエツチングガスを用いて
被エツチング膜及び高分子有機膜をエッチバックして平
坦化する方法において、エツチング中に被エツチング種
の発光を検出しその強度の変化を観察することにより終
点を検出することを特徴とするエッチバック平坦化方法
である。
（作用）
フッ素系ガスを用いたプラズマ放電中へ絶縁層をさらす
とフッ素と絶縁層の反応によりＳｉＦの発光が検出され
る。このことから発光波長の検出を５ｉＦ一種類として
ＳｉＦ発光強度の差分を検出することによりエツチング
におけるパターン依存性及び段差膜厚の変化に対して再
現性の得られる制御ができる。
とフッ素と絶縁層の反応によりＳｉＦの発光が検出され
る。このことから発光波長の検出を５ｉＦ一種類として
ＳｉＦ発光強度の差分を検出することによりエツチング
におけるパターン依存性及び段差膜厚の変化に対して再
現性の得られる制御ができる。
第３図に本発明の詳細な説明するための模式図を示す。
第３図では横軸にエツチング時間、縦軸に発光強度を示
してＳｉＦの発光強度を検出したものである。
してＳｉＦの発光強度を検出したものである。
基板上にＳｉあるいは５ｉ０２． ＰＳＧ、 ＢＳＧ、
Ｓｉ３Ｎ４などのＳｉ化合物の絶縁膜及び高分子有機
膜を全面に形成した後フッ素ガスを用いてエツチングを
行ない検出波長をＳｉＦに合わせてその発光強度を検出
するとＡのように高分子有機膜のエツチングが終了する
までは発光強度は一定で変化は見られず、高分子有機膜
が除去され絶縁膜が露出し始めるＢのように発光強度に
変化が現われる。さらにエツチングを行ない、絶縁膜が
全面に露出するとＣのように発光強度は飽和する。
Ｓｉ３Ｎ４などのＳｉ化合物の絶縁膜及び高分子有機
膜を全面に形成した後フッ素ガスを用いてエツチングを
行ない検出波長をＳｉＦに合わせてその発光強度を検出
するとＡのように高分子有機膜のエツチングが終了する
までは発光強度は一定で変化は見られず、高分子有機膜
が除去され絶縁膜が露出し始めるＢのように発光強度に
変化が現われる。さらにエツチングを行ない、絶縁膜が
全面に露出するとＣのように発光強度は飽和する。
（実施例）
以下に実施例を用いて本発明の詳細な説明する。
第１図（ａ）〜（ｄ）は本実施例の主要工程での基板の
断面を順を追って模式的に示したものである。
断面を順を追って模式的に示したものである。
第１図（ａ）はＳｉ基板１０上に、チャンネルストッパ
ー１２、ＬＯＣＯ８酸化法によって形成された二酸化シ
リコン膜１４、ゲート酸化膜１６、膜厚が０．５ｐｍの
ゲートポリシリコン膜１８、不純物層２０、層面絶縁膜
２２とし、てＣＶＤ法により二酸化シリコン膜をゲート
ポリシリコン膜１８の膜厚の約２倍のｌｐｍに堆積し、
高分子有機膜として７オトレジスト膜２４をスピン塗布
法により２ｐｍの平均膜厚で塗膜し、２００’Ｃの温度
で熱処理を行なって平坦にする。次に第１図（ｂ）のよ
うにプラズマエツチング装置を用いて真空度２００ｍＴ
ｏｒｒ、出力ＩＫＷの条件でＣＦ４ガスと０２ガスの混
合ガスを用いて、基板１０上に形成した居間絶縁膜２２
と７オトレジスト膜２４を両者のエッチレートが同一と
なる条件でエツチングを行ない、エツチング開始からＳ
ｉＦの発光波長を選択してその強度を検出しなからＳｉ
Ｆの発光強度が飽和の状態になったところでエツチング
を止める。更に第１図（Ｃ）のように７オトレジストの
パターンユング法を用いてコンタクトホール形成用パタ
ーンを形成した後、ドライエツチングによってコンタク
トホール２６を形成する。
ー１２、ＬＯＣＯ８酸化法によって形成された二酸化シ
リコン膜１４、ゲート酸化膜１６、膜厚が０．５ｐｍの
ゲートポリシリコン膜１８、不純物層２０、層面絶縁膜
２２とし、てＣＶＤ法により二酸化シリコン膜をゲート
ポリシリコン膜１８の膜厚の約２倍のｌｐｍに堆積し、
高分子有機膜として７オトレジスト膜２４をスピン塗布
法により２ｐｍの平均膜厚で塗膜し、２００’Ｃの温度
で熱処理を行なって平坦にする。次に第１図（ｂ）のよ
うにプラズマエツチング装置を用いて真空度２００ｍＴ
ｏｒｒ、出力ＩＫＷの条件でＣＦ４ガスと０２ガスの混
合ガスを用いて、基板１０上に形成した居間絶縁膜２２
と７オトレジスト膜２４を両者のエッチレートが同一と
なる条件でエツチングを行ない、エツチング開始からＳ
ｉＦの発光波長を選択してその強度を検出しなからＳｉ
Ｆの発光強度が飽和の状態になったところでエツチング
を止める。更に第１図（Ｃ）のように７オトレジストの
パターンユング法を用いてコンタクトホール形成用パタ
ーンを形成した後、ドライエツチングによってコンタク
トホール２６を形成する。
次に第１図（ｄ）のようにフォトレジストのパターンユ
ング法を用いてＡ１膜配線用パターンを形成し、ドライ
エツチングを行った後、ＡＩ膜配線用パターン上の７オ
トレジスト膜を酸素プラズマで除去することによりＡＩ
膜配線パターン２８を形成する。
ング法を用いてＡ１膜配線用パターンを形成し、ドライ
エツチングを行った後、ＡＩ膜配線用パターン上の７オ
トレジスト膜を酸素プラズマで除去することによりＡＩ
膜配線パターン２８を形成する。
以上の実施例では、高分子有機膜としてフォトレジスト
を熱処理したものを用いたが、二酸化シリコン膜及びフ
ォトレジストのエッチレートとドライエツチングにおけ
るエッチレートとに同一の条件が得られれば、他の絶縁
膜及びフォトレジストを用いることができる。
を熱処理したものを用いたが、二酸化シリコン膜及びフ
ォトレジストのエッチレートとドライエツチングにおけ
るエッチレートとに同一の条件が得られれば、他の絶縁
膜及びフォトレジストを用いることができる。
（発明の効果）
以上のように本発明によれば、表面に凹凸段差の形成さ
れた基板上に高分子有機膜と絶縁膜を形成し、前記高分
子有機膜と絶縁膜とのエッチレートがほぼ同一となる条
件でフッ素系ガスを用いてエッチバックを行ない、絶縁
膜のプラズマ放電中からのＳｉＦの発光波長を選択して
その強度の変化を検出することにより、パターン密度の
変化によるエッチレートの変化及び絶縁膜厚みの変化に
対して明確なエツチングの終点検出が可能となり製造歩
留りを著しく向上できる効果を有する。
れた基板上に高分子有機膜と絶縁膜を形成し、前記高分
子有機膜と絶縁膜とのエッチレートがほぼ同一となる条
件でフッ素系ガスを用いてエッチバックを行ない、絶縁
膜のプラズマ放電中からのＳｉＦの発光波長を選択して
その強度の変化を検出することにより、パターン密度の
変化によるエッチレートの変化及び絶縁膜厚みの変化に
対して明確なエツチングの終点検出が可能となり製造歩
留りを著しく向上できる効果を有する。
第１図（ａ）〜（ｄ）は本発明の実施例を主要工程順に
追って模式的に示した断面図、第２図（ａ）〜（Ｃ）は
従来のエッチバックを用いた平坦化プロセスを主要工程
順に追って模式的に示した模式的な断面図、第３図は本
発明の詳細な説明するために模式的に示したグラフであ
る。 １０・・・基板、 １２・・・チャンネルストッパ
ー、１４・・・ＬＯＣＯ８酸化膜、 １６・・・ゲー
ト酸化膜、１８・・・ゲートポリシリコン膜、 ２０・
・・不純物府、２２・・・層間絶縁膜、 ２４・
・・フォトレジスト膜、第１図 （ｃ） ” 第１巳 ？θ （ｄ） 第２図 箭３ン π−−−−甚扱 ｚ２−−一屑間趙縁Ｈ莫 ２４−−−−フｔルジストル（
追って模式的に示した断面図、第２図（ａ）〜（Ｃ）は
従来のエッチバックを用いた平坦化プロセスを主要工程
順に追って模式的に示した模式的な断面図、第３図は本
発明の詳細な説明するために模式的に示したグラフであ
る。 １０・・・基板、 １２・・・チャンネルストッパ
ー、１４・・・ＬＯＣＯ８酸化膜、 １６・・・ゲー
ト酸化膜、１８・・・ゲートポリシリコン膜、 ２０・
・・不純物府、２２・・・層間絶縁膜、 ２４・
・・フォトレジスト膜、第１図 （ｃ） ” 第１巳 ？θ （ｄ） 第２図 箭３ン π−−−−甚扱 ｚ２−−一屑間趙縁Ｈ莫 ２４−−−−フｔルジストル（
Claims (1)
- 表面に凹凸を有する基板上に、その凹凸の段差より厚い
Ｓｉ化合物の絶縁膜あるいはＳｉ膜を形成し、次にこの
被エッチング膜上の全面に高分子有機膜を形成して平坦
化した後、フッ素系のエッチングガスを用いて被エッチ
ング膜及び高分子有機膜をエッチバックして平坦化する
方法において、エッチング中に被エッチング種の発光を
検出しその強度の変化を観察することにより終点を検出
することを特徴とするエッチバック平坦化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14055386A JPS62296425A (ja) | 1986-06-16 | 1986-06-16 | エツチバツク平坦化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14055386A JPS62296425A (ja) | 1986-06-16 | 1986-06-16 | エツチバツク平坦化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62296425A true JPS62296425A (ja) | 1987-12-23 |
Family
ID=15271350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14055386A Pending JPS62296425A (ja) | 1986-06-16 | 1986-06-16 | エツチバツク平坦化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62296425A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009099232A1 (ja) * | 2008-02-08 | 2009-08-13 | Unisantis Electronics (Japan) Ltd. | 半導体の製造方法 |
| US8026141B2 (en) | 2008-02-08 | 2011-09-27 | Unisantis Electronics (Japan) Ltd. | Method of producing semiconductor |
| JP5258121B2 (ja) * | 2008-02-08 | 2013-08-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61113236A (ja) * | 1984-11-08 | 1986-05-31 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1986
- 1986-06-16 JP JP14055386A patent/JPS62296425A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61113236A (ja) * | 1984-11-08 | 1986-05-31 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009099232A1 (ja) * | 2008-02-08 | 2009-08-13 | Unisantis Electronics (Japan) Ltd. | 半導体の製造方法 |
| WO2009098778A1 (ja) * | 2008-02-08 | 2009-08-13 | Unisantis Electronics (Japan) Ltd. | 半導体の製造方法 |
| US8026141B2 (en) | 2008-02-08 | 2011-09-27 | Unisantis Electronics (Japan) Ltd. | Method of producing semiconductor |
| JP5258121B2 (ja) * | 2008-02-08 | 2013-08-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5552346A (en) | Planarization and etch back process for semiconductor layers | |
| KR920000708B1 (ko) | 포토레지스트 에치백 기술을 이용한 트렌치 캐패시터 형성방법 | |
| JPH07245291A (ja) | シリコン系基板のエッチング方法及びエッチング装置 | |
| US5632855A (en) | Thermal oxide etch technique | |
| JPS62296425A (ja) | エツチバツク平坦化方法 | |
| JPH10135296A (ja) | 半導体装置の製造方法及び製造装置 | |
| JP2002110782A (ja) | 半導体装置およびその製造方法 | |
| JPH10209128A (ja) | 平坦化終点検出方法 | |
| JPH0432227A (ja) | コンタクトホール形成方法 | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| JPH04370929A (ja) | ドライエッチング方法 | |
| JPH0334426A (ja) | 埋め込み酸化膜の形成方法 | |
| JPH04226080A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0430518A (ja) | 半導体装置の製造方法 | |
| JPH06244150A (ja) | エッチング終点検出方法 | |
| JPS6197945A (ja) | 多層配線の形成方法 | |
| JPH06140366A (ja) | 有機ｓｏｇ膜のエッチング終点検出方法 | |
| JPS5958837A (ja) | 半導体装置の製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| US20050236366A1 (en) | Use of C2F6 gas to gain vertical profile in high dosage implanted poly film | |
| JP2953377B2 (ja) | 半導体装置の製造方法 | |
| JPH0567590A (ja) | 半導体装置のエツチングにおける終点検出方法 | |
| JPH0467648A (ja) | 半導体装置の製造方法 | |
| JPH09106987A (ja) | 半導体装置の製造方法 | |
| WO1996016433A2 (en) | Process for the anisotropic and selective dry etching of nitride over thin oxides |