JPS6197945A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPS6197945A JPS6197945A JP21962684A JP21962684A JPS6197945A JP S6197945 A JPS6197945 A JP S6197945A JP 21962684 A JP21962684 A JP 21962684A JP 21962684 A JP21962684 A JP 21962684A JP S6197945 A JPS6197945 A JP S6197945A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- insulating film
- forming
- silicon nitride
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置製造における多層配線の形成方法、
特に層間絶縁膜の平坦化に関するものである。
特に層間絶縁膜の平坦化に関するものである。
従来例の構成とその問題点
従来、平坦化技術としてはリンケイ酸ガラス（ＰＳＧ）
膜を加熱溶融させて表面の平坦化を図るリフロー技術が
あるが、加熱温度が高いだめに、この処理工程でソース
、ドレイン拡散中の不純物が再拡散し、拡散深さが深く
なるため素子のチャネル長が２μｍ以下となる超ＬＳＩ
素子に適用した場合、短チヤネル効果が問題となってく
る。また半導体素子の高集積化高速化において要求され
る多層配線技術について、配線にＡ（Ｊ を用いた場合
、上層及び下層Ａｄ配線間の層間絶縁膜を成すＰＳＧの
表面平坦化には、高温を必要とするりフロー技術は適用
できない。比較的低温で行える平坦化技術の一例を第１
図を用いて説明する。
膜を加熱溶融させて表面の平坦化を図るリフロー技術が
あるが、加熱温度が高いだめに、この処理工程でソース
、ドレイン拡散中の不純物が再拡散し、拡散深さが深く
なるため素子のチャネル長が２μｍ以下となる超ＬＳＩ
素子に適用した場合、短チヤネル効果が問題となってく
る。また半導体素子の高集積化高速化において要求され
る多層配線技術について、配線にＡ（Ｊ を用いた場合
、上層及び下層Ａｄ配線間の層間絶縁膜を成すＰＳＧの
表面平坦化には、高温を必要とするりフロー技術は適用
できない。比較的低温で行える平坦化技術の一例を第１
図を用いて説明する。
なお、第１図（＆）〜（ｆ）は人ｅ多層配線技術におい
て最も平坦化の要求される工程、すなわち上層Ａ１１！
配線を形成するにあたり要求される下層Ａｅ配線を被覆
した絶縁膜（層間絶縁膜）の平坦化工程を示しており簡
略化のため敢えてトランジスタ領域の断面は示していな
い。
て最も平坦化の要求される工程、すなわち上層Ａ１１！
配線を形成するにあたり要求される下層Ａｅ配線を被覆
した絶縁膜（層間絶縁膜）の平坦化工程を示しており簡
略化のため敢えてトランジスタ領域の断面は示していな
い。
図に示すように、まずシリコン基板１上に、ＰＳＧの層
間絶縁膜２を設けたのち、例えば膜厚０．８１Ｊｍの下
層Ａ４配線３を形成する（第１図（ａ））。この後、例
えば膜厚１．０μｍの窒化ケイ素膜４をプラズマ堆積法
により被着する（第１図（ｂ））。さらにこの窒化ケイ
素膜４上にホトレジスト６を回転塗布する（第１図（Ｃ
））０次に熱処理を施してホトレジスト５中の溶媒を除
去した後、エツチングガスとしてＣＦ４１０２を用いて
、窒化ケイ素膜４およびホトレジスト５のエツチング速
度がほぼ同一となるような条件下でホトレジスト５を完
全にエツチング除去する。同時に下層Ａ７１配線３上に
被着した窒化ケイ素膜４の一部も同時にエツチングし、
下層人ｌ配線３上に若干の窒化ケイ素膜４を残しだ時点
でエツチングを終了する（第１図（ｄ））。
間絶縁膜２を設けたのち、例えば膜厚０．８１Ｊｍの下
層Ａ４配線３を形成する（第１図（ａ））。この後、例
えば膜厚１．０μｍの窒化ケイ素膜４をプラズマ堆積法
により被着する（第１図（ｂ））。さらにこの窒化ケイ
素膜４上にホトレジスト６を回転塗布する（第１図（Ｃ
））０次に熱処理を施してホトレジスト５中の溶媒を除
去した後、エツチングガスとしてＣＦ４１０２を用いて
、窒化ケイ素膜４およびホトレジスト５のエツチング速
度がほぼ同一となるような条件下でホトレジスト５を完
全にエツチング除去する。同時に下層Ａ７１配線３上に
被着した窒化ケイ素膜４の一部も同時にエツチングし、
下層人ｌ配線３上に若干の窒化ケイ素膜４を残しだ時点
でエツチングを終了する（第１図（ｄ））。
以上で平坦化工程は終了し、そののち、下層Ａβ配線と
上層Ａ６配線間の層間絶縁膜、スルーホール、上層Ａβ
配線を形成して、Ａ４２層配線が形成されるわけである
。ところがホトレジスト５および窒化ケイ素膜４を同時
にエツチングする工程において、従来エツチング時間は
、窒化ケイ素膜厚とエツチング速度から算定されており
、窒化ケイ素膜°厚のバラツキとエツチング速度の変動
のだろことが多く、満足な平坦化が困難であった。また
、量産のうえでも、膜厚測定の手間は無視できないもの
である。
上層Ａ６配線間の層間絶縁膜、スルーホール、上層Ａβ
配線を形成して、Ａ４２層配線が形成されるわけである
。ところがホトレジスト５および窒化ケイ素膜４を同時
にエツチングする工程において、従来エツチング時間は
、窒化ケイ素膜厚とエツチング速度から算定されており
、窒化ケイ素膜°厚のバラツキとエツチング速度の変動
のだろことが多く、満足な平坦化が困難であった。また
、量産のうえでも、膜厚測定の手間は無視できないもの
である。
発明の目的
本発明は、前記の問題を解決するもので、最適な多層配
線の形成方法を提供するものである。
線の形成方法を提供するものである。
発明の構成
本発明は、下層Ａβ配線上に被着した窒化ケイ素膜およ
びホトレジストを同時にエツチングする工程において、
そのエツチングの終点の決定に、ＣＯ分子からの発光線
の強度変化を観測するという方法を用いて、平坦化エツ
チングを確実に達成せしめるものである。
びホトレジストを同時にエツチングする工程において、
そのエツチングの終点の決定に、ＣＯ分子からの発光線
の強度変化を観測するという方法を用いて、平坦化エツ
チングを確実に達成せしめるものである。
実施例の説明
一例として、従来例で説明した工程における平坦化エツ
チングに本発明による終点検出法を適用した場合につい
て説明する。第２図に示すのが一例として４５３ｍ１ｌ
ｌのｃｏの発光線強度の二ノチング時の時間変化である
。エツチング開始後、発光は一度強くなり、再びもとの
強度に弱まり一定となる。上記の発光強度が一定となっ
た点がエツチング終点である。上記方法で平坦化エツチ
ングを行なった場合、第１図（ｅ＋ 、 （ｆ）の様な
形状となる恐れはなく、第１図（ｄ）に示した良好な平
坦面を持つものとなる。
チングに本発明による終点検出法を適用した場合につい
て説明する。第２図に示すのが一例として４５３ｍ１ｌ
ｌのｃｏの発光線強度の二ノチング時の時間変化である
。エツチング開始後、発光は一度強くなり、再びもとの
強度に弱まり一定となる。上記の発光強度が一定となっ
た点がエツチング終点である。上記方法で平坦化エツチ
ングを行なった場合、第１図（ｅ＋ 、 （ｆ）の様な
形状となる恐れはなく、第１図（ｄ）に示した良好な平
坦面を持つものとなる。
発明の効果
本発明の方法によれば、多層配線形成のだめの層間絶縁
膜の平坦化エツチングが、確実かつ容易に行なう事が可
能であり、膜厚測定などの工程が省略出来るため、量産
化における利点が犬である。
膜の平坦化エツチングが、確実かつ容易に行なう事が可
能であり、膜厚測定などの工程が省略出来るため、量産
化における利点が犬である。
なお、本実験ではｃｏの発光線として４５３ｍｍを用い
だが、他の発光線を用いた場合も同様の効果が期待でき
る。また本実験では下層Ａ４配線上に窒化ケイ素膜を被
着したが、酸化ケイ素膜、あるいはＰＳＧ膜を用いた場
合も同様の効果が期待できる。
だが、他の発光線を用いた場合も同様の効果が期待でき
る。また本実験では下層Ａ４配線上に窒化ケイ素膜を被
着したが、酸化ケイ素膜、あるいはＰＳＧ膜を用いた場
合も同様の効果が期待できる。
第１図（＆）〜（ｆ）は従来技術を説明するだめの製造
工程を示す断面図、第２図は、本発明の一実施例で用い
られたＣＯの発光線（波長４５３ｍｍ）における二ノチ
ング時の発光強度の時間変化を示す特性図である。 １・・・・・・シリコン基板、２・・・・・・ＰＳＧ、
３・・・・・・下層Ａ／配線、４・・・・・・窒化ケイ
素膜、６・・・・・・ホトレジスト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第１図 第２図 晴間
工程を示す断面図、第２図は、本発明の一実施例で用い
られたＣＯの発光線（波長４５３ｍｍ）における二ノチ
ング時の発光強度の時間変化を示す特性図である。 １・・・・・・シリコン基板、２・・・・・・ＰＳＧ、
３・・・・・・下層Ａ／配線、４・・・・・・窒化ケイ
素膜、６・・・・・・ホトレジスト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第１図 第２図 晴間
Claims (3)
- （１）半導体基板または絶縁膜上に電極配線パターンを
形成する工程、前記電極配線パターン上に絶縁膜を成長
させる工程、前記絶縁膜上にホトレジストを回転塗布す
る工程、更に前記絶縁膜および前記レジストが同一のエ
ッチング速度となる条件で、ＣＯ発光線を検知しながら
、ドライエッチングを行う工程をそなえた多層配線の形
成方法。 - （２）絶縁膜がＰＳＧあるいはシリコンの窒化膜であり
、平坦化ドライエッチがＣＦ＿４＋Ｏ＿２ガスで行われ
ることを特徴とする特許請求の範囲第１項に記載の多層
配線の形成方法。 - （３）ドライエッチングがＣＯの発光線による終点検出
モニタ信号で制御されることを特徴とする特許請求の範
囲第１項または第２項に記載の多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21962684A JPS6197945A (ja) | 1984-10-19 | 1984-10-19 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21962684A JPS6197945A (ja) | 1984-10-19 | 1984-10-19 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6197945A true JPS6197945A (ja) | 1986-05-16 |
Family
ID=16738474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21962684A Pending JPS6197945A (ja) | 1984-10-19 | 1984-10-19 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6197945A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63144598A (ja) * | 1986-12-09 | 1988-06-16 | 日本電気株式会社 | 多層回路基板 |
| JPS63172444A (ja) * | 1987-01-10 | 1988-07-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0555220A (ja) * | 1991-08-26 | 1993-03-05 | Nec Corp | 半導体装置の製造方法 |
-
1984
- 1984-10-19 JP JP21962684A patent/JPS6197945A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63144598A (ja) * | 1986-12-09 | 1988-06-16 | 日本電気株式会社 | 多層回路基板 |
| JPS63172444A (ja) * | 1987-01-10 | 1988-07-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0555220A (ja) * | 1991-08-26 | 1993-03-05 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPS6197945A (ja) | 多層配線の形成方法 | |
| JPS60217644A (ja) | 半導体装置の製造方法 | |
| JPS6068613A (ja) | 半導体装置の製造方法 | |
| JPS6046036A (ja) | 半導体装置の製造方法 | |
| JPS59191354A (ja) | 半導体装置の製造方法 | |
| JPH0629410A (ja) | 半導体装置及びその製造方法 | |
| JPS60231340A (ja) | 半導体装置の製法 | |
| JPH04226080A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61113236A (ja) | 半導体装置の製造方法 | |
| JPS61100936A (ja) | 半導体装置の製造方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| JPH08274066A (ja) | コンタクト窓の形成方法 | |
| JPH06124914A (ja) | 半導体装置の製造方法 | |
| JPS582069A (ja) | 半導体装置の製造方法 | |
| JPS5986246A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPS62174944A (ja) | 半導体装置の製造方法 | |
| JPS5972743A (ja) | 半導体装置の配線方法 | |
| JPH02271524A (ja) | 微細コンタクト孔の埋込み平坦化方法 | |
| JPS58191447A (ja) | 半導体装置製造法 | |
| JPS6059738A (ja) | 半導体装置の製造方法 | |
| JPS61147550A (ja) | 半導体装置の製造方法 | |
| JPH03198365A (ja) | 半導体装置の製造方法 |