JPS6046036A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6046036A JPS6046036A JP58153873A JP15387383A JPS6046036A JP S6046036 A JPS6046036 A JP S6046036A JP 58153873 A JP58153873 A JP 58153873A JP 15387383 A JP15387383 A JP 15387383A JP S6046036 A JPS6046036 A JP S6046036A
- Authority
- JP
- Japan
- Prior art keywords
- silanol solution
- glass layer
- plasma
- layer
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 8
- 239000011521 glass Substances 0.000 abstract description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 7
- 239000011248 coating agent Substances 0.000 abstract description 5
- 238000000576 coating method Methods 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- 239000011574 phosphorus Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000009832 plasma treatment Methods 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に半導体基板
上の段部の平担化方法に関するものであの段部を平担化
することは配線層等の段切れ等から欠くべからざるもの
である。そのための方法として、シラノール溶液の塗布
による膜形成が用いられることが多い。
上の段部の平担化方法に関するものであの段部を平担化
することは配線層等の段切れ等から欠くべからざるもの
である。そのための方法として、シラノール溶液の塗布
による膜形成が用いられることが多い。
すなわち、第１図に示すように、半導体基板１上Ｋ例え
ば配線層としての多結晶シリコン層１を選択的に形成し
た場合（第１図（４））、該層１によって生じる段差を
平担化するために、まず、ＣＶＤによってリンガラス（
Ｐ２Ｏ）層２を形成しく同図＠）、そして、シラノール
容液３を塗布して熱処理によシ硬化している（同図（Ｃ
１）。しかしながら、従来の方法では、シラノール溶液
とＰＳＧ膜２との密着性が悪いために、第１図０に示す
ように、塗布後の熱処理によって、この膜３にクラック
が入ってしまう。
ば配線層としての多結晶シリコン層１を選択的に形成し
た場合（第１図（４））、該層１によって生じる段差を
平担化するために、まず、ＣＶＤによってリンガラス（
Ｐ２Ｏ）層２を形成しく同図＠）、そして、シラノール
容液３を塗布して熱処理によシ硬化している（同図（Ｃ
１）。しかしながら、従来の方法では、シラノール溶液
とＰＳＧ膜２との密着性が悪いために、第１図０に示す
ように、塗布後の熱処理によって、この膜３にクラック
が入ってしまう。
本発明の目的は、シラノール溶液塗布によって形成され
るガラス層のクラック破壊を防止し得る方法を提供する
ことにある。
るガラス層のクラック破壊を防止し得る方法を提供する
ことにある。
本発明は、段差を有する半導体上をフレオン系がスプラ
ズマ（ＯＦ、＋０．）で処理してシラノール溶液を塗布
することを特徴とする特 これによりて、シラノール溶液によるガラス層と下地層
との密着性が良くなシ、クラックの発生を防止すること
ができる。
ズマ（ＯＦ、＋０．）で処理してシラノール溶液を塗布
することを特徴とする特 これによりて、シラノール溶液によるガラス層と下地層
との密着性が良くなシ、クラックの発生を防止すること
ができる。
以下、本発明の実施例を示す。第２図は本発明の一実施
例であシ、第１図と同様圧して多線層配線１上にリンガ
ラス層２をＣＶＤ法によシ約１μｍ形成する（第２図（
６）、＠）。次に、第２図０で示すように、ＣＦ、＋０
．プラズマ処理４を施す。この後、シラノール溶液を回
転塗布し、３００℃で６０分、９００℃で６０分の熱処
理を施してガラス層３を形成し、これによってリンガラ
ス層２の平担化をはかったものである。プラズマ処理に
より、ガラス層３とリンガラス層２との密着性がよくな
シ、クラック発生が防止される。
例であシ、第１図と同様圧して多線層配線１上にリンガ
ラス層２をＣＶＤ法によシ約１μｍ形成する（第２図（
６）、＠）。次に、第２図０で示すように、ＣＦ、＋０
．プラズマ処理４を施す。この後、シラノール溶液を回
転塗布し、３００℃で６０分、９００℃で６０分の熱処
理を施してガラス層３を形成し、これによってリンガラ
ス層２の平担化をはかったものである。プラズマ処理に
より、ガラス層３とリンガラス層２との密着性がよくな
シ、クラック発生が防止される。
この様に、本発明を用いれば、半導体基板上の段部をな
だらかＫすることが出来、その後の工程において良好な
配線が形成できる。
だらかＫすることが出来、その後の工程において良好な
配線が形成できる。
なお本実施例では、シラノール溶液塗布膜の熱処理は９
００℃で行っているが、用途に応じ適当な温度で良い。
００℃で行っているが、用途に応じ適当な温度で良い。
また、シラノール溶液中には、リン等の不純物を添加し
ておいても良い。
ておいても良い。
第１図（５）乃至０は従来例を示す工程断面図、第２図
（５）乃至０は本発明の一実施例を示す工程断面図であ
る。 １・・・・・・多結晶シリコン層、２・・・・・・リン
ガラス膜、３・・・・・・シラノール溶液塗布により形
成されたガラス膜、４・・・・・・ＣＦ、十〇、プラズ
マ。 Ｚ ｌ 図 （Ａ） （β） （Ｃ） 身 力！倶 公、゛ ／／ 箭 ？ 図
（５）乃至０は本発明の一実施例を示す工程断面図であ
る。 １・・・・・・多結晶シリコン層、２・・・・・・リン
ガラス膜、３・・・・・・シラノール溶液塗布により形
成されたガラス膜、４・・・・・・ＣＦ、十〇、プラズ
マ。 Ｚ ｌ 図 （Ａ） （β） （Ｃ） 身 力！倶 公、゛ ／／ 箭 ？ 図
Claims (1)
- 半導体上の段部を平担化するためにシラノール溶液を塗
布する工程を有する半導体装置の製造方法において、フ
レオン系ガスプラズマ雰囲気中にさらした後に前記シラ
ノール溶液を塗布することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153873A JPS6046036A (ja) | 1983-08-23 | 1983-08-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153873A JPS6046036A (ja) | 1983-08-23 | 1983-08-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6046036A true JPS6046036A (ja) | 1985-03-12 |
Family
ID=15571971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58153873A Pending JPS6046036A (ja) | 1983-08-23 | 1983-08-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046036A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61240636A (ja) * | 1985-04-17 | 1986-10-25 | Seiko Epson Corp | 半導体装置の製造方法 |
| US5376591A (en) * | 1992-06-05 | 1994-12-27 | Semiconductor Process Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| WO1999039383A1 (en) * | 1998-01-28 | 1999-08-05 | Trikon Equipments Limited | Method for treating silicon-containing polymer layers |
| US5985750A (en) * | 1997-05-23 | 1999-11-16 | Nec Corporation | Manufacturing method of semiconductor device |
| JP2011253846A (ja) * | 2010-05-31 | 2011-12-15 | Nichia Chem Ind Ltd | 発光装置及びその製造方法 |
-
1983
- 1983-08-23 JP JP58153873A patent/JPS6046036A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61240636A (ja) * | 1985-04-17 | 1986-10-25 | Seiko Epson Corp | 半導体装置の製造方法 |
| US5376591A (en) * | 1992-06-05 | 1994-12-27 | Semiconductor Process Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US5985750A (en) * | 1997-05-23 | 1999-11-16 | Nec Corporation | Manufacturing method of semiconductor device |
| WO1999039383A1 (en) * | 1998-01-28 | 1999-08-05 | Trikon Equipments Limited | Method for treating silicon-containing polymer layers |
| JP2011253846A (ja) * | 2010-05-31 | 2011-12-15 | Nichia Chem Ind Ltd | 発光装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5850417B2 (ja) | 半導体装置の製造方法 | |
| JPS6046036A (ja) | 半導体装置の製造方法 | |
| JPH09186155A (ja) | 半導体素子の製造方法 | |
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JPS61180458A (ja) | 半導体装置の製造方法 | |
| JPH0799759B2 (ja) | 半導体装置の製造方法 | |
| JP2928409B2 (ja) | 半導体装置の製造方法 | |
| JP2808401B2 (ja) | 半導体装置の製造方法 | |
| JPH0419707B2 (ja) | ||
| JPS6174352A (ja) | 多層配線を有する半導体装置の製造方法 | |
| JPH11251312A (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPS6146056B2 (ja) | ||
| JPH0494127A (ja) | 半導体装置の製造方法 | |
| JPS62154643A (ja) | 半導体装置の製造方法 | |
| KR910000807Y1 (ko) | 반도체소자의 다층배선구조 | |
| JPS6197945A (ja) | 多層配線の形成方法 | |
| JPH0555455A (ja) | 半導体装置の製造方法 | |
| JPS61232636A (ja) | 半導体装置の製造方法 | |
| JPS6321850A (ja) | 半導体装置の製造方法 | |
| JPH11274296A (ja) | 多層配線構造及びその形成方法 | |
| JPH08111458A (ja) | 半導体装置およびその製造方法 | |
| JP2877151B2 (ja) | 半導体装置の製造方法 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JPS62174944A (ja) | 半導体装置の製造方法 |