JPS6146056B2 - - Google Patents
Info
- Publication number
- JPS6146056B2 JPS6146056B2 JP55156292A JP15629280A JPS6146056B2 JP S6146056 B2 JPS6146056 B2 JP S6146056B2 JP 55156292 A JP55156292 A JP 55156292A JP 15629280 A JP15629280 A JP 15629280A JP S6146056 B2 JPS6146056 B2 JP S6146056B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- conductive path
- semiconductor substrate
- multilayer wiring
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 6
- 239000009719 polyimide resin Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の多層配線方法に関する。
第１図に周知の半導体装置の多層配線構造を示
す。第１図に於いて、１は半導体基板、２は酸化
シリコン等の第１の絶縁膜、３はアルミニウムよ
り成る第１の導電路、４はポリイミド系樹脂から
成る第２の絶縁膜、５はアルミニウムより成る第
２の導電路である。
す。第１図に於いて、１は半導体基板、２は酸化
シリコン等の第１の絶縁膜、３はアルミニウムよ
り成る第１の導電路、４はポリイミド系樹脂から
成る第２の絶縁膜、５はアルミニウムより成る第
２の導電路である。
斯る多層配線では常に第２絶縁膜４と第２導電
路５の接着強度が弱い点が重要な問題となる。
路５の接着強度が弱い点が重要な問題となる。
この欠点を除去する方法として第２導電路５を
蒸着して形成する前に第２の絶縁膜４表面をプラ
ズマ処理して粗面化して第２導電路５との接着強
度を増加させることが考えられた。しかしながら
プラズマ処理は多くの工程を必要とし且つバレル
型の装置でも１回の処理枚数が50ウエハー枚と少
いのである。
蒸着して形成する前に第２の絶縁膜４表面をプラ
ズマ処理して粗面化して第２導電路５との接着強
度を増加させることが考えられた。しかしながら
プラズマ処理は多くの工程を必要とし且つバレル
型の装置でも１回の処理枚数が50ウエハー枚と少
いのである。
本発明は斯点に鑑みてなされ、きわめて量産に
適した半導体装置の多層配線方法を提供するもの
である。以下に本発明の一実施例を第２図を参照
して詳述する。
適した半導体装置の多層配線方法を提供するもの
である。以下に本発明の一実施例を第２図を参照
して詳述する。
本発明に依れば半導体基板１の第１の絶縁膜２
上に第１の導電路３を形成した後に、ポリイミド
系樹脂と第１の絶縁膜２上に塗布して硬化し第２
の絶縁膜４を形成する。然る後に第２の絶縁膜４
上にアルミニウムの如き導電金属を蒸着し約350
℃で30分間の本発明の特徴とする加熱処理を行
う。この後導電金属を選択エツチングして第２の
導電路５を形成する。
上に第１の導電路３を形成した後に、ポリイミド
系樹脂と第１の絶縁膜２上に塗布して硬化し第２
の絶縁膜４を形成する。然る後に第２の絶縁膜４
上にアルミニウムの如き導電金属を蒸着し約350
℃で30分間の本発明の特徴とする加熱処理を行
う。この後導電金属を選択エツチングして第２の
導電路５を形成する。
本発明の加熱工程に依れば第２図に示す如く約
350℃以上で著しく接着強度が増加することが明
白である。この理由は明確ではないが、第１に第
２の導電路５を形成するアルミニウムが加熱され
ることによつてポリイミド系樹脂との熱膨張係数
の違いにより表面がでこぼこになり第２の絶縁膜
４との接触面積が増加することと、第２にポリイ
ミド系樹脂とアルミニウムの結合が熱処理で安定
になることが考えられる。
350℃以上で著しく接着強度が増加することが明
白である。この理由は明確ではないが、第１に第
２の導電路５を形成するアルミニウムが加熱され
ることによつてポリイミド系樹脂との熱膨張係数
の違いにより表面がでこぼこになり第２の絶縁膜
４との接触面積が増加することと、第２にポリイ
ミド系樹脂とアルミニウムの結合が熱処理で安定
になることが考えられる。
この結果、本発明では第２の導電路５を形成す
る導電金属の蒸着後に加熱工程を付加するだけ
で、ポリイミド系樹脂と第２の導電路５との接着
力の増加を達成でき、且つ本発明の方法では１回
に200〜300ウエハー枚の処理ができ量産に適して
いる。
る導電金属の蒸着後に加熱工程を付加するだけ
で、ポリイミド系樹脂と第２の導電路５との接着
力の増加を達成でき、且つ本発明の方法では１回
に200〜300ウエハー枚の処理ができ量産に適して
いる。
第１図は周知の半導体装置の多層配線構造を説
明する断面図、第２図は本発明の方法を説明する
実験特性図である。 １は半導体基板、２は第１の絶縁膜、３は第１
の導電路、４は第２の絶縁膜、５は第２の導電
路。
明する断面図、第２図は本発明の方法を説明する
実験特性図である。 １は半導体基板、２は第１の絶縁膜、３は第１
の導電路、４は第２の絶縁膜、５は第２の導電
路。
Claims (1)
- １ 半導体基板表面の第１絶縁膜上に設けた第１
の導電路と該第１の導電路を被覆し前記第１絶縁
膜上に設けたポリイミド系樹脂より成る第２の絶
縁膜と該第２の絶縁膜上に設けた第２の導電路と
を具備する半導体装置の多層配線構造に於いて、
前記第２の絶縁膜を硬化した後前記第２の導電路
を形成する導電金属を蒸着し、前記半導体基板に
前記第２の絶縁膜と前記第２の導電路との熱膨張
係数の差により前記第２の絶縁膜表面に凹凸が生
ずる温度まで熱処理を加えることにより、前記第
２の絶縁膜と前記第２の導電路との接着面積を拡
大して両者の接着力を増すことを特徴とする半導
体装置の多層配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15629280A JPS5779648A (en) | 1980-11-05 | 1980-11-05 | Multilayer wiring of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15629280A JPS5779648A (en) | 1980-11-05 | 1980-11-05 | Multilayer wiring of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5779648A JPS5779648A (en) | 1982-05-18 |
| JPS6146056B2 true JPS6146056B2 (ja) | 1986-10-11 |
Family
ID=15624615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15629280A Granted JPS5779648A (en) | 1980-11-05 | 1980-11-05 | Multilayer wiring of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5779648A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63289839A (ja) * | 1987-05-21 | 1988-11-28 | Nec Corp | 半導体装置の製造方法 |
| JP2743366B2 (ja) * | 1988-03-04 | 1998-04-22 | 日本電気株式会社 | 樹脂層間膜を用いた多層配線構造体の製造方法 |
| JP2663662B2 (ja) * | 1990-01-31 | 1997-10-15 | 日本電気株式会社 | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54113277A (en) * | 1978-02-24 | 1979-09-04 | Hitachi Ltd | Production of semiconductor device |
-
1980
- 1980-11-05 JP JP15629280A patent/JPS5779648A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54113277A (en) * | 1978-02-24 | 1979-09-04 | Hitachi Ltd | Production of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5779648A (en) | 1982-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6146056B2 (ja) | ||
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JPS6337517B2 (ja) | ||
| JPS6046036A (ja) | 半導体装置の製造方法 | |
| JP2589994B2 (ja) | ウェーハの接着方法 | |
| JPH06267943A (ja) | 半導体装置の製造方法 | |
| JPS58135645A (ja) | 半導体装置の製造方法 | |
| JPS6174352A (ja) | 多層配線を有する半導体装置の製造方法 | |
| JPS6476736A (en) | Manufacture of semiconductor device | |
| JP2808401B2 (ja) | 半導体装置の製造方法 | |
| JPH0494127A (ja) | 半導体装置の製造方法 | |
| JPH0419707B2 (ja) | ||
| JPH01154536A (ja) | 半導体装置の製造方法 | |
| JPS57103333A (en) | Manufacture of semiconductor device | |
| JPH025551A (ja) | 半導体装置 | |
| JPH07111968B2 (ja) | 半導体装置の製造方法 | |
| JPS61251153A (ja) | 半導体装置のバンプ形成方法 | |
| JP2535577B2 (ja) | ウェ―ハの接着方法 | |
| JPS63248148A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5925245A (ja) | 半導体装置の製造方法 | |
| JPS6321850A (ja) | 半導体装置の製造方法 | |
| JPS6377139A (ja) | 絶縁膜の形成方法 | |
| JPH0311738A (ja) | 薄膜導体パターンの形成方法 | |
| JPH0611044B2 (ja) | 半導体装置の製造方法 | |
| JPS5776832A (en) | Method for forming palladium silicide |