JPS6337517B2 - - Google Patents
Info
- Publication number
- JPS6337517B2 JPS6337517B2 JP54109123A JP10912379A JPS6337517B2 JP S6337517 B2 JPS6337517 B2 JP S6337517B2 JP 54109123 A JP54109123 A JP 54109123A JP 10912379 A JP10912379 A JP 10912379A JP S6337517 B2 JPS6337517 B2 JP S6337517B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- glass layer
- film
- sog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011521 glass Substances 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 24
- 239000011229 interlayer Substances 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置における多層配線の形成
法に関する。
法に関する。
多層配線半導体装置においては、第１図を参照
し半導体基板１表面に第１層Al配線２を形成し、
この上に層間絶縁膜としてSOG（スピン・オン・
グラス）と称する粉末SiO2の粘稠溶液体を塗布
し焼き付けた第１のガラス層３とCVD（気相化学
反応堆積）法によるPSG（リン・シリケート・ガ
ラス）からなる第２のガラス層４とを積層形成
し、その上に第２層Al配線６を形成した構造が
従来より採用されている。このような多層配線で
は層間絶縁膜表面の凹凸を極力少なくするために
は、回転塗布により形成するSOG膜３をなるべ
く厚くする必要がある。ところがSOG膜厚が
1000Å以上になると第１層Al配線の熱的マイグ
レーシヨンにより生ずるヒロツクスと称する異常
突起５によつてSOG層にクラツクを発生し易い。
このクラツクのために層間耐圧が低下し、外観的
にも不良状態となつた。
し半導体基板１表面に第１層Al配線２を形成し、
この上に層間絶縁膜としてSOG（スピン・オン・
グラス）と称する粉末SiO2の粘稠溶液体を塗布
し焼き付けた第１のガラス層３とCVD（気相化学
反応堆積）法によるPSG（リン・シリケート・ガ
ラス）からなる第２のガラス層４とを積層形成
し、その上に第２層Al配線６を形成した構造が
従来より採用されている。このような多層配線で
は層間絶縁膜表面の凹凸を極力少なくするために
は、回転塗布により形成するSOG膜３をなるべ
く厚くする必要がある。ところがSOG膜厚が
1000Å以上になると第１層Al配線の熱的マイグ
レーシヨンにより生ずるヒロツクスと称する異常
突起５によつてSOG層にクラツクを発生し易い。
このクラツクのために層間耐圧が低下し、外観的
にも不良状態となつた。
本発明は上記した従来技術の欠点を取除くため
になされたものであり、その一つの目的はAlに
おけるヒロツクスを押えることであり、他の目的
はSOG膜厚を大きくしてもクラツクの発生しな
い層間絶縁膜の提供にある。
になされたものであり、その一つの目的はAlに
おけるヒロツクスを押えることであり、他の目的
はSOG膜厚を大きくしてもクラツクの発生しな
い層間絶縁膜の提供にある。
上記目的を達成するために、本発明によれば、
基板上に形成したアルミニウム配線上にシリコン
を含む溶液を塗布し、かつ焼付けすることによつ
て第１のガラス層を形成し、前記第１のガラス層
に重ねて第２のガラス層をデポジシヨンした後、
前記第２のガラス層上に延在する他の配線を形成
する多層配線形成法において、前記第１のガラス
層の形成前に前記アルミニウム配線の上面および
側面、ならびに前記アルミニウム配線が形成され
なかつた前記基板表面を覆つて、プラズマ放電に
よりシリコン窒化膜を予め形成する工程と、前記
シリコン窒化膜をストツパとして使用して前記第
１のガラス層にエツチングによりスルーホールを
形成し、該スルーホール内の前記シリコン窒化膜
を除去する工程と、前記スルーホール内を通して
前記アルミニウム配線に電気的接続する前記他の
配線を形成する工程とを含むことを特徴とする。
基板上に形成したアルミニウム配線上にシリコン
を含む溶液を塗布し、かつ焼付けすることによつ
て第１のガラス層を形成し、前記第１のガラス層
に重ねて第２のガラス層をデポジシヨンした後、
前記第２のガラス層上に延在する他の配線を形成
する多層配線形成法において、前記第１のガラス
層の形成前に前記アルミニウム配線の上面および
側面、ならびに前記アルミニウム配線が形成され
なかつた前記基板表面を覆つて、プラズマ放電に
よりシリコン窒化膜を予め形成する工程と、前記
シリコン窒化膜をストツパとして使用して前記第
１のガラス層にエツチングによりスルーホールを
形成し、該スルーホール内の前記シリコン窒化膜
を除去する工程と、前記スルーホール内を通して
前記アルミニウム配線に電気的接続する前記他の
配線を形成する工程とを含むことを特徴とする。
以下本発明を実施例にそつて具体的に説明す
る。
る。
第２図において、基板１上に第１のAl配線２
を形成し、この上にプラズマ放電を利用し300℃
で気相よりデポジシヨンしたSi3N4（シリコン窒
化物）による窒化膜７（プラズマナイトライド膜
と称す）を膜厚1500〜2000Åに形成し、次いで、
SiO2粉末を溶剤により溶いた粘稠溶液体を回転
塗布して焼付けたSOG膜３を膜厚2000〜3000Å
に形成し、さらにリンを含むSiO2をデポジシヨ
ンして膜厚4000〜6000ÅのPSG膜４を形成する。
このPSG膜の上に第２のAl配線を形成すること
で多層配線を実現する。第３図を参照した後の説
明から明らかなように、第１のAl配線２と第２
のAl配線６との間にスルーホール８を形成する
際、上述した窒化膜７は、SOG膜３に対しエツ
チングの際のストツパとして作用するので基板ま
たはAlのオーバエツチを防止するものである。
を形成し、この上にプラズマ放電を利用し300℃
で気相よりデポジシヨンしたSi3N4（シリコン窒
化物）による窒化膜７（プラズマナイトライド膜
と称す）を膜厚1500〜2000Åに形成し、次いで、
SiO2粉末を溶剤により溶いた粘稠溶液体を回転
塗布して焼付けたSOG膜３を膜厚2000〜3000Å
に形成し、さらにリンを含むSiO2をデポジシヨ
ンして膜厚4000〜6000ÅのPSG膜４を形成する。
このPSG膜の上に第２のAl配線を形成すること
で多層配線を実現する。第３図を参照した後の説
明から明らかなように、第１のAl配線２と第２
のAl配線６との間にスルーホール８を形成する
際、上述した窒化膜７は、SOG膜３に対しエツ
チングの際のストツパとして作用するので基板ま
たはAlのオーバエツチを防止するものである。
以上実施例で述べた本発明によれば、第１の
Al配線の上に形成したＰ―Si3N4はそれ自体SOG
に比して硬質でありAl配線表面に強固に接合し
Al表面にヒロツクスが生じることを防止する。
したがつてSOG膜厚を厚くしてもクラツクが発
生しなくなり、層間耐圧を高めることができる。
また、SOG，PSG，第２層アルミニウムのデポ
ジシヨン工程以降の製造工程における熱履歴によ
つて第１層アルミニウムのグレイン（Grain）が
動き層間クラツクが発生するのを防ぐこともでき
る。
Al配線の上に形成したＰ―Si3N4はそれ自体SOG
に比して硬質でありAl配線表面に強固に接合し
Al表面にヒロツクスが生じることを防止する。
したがつてSOG膜厚を厚くしてもクラツクが発
生しなくなり、層間耐圧を高めることができる。
また、SOG，PSG，第２層アルミニウムのデポ
ジシヨン工程以降の製造工程における熱履歴によ
つて第１層アルミニウムのグレイン（Grain）が
動き層間クラツクが発生するのを防ぐこともでき
る。
なお、上記実施例では膜厚，処理温度等を固定
したが、これらの値は設計によつて任意に変更で
きる。
したが、これらの値は設計によつて任意に変更で
きる。
本発明によれば下記のような諸効果がもたらさ
れる。(1)SOG膜厚を厚くしてウエハ表面の大幅
な平坦化が可能となつた。(2)SOGと第１のAl配
線が接触しないためAl線の腐食防止ができる。
(3)第３図を参照し第1Al配線２上の層間絶縁膜３
にスルーホール８をエツチングする場合に従来の
２層配線では基板のオーバエツチとともにAl配
線の側面がサイドエツチ（点線９で示す）された
が、本発明によれば、Si3N4膜７があるためにか
かる必要はない。(4)パターン誤差のためにSOG，
PSGの再生（つけ直し）は従来は不可能であつ
たがこれが可能となつた。(5)SOG，PSGのクラ
ツク防止，ヒロツクスによるAl層間の短絡を防
止できる。(6)SOGのクラツクをなくせるため外
観不良がなくなる。
れる。(1)SOG膜厚を厚くしてウエハ表面の大幅
な平坦化が可能となつた。(2)SOGと第１のAl配
線が接触しないためAl線の腐食防止ができる。
(3)第３図を参照し第1Al配線２上の層間絶縁膜３
にスルーホール８をエツチングする場合に従来の
２層配線では基板のオーバエツチとともにAl配
線の側面がサイドエツチ（点線９で示す）された
が、本発明によれば、Si3N4膜７があるためにか
かる必要はない。(4)パターン誤差のためにSOG，
PSGの再生（つけ直し）は従来は不可能であつ
たがこれが可能となつた。(5)SOG，PSGのクラ
ツク防止，ヒロツクスによるAl層間の短絡を防
止できる。(6)SOGのクラツクをなくせるため外
観不良がなくなる。
また、本発明によれば、硬質で、かつ緻密なプ
ラズマナイトライド膜が第１のAl配線を包囲す
るので、Al配線を基板に強固に固定するように
作用する。このために、Al配線が熱的影響によ
つて膨張、収縮したとしても、比較的に柔らか
く、脆いSOG膜は損傷されることがない。さら
に、プラズマナイトライド膜が介挿されるので
SOG膜との密着性が良くなる。
ラズマナイトライド膜が第１のAl配線を包囲す
るので、Al配線を基板に強固に固定するように
作用する。このために、Al配線が熱的影響によ
つて膨張、収縮したとしても、比較的に柔らか
く、脆いSOG膜は損傷されることがない。さら
に、プラズマナイトライド膜が介挿されるので
SOG膜との密着性が良くなる。
本発明は、特に、第１のAl配線、SOG膜、及
びPSG膜の３者を組合わせた構造に適用して有
効であり、そのSOG膜によつて、Al配線の段差
部が埋込まれるので、SOG膜上にPSG膜を均一
にデポジシヨンすることができる。そして、
PSG膜は層間絶縁膜としての耐湿性を向上させ
るとともに、その上に配置される第２の配線との
接着性を向上させる。
びPSG膜の３者を組合わせた構造に適用して有
効であり、そのSOG膜によつて、Al配線の段差
部が埋込まれるので、SOG膜上にPSG膜を均一
にデポジシヨンすることができる。そして、
PSG膜は層間絶縁膜としての耐湿性を向上させ
るとともに、その上に配置される第２の配線との
接着性を向上させる。
本発明は多層のAl配線間の層間絶縁膜に全て
適用できる。
適用できる。
上述の説明から明らかなように、本発明によれ
ば、熱処理によつて第１層のAl配線に生ずるヒ
ロツクス（突起物）の発生を窒化膜７によつて防
止でき、また、熱処理によつて生ずるAl配線の
膨張，収縮を窒化膜７によつて防止できる。さら
に、その窒化膜７は、SOG膜にスルーホールを
形成する際、エツチングに対するストツパとして
も作用する。これによつて、第１層のAl層と第
２層のAl層の接続を完全にするものである。
ば、熱処理によつて第１層のAl配線に生ずるヒ
ロツクス（突起物）の発生を窒化膜７によつて防
止でき、また、熱処理によつて生ずるAl配線の
膨張，収縮を窒化膜７によつて防止できる。さら
に、その窒化膜７は、SOG膜にスルーホールを
形成する際、エツチングに対するストツパとして
も作用する。これによつて、第１層のAl層と第
２層のAl層の接続を完全にするものである。
第１図は従来の２層配線の例を示す断面図、第
２図は本発明による２層配線の例を示す断面図、
第３図は本発明による多層配線で層間絶縁膜にス
ルーホールを設けた場合の例を示す断面図であ
る。 １…基板、２…第１層のAl配線、３…SOG膜、
４…PSG膜、５…ヒロツクス、６…第２層のAl
配線、７…Si3N4膜、８…スルーホール。
２図は本発明による２層配線の例を示す断面図、
第３図は本発明による多層配線で層間絶縁膜にス
ルーホールを設けた場合の例を示す断面図であ
る。 １…基板、２…第１層のAl配線、３…SOG膜、
４…PSG膜、５…ヒロツクス、６…第２層のAl
配線、７…Si3N4膜、８…スルーホール。
Claims (1)
- １ 基板上に形成したアルミニウム配線上にシリ
コンを含む溶液を塗布し、かつ焼付けすることに
よつて第１のガラス層を形成し、前記第１のガラ
ス層に重ねて第２のガラス層をデポジシヨンした
後、前記第２のガラス層上に延在する他の配線を
形成する多層配線形成法において、前記第１のガ
ラス層の形成前に前記アルミニウム配線の上面お
よび側面、ならびに前記アルミニウム配線が形成
されなかつた前記基板表面を覆つて、プラズマ放
電によりシリコン窒化膜を予め形成する工程と、
前記シリコン窒化膜をストツパとして使用して前
記第１のガラス層にエツチングによりスルーホー
ルを形成し、該スルーホール内の前記シリコン窒
化膜を除去する工程と、前記スルーホール内を通
して前記アルミニウム配線に電気的接続する前記
他の配線を形成する工程とを含むことを特徴とす
る多層配線形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10912379A JPS5633899A (en) | 1979-08-29 | 1979-08-29 | Method of forming multilayer wire |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10912379A JPS5633899A (en) | 1979-08-29 | 1979-08-29 | Method of forming multilayer wire |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31198087A Division JPS63158853A (ja) | 1987-12-11 | 1987-12-11 | 多層配線形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5633899A JPS5633899A (en) | 1981-04-04 |
| JPS6337517B2 true JPS6337517B2 (ja) | 1988-07-26 |
Family
ID=14502135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10912379A Granted JPS5633899A (en) | 1979-08-29 | 1979-08-29 | Method of forming multilayer wire |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5633899A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58176997A (ja) * | 1982-04-12 | 1983-10-17 | 株式会社日立製作所 | 複数層配線構造及びサ−マルヘツド |
| JPS604239A (ja) * | 1983-06-22 | 1985-01-10 | Nec Corp | 半導体装置及びその製造方法 |
| US4514647A (en) * | 1983-08-01 | 1985-04-30 | At&T Bell Laboratories | Chipset synchronization arrangement |
| US4686000A (en) * | 1985-04-02 | 1987-08-11 | Heath Barbara A | Self-aligned contact process |
| JPS62154643A (ja) * | 1985-12-26 | 1987-07-09 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6297421A (ja) * | 1986-08-12 | 1987-05-06 | Nippon Gakki Seizo Kk | パルスｆｍ検波回路 |
| JPH079388Y2 (ja) * | 1987-07-25 | 1995-03-06 | カシオ計算機株式会社 | 薄膜トランジスタ |
| JPH079389Y2 (ja) * | 1987-07-25 | 1995-03-06 | カシオ計算機株式会社 | 薄膜トランジスタ |
| JPH07277U (ja) * | 1993-06-07 | 1995-01-06 | 株式会社勝見商会 | ミシンの垂直全回転釜 |
| US5719517A (en) * | 1993-06-29 | 1998-02-17 | Mitsubishi Denki Kabushiki Kaisha | Clock generating circuit for digital circuit operating in synchronism with clock, semiconductor integrated circuit including them, and logical gate used for them |
| US5702981A (en) * | 1995-09-29 | 1997-12-30 | Maniar; Papu D. | Method for forming a via in a semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323584A (en) * | 1976-08-17 | 1978-03-04 | Nec Corp | Production of semiconductor device |
| JPS5365088A (en) * | 1976-11-22 | 1978-06-10 | Nec Corp | Semiconductor device |
-
1979
- 1979-08-29 JP JP10912379A patent/JPS5633899A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323584A (en) * | 1976-08-17 | 1978-03-04 | Nec Corp | Production of semiconductor device |
| JPS5365088A (en) * | 1976-11-22 | 1978-06-10 | Nec Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5633899A (en) | 1981-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3211950B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6337517B2 (ja) | ||
| JPH0121626B2 (ja) | ||
| WO1987002828A1 (en) | Glass intermetal dielectric | |
| JP2695324B2 (ja) | 半導体装置の製造方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| JPH06267943A (ja) | 半導体装置の製造方法 | |
| JPH0691160B2 (ja) | 多層配線の形成方法 | |
| EP0497306B1 (en) | Insulating film manufacturing method for a semiconductor device | |
| JPH0586661B2 (ja) | ||
| JP3259363B2 (ja) | 半導体装置のボンディングパッド構造の形成方法 | |
| JPH0330992B2 (ja) | ||
| JPH04731A (ja) | 半導体装置及びその製造方法 | |
| JPH0419707B2 (ja) | ||
| JPS6227745B2 (ja) | ||
| KR930011112B1 (ko) | 평탄화된 금속배선 형성방법 | |
| JP2937675B2 (ja) | 半導体装置の製造方法 | |
| JPS60113444A (ja) | 多層配線構造 | |
| JPH0669038B2 (ja) | 半導体装置の製造方法 | |
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| KR940007067B1 (ko) | Sog를 이용한 층간 절연막 평탄화 방법 | |
| JPH05121406A (ja) | 半導体の平坦化方法 | |
| JPH07111968B2 (ja) | 半導体装置の製造方法 | |
| KR20050116427A (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| JPH09167761A (ja) | Ｓｏｇ膜の形成方法 |