JPS6227745B2 - - Google Patents

Info

Publication number
JPS6227745B2
JPS6227745B2 JP2877080A JP2877080A JPS6227745B2 JP S6227745 B2 JPS6227745 B2 JP S6227745B2 JP 2877080 A JP2877080 A JP 2877080A JP 2877080 A JP2877080 A JP 2877080A JP S6227745 B2 JPS6227745 B2 JP S6227745B2
Authority
JP
Japan
Prior art keywords
layer
wiring
organo
siloxane resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2877080A
Other languages
English (en)
Other versions
JPS56125857A (en
Inventor
Hiroshi Tokunaga
Kazuo Tokitomo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2877080A priority Critical patent/JPS56125857A/ja
Publication of JPS56125857A publication Critical patent/JPS56125857A/ja
Publication of JPS6227745B2 publication Critical patent/JPS6227745B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法にかかり、詳し
くは半導体装置の製造工程に於ける多層配線の形
成方法に関する。
大規模集積回路(LSI)等の極めて微細な構造
を有する半導体装置の製造に際し、半導体基板面
の凹凸は金属配線の断線や変形を誘起するので好
ましくない。そして特に金属配線の層数が増す程
凹凸の差が大きくなるので、このような多層配線
を形成せしめる際には基板面の平坦化をはかるこ
とが極めて重要になつて来る。
従来基板面の平坦化をはかる方法としては(i)ア
ルミニウム(Al)等の金属配線の側面を陽極酸
化等により酸化させて、金属配線間の凹部を該酸
化物により埋める方法、(ii)珪素メチルを主成分と
するスピン・オン・グラスを塗布して凹部を埋め
る方法、(iii)リフト・オフ法を用いて配線間の凹部
のみに絶縁物層を選択形成させて凹部を埋める方
法等があるが、(i)の方法に於ては酸化物層の絶縁
性が充分でなく、又(ii)の方法では凹部を充たすよ
うな厚い被着層の形成が困難なため凹凸面が充分
に解消されず、更に(iii)の方法に於ては金属配線と
凹部に形成せしめた絶縁物層との間に、上層に形
成せしめる金属配線の品質上無視できない程度の
隙き間が形成される等何れの方法も何らかの問題
を有しており多層配線構造の半導体装置の製造歩
留まりや信頼性の低下を招いていた。
本発明は上記問題点に鑑み、隣接する下層金属
配線同士の絶縁性が極めて良く、然も上層金属配
線の形成面の平坦度を充分確保することができる
凹部修正工程を含む多層配線構造の半導体装置の
製造方法を提供する。
即ち本発明は多層配線構造の半導体装置の製造
方法に於て、下層の配線を形成せしめた半導体基
板上に、該下層の配線間の凹部を埋めてオルガ
ノ・シロキサン樹脂層を形成し、次いで該基板面
に無機絶縁物層を形成し、次いで該無機絶縁物層
に配線層間接続窓を形成し、次いで該無機絶縁物
層上に前記配線層間接続窓に於て下層配線と接続
する上層配線を形成することを特徴とする。
以下本発明を第1図乃至第6図に示す一実施例
の工程断面図に従つて詳細に説明する。
本発明の方法は第1図に示すように、PN接合
(あるいはシヨツトキーバリヤ接触等)が形成さ
れた半導体基板(又は層)1表面に、該PN接合
の一方の領域の一部を表出して二酸化シリコン
(SiO2)等からなる絶縁膜2が形成された状態に
おいて、該絶縁膜2上及び表出された半導体領域
上に例えば厚さ0.8〔μm〕程度の下層アルミニ
ウム(Al)配線3を形成する。次いで該半導体
基板の表面に、分子量、硬化反応の種類、分子間
相互作用等の点からレベリング性が優れているオ
ルガノ・シロキサン樹脂(1式参照)の高濃度ア
ルコール溶液を、下層Al配線3とほぼ等しい平
面塗布厚さ例えば0.7〔μm〕程度の厚さに回転
塗布して後、該基板を窒素(N2)中に於て例えば
100〔℃〕30〔分〕程度加熱してオルガノ・シロ
キサン樹脂に含まれる溶剤を蒸発除去せしめて
後、更にN2中で例えば450〔℃〕で60〔分〕程度
加熱してオルガノ・シロキサン樹脂のキユアーを
行い、下層Al配線3の間の凹部を埋める下層Al
配線3の厚さより僅かに薄い高絶縁性を有するオ
ルガノ・シロキサン樹脂層4を形成させる。そし
てこの際下層Al配線3上にも0.2〔μm〕程度の
極めて薄いオルガノ・シロキサン樹脂層が被着す
る。
次いで上記オルガノ・シロキサン樹脂層4の表
面全体を、例えば四弗化炭素(CF4)に5〔%〕
程度の酸素(O2)を混合した0.8〜1〔Torr〕程
度の圧を有するエツチング・ガス中で、13.56
〔MHz〕300〔W〕の条件で約10〔分〕程度一様
にプラズマ・エツチングして、第2図に示すよう
に下層Al配線3の上面をオルガノ・シロキサン
層4面に表出せしめる。
次いで例えばモノシラン(SiH4)とアンモニア
(NH3)を主成分とする反応ガスを用いる化学気相
成長(CVD)法により約300〔℃〕程度の温度
で、第3図に示すように基板面に約1〔μm〕程
度の厚さの窒化シリコン(Si3N4)層5からなる層
間絶縁物層を形成する。
次いで第4図に示すように上記Si3N4層5上に
フオト・プロセスにより配線接続窓形成用のフオ
ト・レジスト・マスク層6を形成して後、例えば
CF4に5〔%〕程度のO2を混合したエツチング・
ガスを用いてプラズマ・エツチングを行つて、所
望の下層Al配線3上のSi3N4層5に配線接続窓7
を形成する。
次いでO2プラズマ・アツシヤを用いて基板上
のフオト・レジスト・マスク層6を除去して、第
5図に示すようにSi3N4層5を表出せしめる。
そしてオルガノ・シロキサン樹脂層4はO2
ラズマに曝されるとクラツクが発生する性質があ
るが、本発明の方法に於ては上述のようにO2
ラズマ・アツシングに際してオルガノ・シロキサ
ン樹脂層4は厚いSi3N4層5により完全に覆われ
ているので、クラツク発生による層の劣化がな
く、従つてオルガノ・シロキサン樹脂層4により
隔てられている下層Al配線3の間には電気的に
極めて高い絶縁性が確保される。
次いで上記Si3N4層5上に蒸着等の方法により
例えば0.8〔μm〕程度の厚さのAl層を被着し、
フオト・エツチング法により前記Al層をパター
ンニングして第6図に示すようにSi3N4層5上に
配線接続窓7に於て下層Al配線3に接続する上
層Al配線8を形成せしめる。
そして該上層Al配線8を被着させるSi3N4層5
からなる層間絶縁層は、オルガノ・シロキサン樹
脂により下層Al配線の間に形成される凹部が殆
んど埋められた基板面に形成されるので、該
Si3N4層5の表面に形成される凹凸段差は極めて
少くなり、従つて該Si3N4層5上に被着せしめた
Al層をパターンニングする際にパターン変形を
生ずることがなく、又上層Al配線が凹凸段差部
に於て断線することもなくなる。
上記実施例に於ては本発明を2層配線を形成す
る場合について説明したが、本発明の方法は3層
以上の多層配線に適用すれば更に効果的である。
又、層間絶縁物層としてはスパツタ二酸化シリ
コン(SiO2)或いは燐珪酸ガラス(PSG)等も使
用できる。
更に本発明は、前記半導体層1が半導体基板上
に成長されたエピタキシヤル層であるバイポーラ
半導体集積回路素子等に有効に適用することがで
きる。
以上説明したように本発明によれば多層配線構
造の半導体装置を形成する際金属配線の変形や断
線が防止できるので、LSI等の半導体装置の製造
歩留まりや信頼性の向上をはかることができる。
【図面の簡単な説明】
第1図乃至第6図は本発明の一実施例の工程断
面図である。 図において、1は半導体基板又は層、2は絶縁
膜、3は下層配線層、4はオルガノ・シロキサン
樹脂層、5は窒化シリコン(Si3N4)層、6はフオ
ト・レジスト・マスク層、7は配線接続窓、8は
上層配線層を表わす。

Claims (1)

    【特許請求の範囲】
  1. 1 多層配線構造の半導体装置の製造方法に於
    て、下層の配線を形成せしめた半導体基板上に、
    該下層の配線間の凹部を埋めてオルガノ・シロキ
    サン樹脂層を形成し、次いで該基板上に無機絶縁
    層を形成し、次いで該無機絶縁層に配線接続窓を
    形成し、次いで該無機絶縁層上に前記配線接続窓
    に於て下層配線と接続する上層配線を形成する工
    程を有することを特徴とする半導体装置の製造方
    法。
JP2877080A 1980-03-07 1980-03-07 Manufacture of semiconductor device Granted JPS56125857A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2877080A JPS56125857A (en) 1980-03-07 1980-03-07 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2877080A JPS56125857A (en) 1980-03-07 1980-03-07 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS56125857A JPS56125857A (en) 1981-10-02
JPS6227745B2 true JPS6227745B2 (ja) 1987-06-16

Family

ID=12257636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2877080A Granted JPS56125857A (en) 1980-03-07 1980-03-07 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS56125857A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138940A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置の製造方法
JPS6325929A (ja) * 1986-07-17 1988-02-03 Nec Corp 半導体集積回路

Also Published As

Publication number Publication date
JPS56125857A (en) 1981-10-02

Similar Documents

Publication Publication Date Title
US4894351A (en) Method for making a silicon IC with planar double layer metal conductors system
KR100206630B1 (ko) 반도체장치의 제조방법
JPH08148559A (ja) 絶縁膜を有する半導体装置の製造方法
JP3211950B2 (ja) 半導体装置およびその製造方法
JP2518435B2 (ja) 多層配線形成法
JPH03200329A (ja) スピンオンガラスをシリレートする方法
JPH0530050B2 (ja)
JPH11176814A (ja) 半導体装置の製造方法
JP3077990B2 (ja) 半導体装置の製造方法
US5821162A (en) Method of forming multi-layer wiring utilizing SOG
JPS6337517B2 (ja)
JPS6227745B2 (ja)
JPH06267943A (ja) 半導体装置の製造方法
JPH0330992B2 (ja)
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JP2560623B2 (ja) 半導体装置の製造方法
JPH0419707B2 (ja)
JP3368445B2 (ja) 半導体装置の製造方法
JP2783898B2 (ja) 半導体装置の製造方法
JPH11168141A (ja) 半導体装置及びその製造方法
TW413899B (en) Manufacturing process of unlanded via
JP2942063B2 (ja) 半導体装置の製造方法
JPH06349951A (ja) 半導体装置の製造方法
JPH11260916A (ja) 半導体装置及びその製造方法
JPH05160126A (ja) 多層配線形成法