JPH0530050B2 - - Google Patents
Info
- Publication number
- JPH0530050B2 JPH0530050B2 JP58138312A JP13831283A JPH0530050B2 JP H0530050 B2 JPH0530050 B2 JP H0530050B2 JP 58138312 A JP58138312 A JP 58138312A JP 13831283 A JP13831283 A JP 13831283A JP H0530050 B2 JPH0530050 B2 JP H0530050B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- wiring layer
- inorganic insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010410 layer Substances 0.000 claims description 40
- 239000011229 interlayer Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 31
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- 238000002161 passivation Methods 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- 239000000377 silicon dioxide Substances 0.000 description 14
- 229920001721 polyimide Polymers 0.000 description 9
- 239000009719 polyimide resin Substances 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 239000008188 pellet Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229920006280 packaging film Polymers 0.000 description 3
- 239000012785 packaging film Substances 0.000 description 3
- 239000005011 phenolic resin Substances 0.000 description 3
- 229920001568 phenolic resin Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- NWZSZGALRFJKBT-KNIFDHDWSA-N (2s)-2,6-diaminohexanoic acid;(2s)-2-hydroxybutanedioic acid Chemical compound OC(=O)[C@@H](O)CC(O)=O.NCCCC[C@H](N)C(O)=O NWZSZGALRFJKBT-KNIFDHDWSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 241001235534 Graphis <ascomycete fungus> Species 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- IKDUDTNKRLTJSI-UHFFFAOYSA-N hydrazine monohydrate Substances O.NN IKDUDTNKRLTJSI-UHFFFAOYSA-N 0.000 description 1
- 229960002050 hydrofluoric acid Drugs 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000004017 vitrification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体基板上に形成される上部膜構
造の改善された半導体装置に関するもので、特に
金属膜からなる多層配線を有する半導体装置に関
する。
造の改善された半導体装置に関するもので、特に
金属膜からなる多層配線を有する半導体装置に関
する。
従来の多層配線構造を有する半導体装置の層間
絶縁膜およびフアイナルパツシベーシヨン膜の形
成技術のひとつとして、塗布絶縁膜およびポリイ
ミド系樹脂膜を使用したものがある。次にその一
例を簡単に説明する。
絶縁膜およびフアイナルパツシベーシヨン膜の形
成技術のひとつとして、塗布絶縁膜およびポリイ
ミド系樹脂膜を使用したものがある。次にその一
例を簡単に説明する。
まず、第１図に示すように、周知の手法を用い
て、半導体装置１１上の例えばシリコン酸化膜等
の第１絶縁膜１２上にアルミニウム合金からなる
第１金属配線層１３を形成する。次に、下層とな
る第１金属配線層１３が耐えられる温度範囲で行
なわれるプラズマCVD（Chemieal Vapour
Deposition）法を用いて主層間絶縁膜となる約
0.8μｍの膜厚のプラズマシリコン窒化膜１４を堆
積形成する。続いて、プラズマシリコン窒化膜１
４表面の段差を解消する目的で、副層間絶縁膜と
して約0.6μｍの膜厚の例えば商品名OCD （但
し は商品名を示す）等のSiO2系樹脂被膜（以
下シリカフイルムと称す）１５を塗布し、熱処理
により硬化させる。
て、半導体装置１１上の例えばシリコン酸化膜等
の第１絶縁膜１２上にアルミニウム合金からなる
第１金属配線層１３を形成する。次に、下層とな
る第１金属配線層１３が耐えられる温度範囲で行
なわれるプラズマCVD（Chemieal Vapour
Deposition）法を用いて主層間絶縁膜となる約
0.8μｍの膜厚のプラズマシリコン窒化膜１４を堆
積形成する。続いて、プラズマシリコン窒化膜１
４表面の段差を解消する目的で、副層間絶縁膜と
して約0.6μｍの膜厚の例えば商品名OCD （但
し は商品名を示す）等のSiO2系樹脂被膜（以
下シリカフイルムと称す）１５を塗布し、熱処理
により硬化させる。
次いで、例えばRIE（Reactive Ion Etching）
法を用いた通常のリソグラフイ技術を用いて、第
２図に示すように上記主副層間絶縁膜すなわちプ
ラズマシリコン窒化膜１４とシリカフイルム１５
の積層膜をパターニングし、スルーホール等を形
成し、パターニングに用いたレジスト膜をO2プ
ラズマで除去する。
法を用いた通常のリソグラフイ技術を用いて、第
２図に示すように上記主副層間絶縁膜すなわちプ
ラズマシリコン窒化膜１４とシリカフイルム１５
の積層膜をパターニングし、スルーホール等を形
成し、パターニングに用いたレジスト膜をO2プ
ラズマで除去する。
最後に第３図に示すように通常の手法により、
純アルミニウムよりなる第２金属配線層１６を形
成した後、この基板の上面全面にポリイミド系樹
脂溶液をスピンコートし、熱処理により硬化させ
フアイナルパツシベーシヨン膜として膜厚が約
2.0μのポリイミド系樹脂膜１７を形成する。そし
て、抱水ヒドラジン系エツチング液を用いた通常
のリソグラフイ法を用いてこのポリイミド系樹脂
膜１７をパターニングしポンデイングパツト部等
を開孔する。その後、例えば有機系レジスト剥離
液により上記パターニングに用いたネガレジスト
を剥離し、最終熱処理を施す。
純アルミニウムよりなる第２金属配線層１６を形
成した後、この基板の上面全面にポリイミド系樹
脂溶液をスピンコートし、熱処理により硬化させ
フアイナルパツシベーシヨン膜として膜厚が約
2.0μのポリイミド系樹脂膜１７を形成する。そし
て、抱水ヒドラジン系エツチング液を用いた通常
のリソグラフイ法を用いてこのポリイミド系樹脂
膜１７をパターニングしポンデイングパツト部等
を開孔する。その後、例えば有機系レジスト剥離
液により上記パターニングに用いたネガレジスト
を剥離し、最終熱処理を施す。
上記のような２層以上の金属配線層を有する半
導体装置においては次のような問題があつた。
導体装置においては次のような問題があつた。
まず、金属配線層間の絶縁膜としては、下層の
アルミニウムを主成分とする金属配線層が耐えら
れるように、比較的低温で形成可能なプラズマ法
によりシリコン窒化膜１４を主層間膜として形成
する。ところがこのプラズマCVD法により形成
された膜には、その下地の段差部に起因して第１
図のａで示すようにかなり急峻な段差構造が形成
される。このような急峻な段差構造を有する膜表
面に第２層目の金属配線層を形成すると、上記段
差構造部分で第２層目の金属配線層が段切れを起
こす恐れがあるため、表面平坦化を図る目的で、
前述のようにシリカフイルム１５を副層間絶縁膜
として塗布形成し、この副層間絶縁膜上に第２金
属配線層１６を形成している。しかしながらこの
ような副層間絶縁膜を使用すると基板の表面に形
成するフアイナルパツシベーシヨン膜として、耐
湿性、不純物阻止性、耐傷性等の機械的強度の点
で優れた例えばSi3N4等のような硬質な無機系絶
縁物からなるパツシベーシヨン膜を使用すること
ができず、弾性、伸び率の高い例えばポリイミド
系樹脂膜等の有機系樹脂膜しか使用できなかつ
た。
アルミニウムを主成分とする金属配線層が耐えら
れるように、比較的低温で形成可能なプラズマ法
によりシリコン窒化膜１４を主層間膜として形成
する。ところがこのプラズマCVD法により形成
された膜には、その下地の段差部に起因して第１
図のａで示すようにかなり急峻な段差構造が形成
される。このような急峻な段差構造を有する膜表
面に第２層目の金属配線層を形成すると、上記段
差構造部分で第２層目の金属配線層が段切れを起
こす恐れがあるため、表面平坦化を図る目的で、
前述のようにシリカフイルム１５を副層間絶縁膜
として塗布形成し、この副層間絶縁膜上に第２金
属配線層１６を形成している。しかしながらこの
ような副層間絶縁膜を使用すると基板の表面に形
成するフアイナルパツシベーシヨン膜として、耐
湿性、不純物阻止性、耐傷性等の機械的強度の点
で優れた例えばSi3N4等のような硬質な無機系絶
縁物からなるパツシベーシヨン膜を使用すること
ができず、弾性、伸び率の高い例えばポリイミド
系樹脂膜等の有機系樹脂膜しか使用できなかつ
た。
これは、副層間絶縁膜として形成したシリカフ
イルム１５が無機系絶縁膜に比らべ、軟質であ
り、加えて無機系絶縁膜との密着性が悪いため、
このような軟質の有機系樹脂絶縁膜上に硬質の無
機絶縁膜を形成すると、上部の無機絶縁膜が動き
易く、膜に加わるストレスによりクラツクが発生
し易くなるからである。特に、半導体チツプをモ
ールド封止する際のモールド樹脂の温度変化によ
つてパツシベーシヨン膜にストレレスが加わりク
ラツクが発生し易く、このようにクラツクが発生
したパツシベーシヨン膜では耐湿性、不純物イオ
ン阻止能力等の著しい劣化がみられる。
イルム１５が無機系絶縁膜に比らべ、軟質であ
り、加えて無機系絶縁膜との密着性が悪いため、
このような軟質の有機系樹脂絶縁膜上に硬質の無
機絶縁膜を形成すると、上部の無機絶縁膜が動き
易く、膜に加わるストレスによりクラツクが発生
し易くなるからである。特に、半導体チツプをモ
ールド封止する際のモールド樹脂の温度変化によ
つてパツシベーシヨン膜にストレレスが加わりク
ラツクが発生し易く、このようにクラツクが発生
したパツシベーシヨン膜では耐湿性、不純物イオ
ン阻止能力等の著しい劣化がみられる。
また、同様の理由から、３層以上の金属配線層
を有する装置では、第２層目以上の層間絶縁膜と
して硬質且つ無機質の絶縁膜を使用できない。も
し、使用した場合には、軟質の副層間絶縁膜上に
第１の金属配線層を挾んで形成された無機質の層
間絶縁膜が外部からのストレスにより動き、この
無機質の層間絶縁膜にクラツクが入り、さらにこ
のクラツクがこの無機質の層間絶縁膜上に形成さ
れた第２の金属配線層にまで達して配線不良を引
き起こす等の不都合を招く。
を有する装置では、第２層目以上の層間絶縁膜と
して硬質且つ無機質の絶縁膜を使用できない。も
し、使用した場合には、軟質の副層間絶縁膜上に
第１の金属配線層を挾んで形成された無機質の層
間絶縁膜が外部からのストレスにより動き、この
無機質の層間絶縁膜にクラツクが入り、さらにこ
のクラツクがこの無機質の層間絶縁膜上に形成さ
れた第２の金属配線層にまで達して配線不良を引
き起こす等の不都合を招く。
この発明は上記のような点に鑑みなされたもの
で、パツシベーシヨン膜および層間絶縁膜へのク
ラツクが低減され、これらの膜として耐湿性、耐
腐蝕性、アルカリイオン阻止力および機械的強度
等の点で優れた硬質無機系絶縁膜を備えた半導体
装置を提供し、装置の歩留りおよび信頼性の向上
を図ろうとするものである。
で、パツシベーシヨン膜および層間絶縁膜へのク
ラツクが低減され、これらの膜として耐湿性、耐
腐蝕性、アルカリイオン阻止力および機械的強度
等の点で優れた硬質無機系絶縁膜を備えた半導体
装置を提供し、装置の歩留りおよび信頼性の向上
を図ろうとするものである。
〔発明の概要〕
すなわちこの発明に係る半導体装置では、絶縁
膜等を介し下層の配線層等の適宜形成された半導
体基板の上部に主層間絶縁膜として硬質の第１無
機絶縁膜を形成し、さらにこの第１無機絶縁膜上
に表面平坦化を目的として有機系或いは無機系の
塗布絶縁膜を形成し、この塗布絶縁膜上に配線層
を形成した後、この配線層をマスクとして上記塗
布絶縁膜の露出部分をエツチングにより除去す
る。そして、この基板上に第２の層間絶縁膜或い
はフアイナルパツシベーシヨン膜として第２の硬
質無機絶縁膜を形成したものである。このような
構成にすると、第２の硬質絶縁膜が上記塗布絶縁
膜と配線層との積層構造部を挾んで第１の無機絶
縁膜に密着性および安定性良く固定され、膜への
クラツクの発生の恐れがないため、硬質無機絶縁
膜による信頼性の高い多層配線構造を形成するこ
とができる。
膜等を介し下層の配線層等の適宜形成された半導
体基板の上部に主層間絶縁膜として硬質の第１無
機絶縁膜を形成し、さらにこの第１無機絶縁膜上
に表面平坦化を目的として有機系或いは無機系の
塗布絶縁膜を形成し、この塗布絶縁膜上に配線層
を形成した後、この配線層をマスクとして上記塗
布絶縁膜の露出部分をエツチングにより除去す
る。そして、この基板上に第２の層間絶縁膜或い
はフアイナルパツシベーシヨン膜として第２の硬
質無機絶縁膜を形成したものである。このような
構成にすると、第２の硬質絶縁膜が上記塗布絶縁
膜と配線層との積層構造部を挾んで第１の無機絶
縁膜に密着性および安定性良く固定され、膜への
クラツクの発生の恐れがないため、硬質無機絶縁
膜による信頼性の高い多層配線構造を形成するこ
とができる。
以下図面を参照してこの発明の一実施例につき
説明する。第４図において、まず表面に適当なパ
ターンのシリコン酸化膜等の第１絶縁膜１２の形
成された半導体基板１１上に、通常の手法により
厚さ1.0μｍのアルミニウム・シリコン合金からな
る第１金属配線層１３を形成した後、プラズマ
CVD法（例えば条件は、ガス流量SiH4／NH3＝
60／30SCCM、キヤリアガスAr＝700SCCM、圧
力87Pa、温度320℃、RF出力320mA）により、
主層間絶縁膜となる約0.8μｍの膜厚のプラズマシ
リコン窒化膜２０を堆積し、続いてシリカフイル
ム塗布液をスピンコート法により塗布する。その
後、例えば100℃30分の乾燥処理、例えば300℃40
分のガラス化熱処理、および例えば400℃40分の
焼成処理を順に行い、上記主層間絶縁膜上に副層
間絶縁膜となる膜厚が約0.6μｍのシリカフイルム
２１を形成する。ここで、このシリカフイルム２
１は、硬化前は液状で下地膜となるプラズマシリ
コン窒化膜（主層間絶縁膜）２０の表面の凹凸を
埋め込むため、その表面はかなり平坦なものとな
る。尚、この副層間絶縁膜はシリカフイルム等の
無機系絶縁膜樹脂膜でもよいし、ポリイミド樹脂
等の有機系絶縁樹脂膜でもよい。
説明する。第４図において、まず表面に適当なパ
ターンのシリコン酸化膜等の第１絶縁膜１２の形
成された半導体基板１１上に、通常の手法により
厚さ1.0μｍのアルミニウム・シリコン合金からな
る第１金属配線層１３を形成した後、プラズマ
CVD法（例えば条件は、ガス流量SiH4／NH3＝
60／30SCCM、キヤリアガスAr＝700SCCM、圧
力87Pa、温度320℃、RF出力320mA）により、
主層間絶縁膜となる約0.8μｍの膜厚のプラズマシ
リコン窒化膜２０を堆積し、続いてシリカフイル
ム塗布液をスピンコート法により塗布する。その
後、例えば100℃30分の乾燥処理、例えば300℃40
分のガラス化熱処理、および例えば400℃40分の
焼成処理を順に行い、上記主層間絶縁膜上に副層
間絶縁膜となる膜厚が約0.6μｍのシリカフイルム
２１を形成する。ここで、このシリカフイルム２
１は、硬化前は液状で下地膜となるプラズマシリ
コン窒化膜（主層間絶縁膜）２０の表面の凹凸を
埋め込むため、その表面はかなり平坦なものとな
る。尚、この副層間絶縁膜はシリカフイルム等の
無機系絶縁膜樹脂膜でもよいし、ポリイミド樹脂
等の有機系絶縁樹脂膜でもよい。
次に第５図に示すようにRIE法（例えば条件は
ガス流量H2／CF4＝10／20SCCM、RF出力
400W、圧力1.3Pa、エツチング選択比；シリカフ
イルム／プラズマSi3N4＝１／１）を用いた通常
のリソグラフイ技術を用いて、上記主、副層間絶
縁膜に開口部を形成し、その後、上記リングラフ
イに用いたフオトレジストを例えばO2分圧
130Pa、RF出力350WのO2のプラズマエツチング
により除去する。
ガス流量H2／CF4＝10／20SCCM、RF出力
400W、圧力1.3Pa、エツチング選択比；シリカフ
イルム／プラズマSi3N4＝１／１）を用いた通常
のリソグラフイ技術を用いて、上記主、副層間絶
縁膜に開口部を形成し、その後、上記リングラフ
イに用いたフオトレジストを例えばO2分圧
130Pa、RF出力350WのO2のプラズマエツチング
により除去する。
その後、0.5％の希ふつ酸溶液により、上記シ
リカフイルム２１表面を粗面化処理する。続い
て、電子ビーム加熱式蒸着装置を用いて、例えば
蒸着条件が初期真空度2.66×10-4Pa、蒸着時真空
度600×10-3Pa、蒸着速度200Å／分の蒸着によ
り純アルミニウム膜を形成し、この純アルミニウ
ム膜上に所定パターンの図示しないフオトレジス
ト膜を形成し、アルミニウムエツチング液（例え
ばH3PO4：CH3COOH：HNO2：H2O＝50：
10：２：３）でエツチングし、さらに有機系エツ
チング液でフオトレジストを剥離し、第２金属配
線層１６を形成する。
リカフイルム２１表面を粗面化処理する。続い
て、電子ビーム加熱式蒸着装置を用いて、例えば
蒸着条件が初期真空度2.66×10-4Pa、蒸着時真空
度600×10-3Pa、蒸着速度200Å／分の蒸着によ
り純アルミニウム膜を形成し、この純アルミニウ
ム膜上に所定パターンの図示しないフオトレジス
ト膜を形成し、アルミニウムエツチング液（例え
ばH3PO4：CH3COOH：HNO2：H2O＝50：
10：２：３）でエツチングし、さらに有機系エツ
チング液でフオトレジストを剥離し、第２金属配
線層１６を形成する。
次に、第６図に示すように上記第２金属配線層
１６をエツチングマスクとして第２金属配線層１
６が形成されていない露出した部分のシリカフイ
ルム２１をRIE法（例えば条件は、ガス流量
H2／CF4＝16／22SCCM、RF出力500W、圧力
1.3Pa、エツチング選択比：シリカフイルム／プ
ラズマSi3N4＝９／１）により選択的に除去す
る。
１６をエツチングマスクとして第２金属配線層１
６が形成されていない露出した部分のシリカフイ
ルム２１をRIE法（例えば条件は、ガス流量
H2／CF4＝16／22SCCM、RF出力500W、圧力
1.3Pa、エツチング選択比：シリカフイルム／プ
ラズマSi3N4＝９／１）により選択的に除去す
る。
最後に、第７図に示すようにプラズマCVD法
（例えば条件はガス流量SiH4／NH3＝60／
300SCCM、キヤリアガスAr＝700SCCM、圧力
87Pa、温度320℃、RF出力320mA）により、基
板表面に約1.0μｍの膜厚のプラズマシリコン窒化
膜２２をフアイナルパツシベーシヨン膜として堆
積形成する。その後、フオトレジストを用いた通
常のフオトリソグラフイ技術を用いて、CVD法
（例えば条件はガス流量CF4／O2＝400／
150SCCM、マイクロ波出力330W、圧力43Pa）
により上記パツシベーシヨン膜にボンデイングパ
ツド部用等の開口部を形成する。
（例えば条件はガス流量SiH4／NH3＝60／
300SCCM、キヤリアガスAr＝700SCCM、圧力
87Pa、温度320℃、RF出力320mA）により、基
板表面に約1.0μｍの膜厚のプラズマシリコン窒化
膜２２をフアイナルパツシベーシヨン膜として堆
積形成する。その後、フオトレジストを用いた通
常のフオトリソグラフイ技術を用いて、CVD法
（例えば条件はガス流量CF4／O2＝400／
150SCCM、マイクロ波出力330W、圧力43Pa）
により上記パツシベーシヨン膜にボンデイングパ
ツド部用等の開口部を形成する。
尚、上記実施例では、２層の金属配線層を形成
し、フアイナルパツシベーシヨン膜として硬質無
機絶縁膜としてプラズマシリコン窒化膜を形成す
る場合につき述べたが、これは、３層以上の金属
配線層を形成する場合にも適用できる。その場合
には、上記実施例と同様に第１金属配線層の形成
された基板上に硬質無機絶縁膜および表面平坦化
を目的とした塗布絶縁膜を第１層目の層間絶縁膜
として積層形成した上に第２金属配線層を形成
し、この第２金属配線層をマスクとして塗布絶縁
膜を選択エツチングする。その後、第２層目の層
間絶縁膜として、上記第１層目の層間絶縁膜と同
様の構造の第２の硬質無機絶縁膜および第２の塗
布絶縁膜を形成し、第３金属配線層を形成する。
し、フアイナルパツシベーシヨン膜として硬質無
機絶縁膜としてプラズマシリコン窒化膜を形成す
る場合につき述べたが、これは、３層以上の金属
配線層を形成する場合にも適用できる。その場合
には、上記実施例と同様に第１金属配線層の形成
された基板上に硬質無機絶縁膜および表面平坦化
を目的とした塗布絶縁膜を第１層目の層間絶縁膜
として積層形成した上に第２金属配線層を形成
し、この第２金属配線層をマスクとして塗布絶縁
膜を選択エツチングする。その後、第２層目の層
間絶縁膜として、上記第１層目の層間絶縁膜と同
様の構造の第２の硬質無機絶縁膜および第２の塗
布絶縁膜を形成し、第３金属配線層を形成する。
以下に本発明による半導体装置の具体的な効果
を説明する。
を説明する。
フアイナルパツシベーシヨン膜或いは３層以
上の金属配線層を有する装置の層間絶縁膜とし
て、プラズマシリコン窒化膜等の硬質無機絶縁
膜を使用できる。すなわち、金属配線層上に形
成する層間絶縁膜或いはフアイナルパツシベー
シヨン膜がシリカフイルム等の軟質の無機系樹
脂膜或いはポリイミド系樹脂等の有機系樹脂膜
を介さずに下層のプラズマシリコン窒化膜等の
硬質無機絶縁膜を基盤として被着されるため、
モールド樹脂の温度変化等によるストレスを受
けても、上記層間絶縁膜やフアイナルパツシベ
ーシヨン膜にクラツクが発生する恐れが極めて
小さいためである。
上の金属配線層を有する装置の層間絶縁膜とし
て、プラズマシリコン窒化膜等の硬質無機絶縁
膜を使用できる。すなわち、金属配線層上に形
成する層間絶縁膜或いはフアイナルパツシベー
シヨン膜がシリカフイルム等の軟質の無機系樹
脂膜或いはポリイミド系樹脂等の有機系樹脂膜
を介さずに下層のプラズマシリコン窒化膜等の
硬質無機絶縁膜を基盤として被着されるため、
モールド樹脂の温度変化等によるストレスを受
けても、上記層間絶縁膜やフアイナルパツシベ
ーシヨン膜にクラツクが発生する恐れが極めて
小さいためである。
第８図には、順にシリコン窒化膜およびシリ
カフイルムの積層膜からなる複合層間絶縁膜を
有するものにフアイナルパツシベーシヨン膜と
して膜厚が約1.0μｍのプラズマシリコン窒化膜
を形成した従来の多層配線構造を有するペレツ
トにフエノール系樹脂（MP3000×２ ）でモ
ールドした装置と、上記発明の実施例の項で説
明したような多層配線構造を有するものにフア
イナルパツシベーシヨン膜として約1.0μｍのプ
ラズマシリコン窒化膜を形成したペレツトに上
記と同様のフエノール系樹脂でモールドした本
発明による装置とに、＋155℃→55℃の温度変化
を１サイクルとするTCT（熱サイクル試験）を
行つた結果を示す。このTCTの結果から明ら
かなように、従来の装置ではTCTが20サイク
ル以上行なわれると装置の100％にパツシベー
シヨン膜のクラツクが発生したが、本発明によ
るものでは60サイクルの試験を行つても全くク
ラツクがみられず、装置の歩留りおよび信頼性
が著しく改善された。
カフイルムの積層膜からなる複合層間絶縁膜を
有するものにフアイナルパツシベーシヨン膜と
して膜厚が約1.0μｍのプラズマシリコン窒化膜
を形成した従来の多層配線構造を有するペレツ
トにフエノール系樹脂（MP3000×２ ）でモ
ールドした装置と、上記発明の実施例の項で説
明したような多層配線構造を有するものにフア
イナルパツシベーシヨン膜として約1.0μｍのプ
ラズマシリコン窒化膜を形成したペレツトに上
記と同様のフエノール系樹脂でモールドした本
発明による装置とに、＋155℃→55℃の温度変化
を１サイクルとするTCT（熱サイクル試験）を
行つた結果を示す。このTCTの結果から明ら
かなように、従来の装置ではTCTが20サイク
ル以上行なわれると装置の100％にパツシベー
シヨン膜のクラツクが発生したが、本発明によ
るものでは60サイクルの試験を行つても全くク
ラツクがみられず、装置の歩留りおよび信頼性
が著しく改善された。
第９図には、フアイナルパツシベーシヨン膜
として膜厚が約2.0μｍのポリイミド系樹脂膜を
有する従来のペレツトと、膜厚が約1.0μｍのプ
ラズマシリコン窒化膜を有する本発明のペレツ
トとをそれぞれフエノール系樹脂（MP300×
２ ）でモールドした試料を作製し、2.5気圧
水蒸気中、20時間のPCT（飽和水蒸気中放置試
験）→85℃、−15V、20時間のBT（バイアス温
度試験）を１サイクルとする信頼性試験を行つ
た結果を示す。この第２図の結果から明らかな
ように、ポリイミド系樹脂膜をパツシベーシヨ
ン膜として有する従来の装置では、試験サイク
ル数の増加に伴い装置の不良率が増加したが、
プラズマシリコン窒化膜をパツシベーシヨン膜
とする本発明によるものでは、上記試験による
不良は全く発生せず、信頼性が極めて高いもの
である。
として膜厚が約2.0μｍのポリイミド系樹脂膜を
有する従来のペレツトと、膜厚が約1.0μｍのプ
ラズマシリコン窒化膜を有する本発明のペレツ
トとをそれぞれフエノール系樹脂（MP300×
２ ）でモールドした試料を作製し、2.5気圧
水蒸気中、20時間のPCT（飽和水蒸気中放置試
験）→85℃、−15V、20時間のBT（バイアス温
度試験）を１サイクルとする信頼性試験を行つ
た結果を示す。この第２図の結果から明らかな
ように、ポリイミド系樹脂膜をパツシベーシヨ
ン膜として有する従来の装置では、試験サイク
ル数の増加に伴い装置の不良率が増加したが、
プラズマシリコン窒化膜をパツシベーシヨン膜
とする本発明によるものでは、上記試験による
不良は全く発生せず、信頼性が極めて高いもの
である。
すなわち、本発明によるものでは、例えばプ
ラズマシリコン窒化膜等の硬質無機絶縁膜をフ
アイナルパツシベーシヨン膜として使用できる
ため、従来の装置に比らべ耐湿性、アルカリイ
オン阻止性、耐腐蝕性等の耐環境性に優れてお
り、さらに組み立て工程等における耐傷性等の
機械的強度にも優れたものである。
ラズマシリコン窒化膜等の硬質無機絶縁膜をフ
アイナルパツシベーシヨン膜として使用できる
ため、従来の装置に比らべ耐湿性、アルカリイ
オン阻止性、耐腐蝕性等の耐環境性に優れてお
り、さらに組み立て工程等における耐傷性等の
機械的強度にも優れたものである。
さらに本発明による装置は、従来の製造工程
に金属配線層をマスクとした塗布絶縁膜のエツ
チング工程を加えるだけで製造できるため、製
造工程の煩雑さを招く恐れもない。
に金属配線層をマスクとした塗布絶縁膜のエツ
チング工程を加えるだけで製造できるため、製
造工程の煩雑さを招く恐れもない。
以上のように本発明によれば、製造工程の煩雑
さを招くことなくパツシベーシヨン膜および層間
絶縁膜へのクラツクが低減され、これらのパツシ
ベーシヨン膜および層間絶縁膜として耐湿性、耐
腐蝕性、アルカリイオン阻止力および機械的強度
等の点で優れた硬質無機絶縁膜を備えた半導体装
置を提供でき、歩留りおよび信頼性の向上を図る
ことができる。
さを招くことなくパツシベーシヨン膜および層間
絶縁膜へのクラツクが低減され、これらのパツシ
ベーシヨン膜および層間絶縁膜として耐湿性、耐
腐蝕性、アルカリイオン阻止力および機械的強度
等の点で優れた硬質無機絶縁膜を備えた半導体装
置を提供でき、歩留りおよび信頼性の向上を図る
ことができる。
尚、上記実施例では、配線層がアルミニウムを
主成分とする金属である場合につき述べたが、こ
れはアルミニウム系金属に限らず例えばシリコン
等を主成分とする他のものでもよく、また、パツ
シベーシヨン膜や主層間絶縁膜もプラズマシリコ
ン窒化膜に限らず例えばシリコン酸化膜を主成分
とする硬質無機絶縁膜でもよい。
主成分とする金属である場合につき述べたが、こ
れはアルミニウム系金属に限らず例えばシリコン
等を主成分とする他のものでもよく、また、パツ
シベーシヨン膜や主層間絶縁膜もプラズマシリコ
ン窒化膜に限らず例えばシリコン酸化膜を主成分
とする硬質無機絶縁膜でもよい。
第１図乃至第３図は従来の半導体装置を製造過
程と共に示す断面図、第４図乃至第７図は本発明
の一実施例に係る半導体装置を製造過程と共に示
す断面図、第８図は本発明および従来の装置に対
するTCTサイクル試験の結果を示すグラフ、第
９図は本発明および従来の装置の信頼性試験
（PCT＋BT）の結果を示すグラフである。 １１…半導体基板、１２…第１絶縁膜、１３…
第１金属配線層、１６…第２金属配線層、２０…
プラズマシリコン窒化膜（主層間絶縁膜）、２１
…シリカフイルム（副層間絶縁膜）、２２…プラ
ズマシリコン窒化膜（フアイナルパツシベーシヨ
ン膜）。
程と共に示す断面図、第４図乃至第７図は本発明
の一実施例に係る半導体装置を製造過程と共に示
す断面図、第８図は本発明および従来の装置に対
するTCTサイクル試験の結果を示すグラフ、第
９図は本発明および従来の装置の信頼性試験
（PCT＋BT）の結果を示すグラフである。 １１…半導体基板、１２…第１絶縁膜、１３…
第１金属配線層、１６…第２金属配線層、２０…
プラズマシリコン窒化膜（主層間絶縁膜）、２１
…シリカフイルム（副層間絶縁膜）、２２…プラ
ズマシリコン窒化膜（フアイナルパツシベーシヨ
ン膜）。
Claims (1)
- 【特許請求の範囲】 １ 半導体素子形成に伴い発生した段差部を有す
る半導体基板上を覆う硬質の第１無機絶縁膜と、 前記第１無機絶縁膜より軟質で前記段差部を平
坦化するために前記第１無機絶縁膜上に設けられ
た所定パターンの塗布絶縁膜と、 前記塗布絶縁膜上に形成された配線層と、 前記配線層を覆つて形成された硬質の第２無機
絶縁膜とを具備し、 前記塗布絶縁膜のうち前記配線層により覆われ
ていない部分は除去されて前記第１および第２無
機絶縁膜は直接接触していることを特徴とする半
導体装置。 ２ 前記配線層が金属配線層であることを特徴と
する特許請求の範囲第１項記載の半導体装置。 ３ 前記第２無機絶縁膜がフアイナルパツシベー
シヨン膜であることを特徴とする特許請求の範囲
第１項または第２項記載の半導体装置。 ４ 前記第２無機絶縁膜が層間絶縁膜であること
を特徴とする特許請求の範囲第１項乃至第３項い
ずれか記載の半導体装置。 ５ 前記塗布絶縁膜は無機系絶縁樹脂膜であるこ
とを特徴とする特許請求の範囲第１項乃至第４項
いずれか記載の半導体装置。 ６ 前記塗布絶縁膜は有機系絶縁樹脂膜であるこ
とを特徴とする特許請求の範囲第１項乃至第４項
いずれか記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138312A JPS6030153A (ja) | 1983-07-28 | 1983-07-28 | 半導体装置 |
| US06/634,030 US4613888A (en) | 1983-07-28 | 1984-07-24 | Semiconductor device of multilayer wiring structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138312A JPS6030153A (ja) | 1983-07-28 | 1983-07-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6030153A JPS6030153A (ja) | 1985-02-15 |
| JPH0530050B2 true JPH0530050B2 (ja) | 1993-05-07 |
Family
ID=15218942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58138312A Granted JPS6030153A (ja) | 1983-07-28 | 1983-07-28 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4613888A (ja) |
| JP (1) | JPS6030153A (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2588417B1 (fr) * | 1985-10-03 | 1988-07-29 | Bull Sa | Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant |
| JPS62248239A (ja) * | 1986-04-22 | 1987-10-29 | Nec Corp | 半導体装置の製造方法 |
| JPH0734437B2 (ja) * | 1986-07-17 | 1995-04-12 | 日本電気株式会社 | 樹脂封止型半導体装置 |
| JPS6334955A (ja) * | 1986-07-29 | 1988-02-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPS6373648A (ja) * | 1986-09-17 | 1988-04-04 | Sanyo Electric Co Ltd | 多層配線の製造方法 |
| JPH0750737B2 (ja) * | 1987-03-02 | 1995-05-31 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2557898B2 (ja) * | 1987-07-31 | 1996-11-27 | 株式会社東芝 | 半導体装置 |
| JPH0654774B2 (ja) * | 1987-11-30 | 1994-07-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US4816616A (en) * | 1987-12-10 | 1989-03-28 | Microelectronics Center Of North Carolina | Structure and method for isolated voltage referenced transmission lines of substrates with isolated reference planes |
| JPH077783B2 (ja) * | 1988-03-18 | 1995-01-30 | 株式会社東芝 | 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置 |
| JPH0797602B2 (ja) * | 1988-05-06 | 1995-10-18 | 日本電気株式会社 | 半導体集積回路装置 |
| JP2623812B2 (ja) * | 1989-01-25 | 1997-06-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| NL8900989A (nl) * | 1989-04-20 | 1990-11-16 | Philips Nv | Halfgeleiderinrichting met een in een kunststof omhulling ingebed halfgeleiderlichaam. |
| US5034801A (en) * | 1989-07-31 | 1991-07-23 | W. L. Gore & Associates, Inc. | Intergrated circuit element having a planar, solvent-free dielectric layer |
| US5763937A (en) * | 1990-03-05 | 1998-06-09 | Vlsi Technology, Inc. | Device reliability of MOS devices using silicon rich plasma oxide films |
| US5128279A (en) * | 1990-03-05 | 1992-07-07 | Vlsi Technology, Inc. | Charge neutralization using silicon-enriched oxide layer |
| US5057897A (en) * | 1990-03-05 | 1991-10-15 | Vlsi Technology, Inc. | Charge neutralization using silicon-enriched oxide layer |
| US5602056A (en) * | 1990-03-05 | 1997-02-11 | Vlsi Technology, Inc. | Method for forming reliable MOS devices using silicon rich plasma oxide film |
| US5374833A (en) * | 1990-03-05 | 1994-12-20 | Vlsi Technology, Inc. | Structure for suppression of field inversion caused by charge build-up in the dielectric |
| DE69318880T2 (de) * | 1992-03-31 | 1998-10-08 | Sgs Thomson Microelectronics | Planarisierungsverfahren von einer integrierten Schaltung |
| EP0627763B1 (en) * | 1993-05-31 | 2004-12-15 | STMicroelectronics S.r.l. | Process for improving the adhesion between dielectric layers at their interface in semiconductor devices manufacture |
| EP0706215A3 (en) * | 1994-09-15 | 1996-11-20 | Texas Instruments Inc | Semiconductor device improvements and manufacturing |
| KR0179838B1 (ko) * | 1995-09-02 | 1999-04-15 | 문정환 | 반도체 소자의 절연막 구조 및 절연막 평탄화 방법 |
| US6171962B1 (en) * | 1997-12-18 | 2001-01-09 | Advanced Micro Devices, Inc. | Shallow trench isolation formation without planarization mask |
| US6207576B1 (en) * | 1999-01-05 | 2001-03-27 | Advanced Micro Devices, Inc. | Self-aligned dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide etch stop layer |
| KR100875170B1 (ko) * | 2007-08-09 | 2008-12-22 | 주식회사 동부하이텍 | 반도체 소자의 리세스 게이트 및 그의 형성 방법 |
| US8034702B2 (en) * | 2007-08-16 | 2011-10-11 | Micron Technology, Inc. | Methods of forming through substrate interconnects |
| US8546253B1 (en) * | 2012-03-09 | 2013-10-01 | International Business Machines Corporation | Self-aligned polymer passivation/aluminum pad |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183057A (en) * | 1981-05-06 | 1982-11-11 | Nec Corp | Semiconductor device and manufacture thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5421073B2 (ja) * | 1974-04-15 | 1979-07-27 | ||
| JPS5819129B2 (ja) * | 1975-12-10 | 1983-04-16 | 株式会社東芝 | ハンドウタイソウチノ セイゾウホウホウ |
| JPS56108247A (en) * | 1980-01-31 | 1981-08-27 | Sanyo Electric Co Ltd | Semiconductor device |
-
1983
- 1983-07-28 JP JP58138312A patent/JPS6030153A/ja active Granted
-
1984
- 1984-07-24 US US06/634,030 patent/US4613888A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183057A (en) * | 1981-05-06 | 1982-11-11 | Nec Corp | Semiconductor device and manufacture thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US4613888A (en) | 1986-09-23 |
| JPS6030153A (ja) | 1985-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0530050B2 (ja) | ||
| JPS601846A (ja) | 多層配線構造の半導体装置とその製造方法 | |
| JP2518435B2 (ja) | 多層配線形成法 | |
| JPH08148559A (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| US5517062A (en) | Stress released VLSI structure by the formation of porous intermetal layer | |
| JPH08124919A (ja) | 半導体保護膜材料およびこれを用いた半導体装置 | |
| US6660624B2 (en) | Method for reducing fluorine induced defects on a bonding pad surface | |
| JP3149739B2 (ja) | 多層配線形成法 | |
| JPH0758107A (ja) | 半導体装置の製造方法 | |
| JPH06267943A (ja) | 半導体装置の製造方法 | |
| JPH04127454A (ja) | 半導体装置 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JP2560623B2 (ja) | 半導体装置の製造方法 | |
| JPS6227745B2 (ja) | ||
| JP2737474B2 (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH03155630A (ja) | 半導体装置の製造方法 | |
| JPH02152258A (ja) | Ｌｓｉ用中間酸化膜の製造方法 | |
| JPH01206631A (ja) | 半導体装置の製造方法 | |
| JPH11168141A (ja) | 半導体装置及びその製造方法 | |
| JPS646543B2 (ja) | ||
| JP2557916B2 (ja) | 半導体装置の製造方法 | |
| JP3493863B2 (ja) | 半導体装置とその製法 | |
| JPH1197436A (ja) | 半導体集積回路のパッシベーション層形成方法 |