JPH01206631A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01206631A
JPH01206631A JP3080288A JP3080288A JPH01206631A JP H01206631 A JPH01206631 A JP H01206631A JP 3080288 A JP3080288 A JP 3080288A JP 3080288 A JP3080288 A JP 3080288A JP H01206631 A JPH01206631 A JP H01206631A
Authority
JP
Japan
Prior art keywords
insulating film
film
plasma
plasma discharge
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3080288A
Other languages
English (en)
Inventor
Yasushi Nakasaki
靖 中崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3080288A priority Critical patent/JPH01206631A/ja
Publication of JPH01206631A publication Critical patent/JPH01206631A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は半導体装置の製造方法に係り、特に半導体装
置に形成される絶縁膜の改質方法に関する。
(従来の技術) 近年、半導体装置の大容量化・高集積化に伴い。
多層配線が用いられるようになってきている。多層配線
構造の半導体装置を形成するためには、配線層と層間絶
縁膜とを繰り返し形成し、層間絶縁膜に設けられた開孔
部を介し配線層を結ばなければならない。しかし、配線
・層間膜形成を繰り返すについて段差は急峻になり、配
線抵抗の増大ひいては断線に至る恐れが生ずる。このた
め、段差を緩和し平坦化する事が行なわれている。平担
化の方法としてレジストエッチバック法、バイアススパ
ッタ法が行なわれている。前者は微細化の進行について
プロセスの制御が困難になるばかりでなく、レジスト自
体およびレジスト中の可動イオン、重金属等の不純物が
素子特性のバラつきの要因となる。後者は素子に損傷が
与えられ素子特性がバラつく。そこで流動性を有しかつ
不純物汚染の小さい液体塗布膜になる平坦化が行なわれ
ている。
塗布膜は、珪素化合物を有機溶媒中に溶解させた塗布膜
形成用液を回転塗布し、溶媒を揮発させた後、膜を緻密
化する事により形成される。通常、溶媒の揮発および膜
の緻密化は炉中で施される熱処理によって達成されてい
る。しかし緻密化が不充分であるため、プラズマ雰囲気
にさらす方法も行なわれている。ところが、プラズマ放
電時の圧力および放電開始温度によって、膜の緻密化の
進行度にバラつきを生ずる。
(発明の解決しようとする課題) 珪素化合物溶液の塗布法により形成された膜は、Si−
Oil(水酸基)、 Si−R(アルキル基)、あるい
はSi−OR(アルコキシ基)なる結合のいずれかを有
し、熱酸化法あるいはCVD法で形成された膜に比べS
i−0−Si網目が疎となり緻密度の低い膜となる。
これは膜の脱水縮合によるSi−0−Si形形成度が4
00℃以上で大であるのに対して、熱膨張係数差に起因
する熱ストレスによるクラック発生を抑制するため熱処
理温度を300℃以上に高温化できない事による。一方
、プラズマ処理では200℃以下でも300℃炉中熱処
理以上の膜の緻密化反応が達成でき、クラック発生もな
い。しかしながら、プラズマ密度はプラズマ放電時のガ
ス圧力に大きく依存し、プラズマ密度が小さいと膜の緻
密度を小さくなる。また、放電開始時のウェハ温度が7
0℃を超える場合には溶媒の揮発が急激に進行し、−層
綴密度が小さくなる。膜の緻密度が小さいと、吸湿性が
大きくなる。この吸湿水分は後工程のアルミニウム合金
スバツタ工程で再放出され、酸化アルミニウムを形成す
るため、配線の被覆性悪化、配線抵抗の増大により導通
不良の原因となる。
本発明は絶縁膜からの放出ガスを極小に抑えるために、
プラズマ放電圧力および放電開始時におけるウェハの温
度を制御することによって膜の緻密度を高めるのを目的
とした絶縁膜の改質方法を提供する。
〔発明の構成〕
(課題を解決するための手段) 本発明にかかる絶縁膜の成形方法は、基板主面上に珪素
化合物溶液塗布法により絶縁膜を形成し、この絶縁膜を
プラズマ放電ガス圧2.5Torr以下のプラズマ雰囲
気中で改質処理を施すことを特徴とするものであり、ま
た、プラズマ放電開始時点の基板温度が70℃以下であ
ることを特徴とし、さらに、前記絶縁膜がSi−0−S
i結合を主骨格とし、少なくともSiに結合した水酸基
が存在し、他にアルキル基、アルコキシ基等の有機官能
基が存在することを特徴とする。
(作 用) 塗布絶縁膜は、絶縁膜中に水酸基、アルキル基、アルコ
キシ基等が残り、膜が緻密化されていないため高い吸湿
性を示す。プラズマ雰囲気処理法によって膜表面近傍の
これらの官能基は活性化され脱離・縮合し緻密なSi−
0−Si網網目台が形成される。しかも、プラズマ放電
開始時点での基板温度が70℃以下であるため、膜内部
から溶媒が急激に揮発せずSi−0−Si網網目台形成
の核が均一に形成される。また、プラズマ放電時のガス
圧が2.5Torr以下であるため、火花電圧が低く高
密度プラズマが得られ単位時間当りの基板へのプラズマ
照射量が大きくなり、上記官能基の活性化が促進され、
膜の緻密度および緻密化速度を向上できる。
(実施例) 以下、本発明の一実施例につき第1図と第2図を参照し
て説明する。
第1図は半導体装置の製造における絶縁膜の改質方法を
示し、第1図aは第1層アルミニウム合金配線12が配
設されたシリコン基板11にプラズマCVD (化学気
相堆積法)によりプラズマCVD−Sin2膜13を堆
積形成した状態を示す。
次に、上面に珪素化合物を含む塗布膜形成溶液を塗布し
塗付絶縁膜14を形成する。この塗布絶縁膜14の膜厚
は前記第n層アルミニウム合金配線12上で2000Å
以下となった(第1図b)。
次に、シリコン基板11に対し、温度25℃(室温)に
おいてガス圧1 、7Torrの酸素ガスを流量500
d1分で流しつつ周波数13.56MHzの高周波を出
力800Wで印加し酸素プラズマ15を発生させた雰囲
気中にて100分間プラズマ処理を施したのち、シリコ
ン基板11の温度は160℃まで上昇した。前記プラズ
マ処理により、第n層アルミニウム合金配線12上の前
記塗布絶縁膜14はその膜厚方向に完全に緻密化された
(第1図C)。
次に、プラズマCVD−SiO□膜16を堆積したのち
、反応性イオンエツチング法により層間接続孔17を形
成し、スパッタ法で第n+1層アルミニウム合金層18
を形成する(第1図d)。
第2図に200 : 1希弗酸に対するエツチングレー
トで測った膜の緻密度と放電時の酸素ガス圧力との関係
を示す。ガス圧が2.5Torrを超えると膜の緻密度
は急激に減少しエツチングレートは増加する。6 To
rr以上では通常の300℃熱処理と同程度の緻密度と
なりプラズマ処理効果はほとんど認められない。
第3図に膜の緻密度とプラズマ放電開始時の基板温度と
の関係を示す。放電開始時の基板温度が70℃を超える
と膜の緻密度は減少し、150℃から開始した場合には
25℃開始の場合の2倍以上のエツチングレートを示し
た。
一7= プラズマ処理は、酸素プラズマに限定されず、窒素プラ
ズマ、アルゴンプラズマ等を用いてもより為。
〔発明の効果〕
本発明によれば、塗布絶縁膜による層間平坦化工程にお
いて、CVD−Sin2膜に近い緻密さを有する吸湿性
の低い絶縁膜を形成する事が可能となり、層間および層
内配線の配線特性および信頼性を向上できる。
【図面の簡単な説明】
第1図a ” dは本発明の一実施例にかかる絶縁膜の
改質方法を説明するためのいずれも断面図、第2図は絶
縁膜の緻密度のプラズマ放電ガス圧依存性を示す線図、
第3図は絶縁膜の緻密度とプラズマ放電開始時の基板温
度との相関を示す線図である。 1r−−−−−シリコン基板

Claims (3)

    【特許請求の範囲】
  1. (1)基板主面上に絶縁膜を形成し、この絶縁膜をプラ
    ズマ放電ガス圧2.5Torr以下のプラズマ雰囲気中
    で改質処理を施すことを特徴とする半導体装置の製造方
    法。
  2. (2)プラズマ放電開始時点の基板温度が70℃以下で
    あることを特徴とする請求項1記載の半導体装置の製造
    方法。
  3. (3)絶縁膜がSi−O−Si結合を主骨格とし、少な
    くともSiに結合した水酸基が存在し、他にアルキル基
    、アルコキシ基等の有機官能基が存在することを特徴と
    する請求項1または2のいずれかに記載の半導体装置の
    製造方法。
JP3080288A 1988-02-15 1988-02-15 半導体装置の製造方法 Pending JPH01206631A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3080288A JPH01206631A (ja) 1988-02-15 1988-02-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3080288A JPH01206631A (ja) 1988-02-15 1988-02-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01206631A true JPH01206631A (ja) 1989-08-18

Family

ID=12313811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3080288A Pending JPH01206631A (ja) 1988-02-15 1988-02-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01206631A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5100827A (en) * 1991-02-27 1992-03-31 At&T Bell Laboratories Buried antifuse
JPH0555387A (ja) * 1991-06-14 1993-03-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2015521375A (ja) * 2012-04-30 2015-07-27 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 流動性膜のための改善された緻密化

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5100827A (en) * 1991-02-27 1992-03-31 At&T Bell Laboratories Buried antifuse
JPH0555387A (ja) * 1991-06-14 1993-03-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2015521375A (ja) * 2012-04-30 2015-07-27 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 流動性膜のための改善された緻密化

Similar Documents

Publication Publication Date Title
JP2792335B2 (ja) 半導体装置の製造方法
US5496776A (en) Spin-on-glass planarization process with ion implantation
JP3070450B2 (ja) 多層配線形成法
JPH05243223A (ja) 集積回路装置の製造方法
JPH10125782A (ja) 半導体装置の製造方法
JP3173426B2 (ja) シリカ絶縁膜の製造方法及び半導体装置の製造方法
US6184123B1 (en) Method to prevent delamination of spin-on-glass and plasma nitride layers using ion implantation
JP3431454B2 (ja) 半導体装置の製造方法
JP2004200203A (ja) 半導体装置及びその製造方法
JPH10125783A (ja) 半導体装置の製造方法
JPH04234149A (ja) 半導体装置の多層配線層間絶縁膜の形成方法
JP3123449B2 (ja) 多層配線形成法
JP3399154B2 (ja) 積層絶縁膜のプラズマエッチング方法
JPH01206631A (ja) 半導体装置の製造方法
JP3877472B2 (ja) 層間絶縁膜の形成方法
JPH08306681A (ja) 平坦化塗布絶縁膜の形成方法
JP2003209169A (ja) 半導体装置の製造方法
JP2000058641A (ja) 半導体装置、その製造方法及び層間絶縁膜の形成方法
JP3166714B2 (ja) 半導体装置の製造方法
JP2883333B2 (ja) 半導体装置の製造方法
JP3869537B2 (ja) 半導体装置の製造方法及び多層配線の作製方法
JP3390890B2 (ja) 半導体装置の製造方法
KR100290468B1 (ko) 반도체소자의 금속 층간 절연막 형성방법
JPS5984570A (ja) 半導体装置用キヤパシタの製造方法
JP2557916B2 (ja) 半導体装置の製造方法