KR100290468B1 - 반도체소자의 금속 층간 절연막 형성방법 - Google Patents
반도체소자의 금속 층간 절연막 형성방법 Download PDFInfo
- Publication number
- KR100290468B1 KR100290468B1 KR1019970081154A KR19970081154A KR100290468B1 KR 100290468 B1 KR100290468 B1 KR 100290468B1 KR 1019970081154 A KR1019970081154 A KR 1019970081154A KR 19970081154 A KR19970081154 A KR 19970081154A KR 100290468 B1 KR100290468 B1 KR 100290468B1
- Authority
- KR
- South Korea
- Prior art keywords
- sog film
- film
- insulating film
- interlayer insulating
- forming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 소자의 금속 층간 절연막 형성 방법에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
반도체 소자가 고집적화 됨에 따라 금속선의 길이는 길어지고, 폭은 작아지며 금속선간의 간격은 좁아지게 되어 금속선간의 축전 용량이 커지게 된다. 이로 인해 소자의 동작 속도가 저하되고, 금속선간 전류 신호의 잡음이 커지게 되며, 전력의 손실도 커지게 되므로 전체 회로의 혼성으로 소자의 오동작을 초래하고 수율은 감소하게 된다.
3. 발명의 해결 방법의 요지
본 발명에서는 SOG막에 불소 화합물 가스 분위기에서 베이킹을 실시하여 불소가 함유된 SOG막을 형성하므로써 금속 배선간의 축전 용량을 감소시켜 축전 용량에 의한 소자의 동작 속도의 저하를 방지할 수 있어 고속 소자의 신뢰성과 수율이 향상된다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 금속 층간 절연막 형성 방법에 관한 것이다.
반도체 소자가 고집적화 될수록 금속선의 길이는 길어지고, 폭은 작아진다. 또한, 금속선간의 간격은 좁아지게 된다. 금속선의 길이(L)가 길어지거나, 금속선의 폭(W)이 작아지면 [수학식 1]에 따라 금속선의 저항(R)이 증가한다.
여기서, ρ는 비저항, H는 금속선의 높이이다.
한편, 금속선의 간격(D)이 작아지거나 금속선의 길이(L)가 길어지면 금속선간의 축전 용량(capacitance; C)도 [수학식 2]에 의해 증가한다.
여기서, ε0는 진공중의 유전율, K는 금속선간 물질의 유전율과 진공중의 유전율과의 비, H는 금속선의 높이이다.
금속선간의 전류 신호 속도의 지연 현상(signal delay)은 저항(R)과 축전 용량(C)과의 곱에 비례한다. 전류 신호 지연 현상은 회로의 응답 속도 저하를 초래하고, 고속 소자일수록 문제점은 심각해진다. 그러므로, 고집적 소자의 속도 지연 현상을 감소시키기 위해 금속선의 저항(R)을 감소시키거나 금속선간의 기생 축전 용량(C)을 감소시켜야 한다.
금속선의 저항을 감소시키는 방법은 비저항(ρ)이 낮은 금속 물질을 사용하면 된다. 현재 사용하는 알루미늄(Al; ρ=3.0μΩ㎝)보다 비저항이 낮은 구리(Cu; ρ=1.8μΩ㎝)의 사용을 고려중이지만, 식각, 접착성, 접합 전극 파괴(junction spiking) 등의 문제가 해결되지 않아 사용화되기 까지는 많은 연구가 필요한 실정이다.
금속선간의 축전 용량이 커지면 속도가 저하되는 문제점 외에 금속선간 전류 신호의 잡음(signal noise)이 커지고 전력의 손실도 커지게 되는데, 이러한 경우 전체 회로의 혼성으로 소자의 오동작을 초래하고 수율은 감소하게 된다.
따라서, 본 발명은 금속선간 절연막으로 사용되는 SOG막의 유전율을 감소시키므로써 금속선간의 축전 용량(C)을 감소시킬 수 있는 반도체 소자의 금속 층간 절연막 형성 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명은 반도체 소자를 제조하기 위한 다수의 구조가 형성된 반도체 기판 상부의 선택된 영역에 금속 패턴이 형성된 후 상기 금속 패턴을 포함한 전체 구조 상부에 제 1 금속 층간 절연막이 형성되는 단계와, 상기 제 1 금속 층간 절연막을 포함한 전체 구조 상부에 SOG막이 형성되는 단계와, 상기 SOG막이 불소 화합물 가스 플라즈마 분위기에서 베이킹되어 상기 SOG막의 구성 물질과 상기 불소 원자의 반응에 의해 상기 SOG막이 전면 식각되는 단계와, 열처리 공정에 의해 상기 SOG막이 안정화된 후 상기 안정화된 SOG막을 포함한 전체 구조 상부에 제 2 금속 층간 절연막이 형성되는 것을 특징으로 한다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체 소자의 금속 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
1 : 반도체 기판 2 : 금속 패턴
3 : 제 1 금속 층간 절연막 4 : SOG막
5 : 불소 화합물 플라즈마 6 : 휘발 성분
7 : 제 2 금속 층간 절연막
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체 소자의 금속 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1(a)를 참조하면, 반도체 소자를 제조하기 위한 다수의 구조가 형성된 반도체 기판(1) 상부의 선택된 영역에 금속 패턴(2)이 형성된다. 전체 구조 상부에 이온 확산을 방지하기 위한 제 1 금속 층간 절연막(3)이 형성된다. 제 1 금속 층간 절연막(3)은 실리콘 산화막(SiOx) 또는 실리콘 산화질화막(SiOxNy;Hz)을 평행판 플라즈마 방식 또는 고밀도 플라즈마 방식중 어느 하나의 플라즈마 화학 기상 증착(PECVD) 방법으로 증착된다.
도 1(b)는 전체 구조 상부에 SOG막(4)을 회전 도포하여 개방 구조의 다공질 막이 형성되고, 금속 패턴(2)간이 매립된다. SOG막(4)으로 실록산, 메틸-실세스퀴옥산 등의 유기물, 실리케이트, 하이드로젠-실세스퀴옥산 등의 무기물 및 실라잰 등의 물질을 사용할 수 있다.
도 1(c)를 참조하면, PECVD 반응실에서 SOG막(4)을 불소 화합물 가스 플라즈마(5) 분위기에서 베이킹(baking)한다. SOG막(4)으로 유기물 또는 무기물을 사용할 경우 불소 화합물 가스로 CxFy, NF3, SF6, BF3등을 사용하며, 반응실의 크기에 따라 1∼10SLM의 양으로 주입한다. SOG막(4)으로 실라잰을 사용할 경우 불소 화합물 가스에 수증기(H2O) 또는 과수증기(H2O2)를 혼합한 가스를 사용하며, 이때, 수증기 또는 과수증기의 유량은 3∼20SLM으로 한다. 불소 화합물 가스를 주입하고 고주파(RF) 전력을 인가하여 불소 화합물 가스를 분해하고, 플라즈마 상태로 만들어 불소 이온이 다공질의 SOG막(4)에 침투하게 되고, SOG막(4)내의 휘발 성분(6)은 SOG막(4)으로부터 배기된다. 이때 SOG막(4)으로 유기물 또는 무기물을 사용할 경우 100∼400℃의 온도와 5∼50 Torr 정도의 압력에서 베이킹을 실시하고, SOG막(4)으로 실라잰을 사용할 경우 상온∼400℃의 온도와 5∼50 Torr 정도의 압력에서 베이킹을 실시한다. 여기서, RF 전력을 인가하지 않을 경우 압력은 500∼2000 Torr로 한다. RF 전력은 0∼500W 정도로 인가한다.
불소 원자의 주입시 SOG막(4)이 약간 식각될 수 있는데, 이는 부분 전면 식각(partial blanket etch-back)의 효과를 가지기 때문에 금속 패턴(2) 상단의 SOG막(4)이 제거되므로써 SOG막(4)의 연결이 끊어지게 된다. 즉, 불소 원자가 SOG막(4)의 내부 결합력을 약화시키고, SOG막(4)의 실리콘 원자와 반응하여 SiFx의 물질이 형성되고, 또다른 결합의 형태로 Si-O-F나 Si-O의 결합을 형성한다. SiFx는 기체로서 휘발되기 때문에 SOG막(4)의 두께가 얇아지게 되고, 결국 전면 식각의 효과를 가져온다.
일반적으로 SOG막은 외부 수분의 이동 경로가 되고 SOG막을 따라 침투한 외부 수분은 소자 내부의 재분출로 층간의 접합성 저하, 트랜지스터의 성능 저하 등을 초래할 수 있다. 그러나, SOG막의 연결이 끊어지게 되면 외부 수분의 소자 내부침투가 불가능해짐으로 소자의 열화 현상은 감소될 수 있다.
도 1(d)를 참조하면, 열확산로(diffusion furnace)에서 300∼500℃에서 30∼180분 정도로 열처리하여 SOG막(4)을 안정화시켜 막내의 Si-O-F나 Si-O의 결합을 형성시킨다. SOG막(4)내의 불소 함유량이 최종적으로 2∼15wt%가 될 수 있도록 베이킹 시간을 결정한다. 2∼15wt% 정도의 불소가 함유된 SOG막(4)은 기존보다 약 10∼30% 정도로 낮은 유전 상수(K)를 가지게 된다. 이후 이온 확산 방지 목적으로 제 2 금속 층간 절연막(7)을 PECVD 방식(평행판 플라즈마 방식)으로 증착하여 금속 층간 절연 평탄화를 완성한다. 제 2 금속 층간 절연막(7)은 제 1 금속 층간 절연막(3)과 마찬가지로 실리콘 산화막(SiOx) 또는 실리콘 산화질화막(SiOxNy;Hz)을 사용한다.
상술한 바와 같이 본 발명에 의하면 다층 금속 배선간에 사용되는 SOG막에 불소 이온을 함유시켜 유전율을 감소시키고, 그에 따라 금속 배선간의 축전 용량을 낮추므로써 금속 배선의 전류 신호의 지연 현상, 전류 신호의 잡음, 전력의 손실등의 문제를 감소시켜 소자의 성능을 향상시키고, 수율 및 신뢰성을 증대시킬 수 있다. 또한 보다 고집적, 고속의 반도체 소자의 구현이 가능하다.
한편, 불소 화합물 가스로부터 SOG막에 불소를 함유시키는 과정에서 약간의 SOG막의 식각이 일어나게 되어 SOG막을 부분 전면 식각하는 효과가 나타나고, 그결과 금속 패턴 상단의 SOG막이 제거되므로 SOG막의 단속이 일어나 SOG막내의 수분 이동 경로가 차단되므로써 SOG막의 수분 흡수에 의한 소자의 열화 현상 등도 감소시킬 수 있다. 따라서, 소자의 신뢰성 측면에서 큰 이득을 얻을 수 있다.
Claims (10)
- 반도체 소자를 제조하기 위한 다수의 구조가 형성된 반도체 기판 상부의 선택된 영역에 금속 패턴이 형성된 후 상기 금속 패턴을 포함한 전체 구조 상부에 제 1 금속 층간 절연막이 형성되는 단계와,상기 제 1 금속 층간 절연막을 포함한 전체 구조 상부에 SOG막이 형성되는 단계와,상기 SOG막이 불소 화합물 가스 플라즈마 분위기에서 베이킹되어 상기 SOG막의 구성 물질과 상기 불소 원자의 반응에 의해 상기 SOG막이 전면 식각되는 단계와,열처리 공정에 의해 상기 SOG막이 안정화된 후 상기 안정화된 SOG막을 포함한 전체 구조 상부에 제 2 금속 층간 절연막이 형성되는 것을 특징으로 하는 반도체 소자의 금속 층간 절연막 형성 방법.
- 제 1 항에 있어서, 상기 SOG막은 유기물, 무기물 및 실라잰 중 어느 하나로 형성된 것을 특징으로 하는 반도체 소자의 금속 층간 절연막 형성 방법.
- 제 1 항에 있어서, 상기 불소 화합물 가스는 CxFy, NF3, SF6, BF3중 어느 하나인 것을 특징으로 하는 반도체 소자의 금속 층간 절연막 형성 방법.
- 제 2 항에 있어서, 상기 유기물 및 무기물 중 어느 하나로 형성된 SOG막은 고주파 전력이 인가될 경우 100 내지 400℃의 온도 및 5 내지 50 Torr의 압력에서, 상기 불소 화합물 가스가 1 내지 10SLM의 양으로 주입되어 베이킹되는 것을 특징으로 하는 반도체 소자의 금속 층간 절연막 형성 방법.
- 제 2 항에 있어서, 상기 유기물 및 무기물 중 어느 하나로 형성된 SOG막은 고주파 전력이 인가되지 않을 경우 100 내지 400℃의 온도 및 500 내지 2000 Torr의 압력에서, 상기 불소 화합물 가스가 1 내지 10SLM의 양으로 주입되어 베이킹되는 것을 특징으로 하는 반도체 소자의 금속 층간 절연막 형성 방법.
- 제 2 항에 있어서, 상기 실라잰으로 형성된 SOG막은 고주파 전력이 인가될 경우 상온 내지 400℃의 온도 및 5 내지 50 Torr의 압력에서, 상기 불소 화합물 가스에 수증기 및 과수증기 중 어느 하나가 혼합된 가스가 주입되어 베이킹되는 것을특징으로 하는 반도체 소자의 금속 층간 절연막 형성 방법.
- 제 2 항에 있어서, 상기 실라잰으로 형성된 SOG막은 고주파 전력이 인가되지 않을 경우 상온 내지 400℃의 온도 및 500 내지 2000 Torr의 압력에서, 상기 불소 화합물 가스에 수증기 및 과수증기 중 어느 하나가 혼합된 가스가 주입되어 베이킹되는 것을 특징으로 하는 반도체 소자의 금속 층간 절연막 형성 방법.
- 제 7 항에 있어서, 상기 수증기 및 과수증기 중 어느 하나는 3 내지 20SLM의 양으로 주입되는 것을 특징으로 하는 반도체 소자의 금속 층간 절연막 형성 방법.
- 제 1 항에 있어서, 상기 베이킹 공정은 상기 SOG막내의 불소 함유량이 최종적으로 2 내지 15wt%가 될 때까지 실시되는 것을 특징으로 하는 반도체 소자의 금속 층간 절연막 형성 방법.
- 제 1 항에 있어서, 상기 열처리 공정은 300 내지 500℃의 온도에서 30 내지 180분 동안 실시하는 것을 특징으로 하는 반도체 소자의 금속 층간 절연막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970081154A KR100290468B1 (ko) | 1997-12-31 | 1997-12-31 | 반도체소자의 금속 층간 절연막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970081154A KR100290468B1 (ko) | 1997-12-31 | 1997-12-31 | 반도체소자의 금속 층간 절연막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990060908A KR19990060908A (ko) | 1999-07-26 |
| KR100290468B1 true KR100290468B1 (ko) | 2001-07-12 |
Family
ID=37525760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970081154A KR100290468B1 (ko) | 1997-12-31 | 1997-12-31 | 반도체소자의 금속 층간 절연막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100290468B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100952243B1 (ko) * | 2007-12-26 | 2010-04-09 | 주식회사 동부하이텍 | 반도체 소자의 금속전 층간 절연막 제조 방법 |
-
1997
- 1997-12-31 KR KR1019970081154A patent/KR100290468B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990060908A (ko) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057226A (en) | Air gap based low dielectric constant interconnect structure and method of making same | |
| US7091615B2 (en) | Concentration graded carbon doped oxide | |
| KR0159177B1 (ko) | 절연막을 가지는 반도체 장치의 제조방법 | |
| JP3974023B2 (ja) | 半導体装置の製造方法 | |
| KR100382376B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| KR20000041424A (ko) | 강유전체 기억 소자의 캐패시터 형성 방법 | |
| KR100707656B1 (ko) | 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자 | |
| JPH0653337A (ja) | 半導体装置の製造方法 | |
| KR100290468B1 (ko) | 반도체소자의 금속 층간 절연막 형성방법 | |
| KR100505451B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| Pramanik | Integrating dielectrics into sub-half-micron multilevel metallization circuits | |
| KR100208444B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100313785B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
| GB2320809A (en) | Forming a protective film in a semiconductor device | |
| KR100811378B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100626740B1 (ko) | 반도체 소자의 층간절연막 형성 방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100477827B1 (ko) | 게이트와 플러그간의 축전용량을 감소시킨 반도체 소자의제조방법 | |
| KR930010080B1 (ko) | 반도체 장치의 금속배선 방법 | |
| JPH1064995A (ja) | 半導体装置の製造方法 | |
| KR100645930B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
| JPH01206631A (ja) | 半導体装置の製造方法 | |
| KR100459063B1 (ko) | 반도체 소자의 금속 배선의 층간 절연막 제조 방법 | |
| US6720276B2 (en) | Methods of forming spin on glass layers by curing remaining portions thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |