JP3431454B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3431454B2
JP3431454B2 JP16125097A JP16125097A JP3431454B2 JP 3431454 B2 JP3431454 B2 JP 3431454B2 JP 16125097 A JP16125097 A JP 16125097A JP 16125097 A JP16125097 A JP 16125097A JP 3431454 B2 JP3431454 B2 JP 3431454B2
Authority
JP
Japan
Prior art keywords
film
substrate
forming
thin film
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16125097A
Other languages
English (en)
Other versions
JPH118239A (ja
Inventor
哲朗 松田
伸夫 早坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP16125097A priority Critical patent/JP3431454B2/ja
Priority to US09/098,470 priority patent/US6333215B1/en
Publication of JPH118239A publication Critical patent/JPH118239A/ja
Application granted granted Critical
Publication of JP3431454B2 publication Critical patent/JP3431454B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法、特に薄膜の形成に係る半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】半導体製造工程において、プロセスの上
限温度や雰囲気制御はデバイスの品質を決定する重要な
要素の一つである。例えば集積回路の多層配線にはアル
ミニウムが多用されるが、アルミニウムの融点が低いこ
とから、アルミニウム配線形成後のプロセス温度の上限
は４５０℃〜５００℃以下にする必要がある。また、高
誘電率電極材料として使用される金属酸化物は、その組
成比コントロールが重要であるが、酸化雰囲気に晒すこ
とによって顕著な性能劣化が認められることは周知の事
実である。
【０００３】一方、薄膜形成の立場から考えると、種々
の熱処理や化学反応プロセスを利用することで膜の特性
を変化させたり安定化させたりすることは積極的に利用
すべきものである。しかし、半導体装置の製造プロセス
では基板の上に順次各プロセスを施していくため、形成
された薄膜に熱処理や化学処理（酸化、還元、酸処理な
ど）を施そうとしても、下地の構造等に不都合が生じる
ために実行不可能となる場合が多い。以下、典型的な例
をあげて説明する。
【０００４】アルミニウムの配線を多層で形成する場
合、各層の配線の絶縁を行うために層間絶縁膜の形成を
行う。この層間絶縁膜にはＳｉＯ2 系の絶縁膜が用いら
れ、耐吸湿性、電気絶縁性、段差被覆性などが良好であ
る必要があるが、一般にこのような高品質のＳｉＯ2 系
絶縁膜は熱反応を用いた気相成長法によって得られる。
例えばテトラエトキシシランを原料とした場合、反応温
度は６５０℃以上である。しかしながら、このような高
温工程を経ると、アルミニウム配線層は熔融して配線と
して機能しなくなってしまう。そこで、プラズマ励起な
どの他のエネルギー手段を用いてプロセス温度の低温化
を図っている。ところが、プラズマなどの手段を用いた
場合には、多種の反応生成物が膜中に含有される、或い
はプラズマの不均一性などが膜の品質に敏感に影響する
などの理由で、高温熱分解によって得られるＳｉＯ2 系
絶縁膜に比べ品質が劣る。これを改善するために熱処理
や酸化処理を施すこともあるが、その上限温度は高々４
５０℃であり効果は低い。
【０００５】
【発明が解決しようとする課題】以上述べたように、従
来は、半導体基板上に薄膜を形成した後に熱的処理や化
学的処理を薄膜に施そうとしても、下地に形成されてい
る他の材料や構造に対して悪影響を与えるために、この
ような処理を施すことができない場合があり、したがっ
て高品質の薄膜を形成することが困難であった。
【０００６】本発明の目的は、下地に形成されている材
料や構造に対して悪影響を与えることなく、所望の特性
を有する薄膜を形成することが可能な半導体装置の製造
方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明における半導体装
置の製造方法は、予め熱的処理又は化学的処理（酸化処
理、還元処理、酸処理など）の少なくとも一方を施すこ
とにより所望の特性を付与した固体物を、半導体素子を
形成するための基板の表面に被着して薄膜を形成する工
程を有することを特徴とする。
【０００８】特に、前記熱的処理又は化学的処理は、前
記薄膜を形成する工程の後に行われる熱的処理又は化学
的処理に対して処理効果が同等若しくは高い処理（熱的
処理の場合には、前記薄膜を形成する工程の後に行われ
る熱的処理に対して処理温度が同等若しくは高い処理）
であることを特徴とする。
【０００９】前記薄膜は、絶縁体薄膜であってもよい
し、金属薄膜等の導電体薄膜であってもよい。このよう
な方法（特に、薄膜を形成する工程の後に行われる熱的
処理又は化学的処理に対して処理効果が同等若しくは高
い処理を予め施しておく方法）を用いれば、基板上に形
成される薄膜には予め高温処理等が施されていることに
なり、所望の特性を有する薄膜を基板上に形成すること
ができる。したがって、薄膜を基板上に形成した後では
従来不可能であった熱的或いは化学的処理を予め施すこ
とができるため、下地に形成されている他の材料や構造
に対して悪影響を与えることなく、所望の特性を有する
薄膜を基板上に形成することができる。
【００１０】前記固体物としては、予め熱的処理又は化
学的処理の少なくとも一方が施された薄膜状の材料膜を
用いることができる。この場合には、以下の方法によっ
て基板上に薄膜を形成することができる。
【００１１】（ａ）ダミー基板上に形成され予め熱的処
理又は化学的処理の少なくとも一方を施すことにより所
望の特性を付与した材料膜を半導体素子を形成するため
の基板の表面に貼り付け、その後にダミー基板を除去す
る。この方法では、ダミー基板を用いるため、膜形成の
自由度が大きく、半導体素子を形成するための基板への
貼り付けも比較的容易である。
【００１２】（ｂ）液体に浮かべられ予め熱的処理又は
化学的処理の少なくとも一方を施すことにより所望の特
性を付与した材料膜を液体中で半導体素子を形成するた
めの基板の表面に接触させた後に気相中に掬い上げる。
この方法では、低応力での貼り付けが可能であり、また
薄膜と基板との間に介在物が入り難いという利点があ
り、大規模生産に対しても効果的である。
【００１３】（ｃ）予め熱的処理又は化学的処理の少な
くとも一方を施すことにより所望の特性を付与したシー
ト状の材料膜を減圧雰囲気下で半導体素子を形成するた
めの基板の表面に貼り付ける。例えば、ローラーに巻き
付けられたシート状の材料膜を真空減圧雰囲気下でスク
イージー（擦りヘラ）を用いて基板表面に貼り付けるよ
うにすればよい。この方法では、シート状の材料膜を用
いるため、大規模生産に対して効果的である。
【００１４】前記固体物として前記薄膜状の材料膜を用
いる場合、材料膜を半導体素子を形成するための基板の
表面に被着して薄膜を形成する工程の際に、材料膜と基
板の表面との間に接着媒体を設けるようにしてもよい。
接着媒体として揮発性の材料を用いれば、その後の工程
で接着媒体を蒸発させることができ効果的である。
【００１５】前記固体物として前記薄膜状の材料膜を用
いる場合、材料膜を半導体素子を形成するための基板の
表面に被着して薄膜を形成する工程の後、基板の表面に
被着した薄膜の膜厚を所望の厚さまで薄くする工程をさ
らに設けてもよい。
【００１６】前記固体物として前記薄膜状の材料膜を用
いる場合、密着性の観点から、基板表面を研磨や切削等
によって予め平滑化（平坦化）しておくことが好ましい
が、多少の凹凸があっても急俊な段差が平滑化されて凹
凸が緩やかになっていればよい。また、密着性向上を目
的として数〜数百オングストロームのマイクロラフネス
（微細な表面荒れ）を設けることは、一般的な密着性向
上手段として有用である。
【００１７】また、前記固体物としては、予め熱的処理
又は化学的処理の少なくとも一方を施すことにより所望
の特性を付与した微粒子を用いることもできる。例え
ば、減圧雰囲気下で半導体素子を形成するための基板の
表面に微粒子を輸送することによって、基板上に薄膜を
形成する方法があげられる。この微粒子を用いる方法で
は、材料の種類の制限が少ないという利点がある。
【００１８】また、前記固体物として前記微粒子を用い
る場合、微粒子を半導体素子を形成するための基板の表
面に被着して薄膜を形成する工程の後、形成された薄膜
の表面から圧力を加える工程をさらに設けてもよい。圧
力を加えることで、薄膜の密着性を向上させることがで
きる。
【００１９】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて説明する。まず、本発明の第１の実施形態の第１
の具体例について、図１等を参照して説明する。本例
は、最終的に高温熱処理を施した低誘電率フッ素添加ガ
ラス膜を半導体基板上に形成するものである。
【００２０】まず、図１（ａ）に示すように、シリコン
基板１１上にプラズマ励起ＣＶＤ法でフッ素添加ガラス
膜１２を直接形成する。このシリコン基板１１はデバイ
スを形成するためのものではなく、単にフッ素添加ガラ
ス膜１２の形成に用いるダミー基板となるものである。
成膜時の基板温度は４００℃、使用ガスはモノシラン、
酸素及び三フッ化窒素であり、プラズマ放電用の高周波
として１３．５６ＭＨｚのものを用いた。
【００２１】このようにして形成されたフッ素添加ガラ
ス膜１２は、酸化シリコンにフッ素が９原子パーセント
含有されたものである。このような高濃度のフッ素を含
有するプラズマＣＶＤ酸化シリコン膜は極めて低い誘電
率（２．５程度、フッ素無添加のものでは４程度）を有
しており、層間絶縁膜として大変有用である。しかしな
がら、膜中の高濃度フッ素は熱的に不安定であり、真空
装置中や配線金属のアニール工程等で分解し、デバイス
中に拡散したりガスとなって雰囲気に放出されたりす
る。また、膜の吸湿性を誘起することも知られている。
【００２２】そこで、膜の安定化のため、成膜したフッ
素添加ガラス膜１２に対して高温熱処理を施した（１０
０ｍＴｏｒｒの減圧窒素雰囲気、温度１１００℃で１時
間の処理）。このようにして得られたフッ素添加ガラス
膜１２は、不安定なフッ素が膜中から離脱し、フッ素濃
度は７．８原子パーセントであった。これに伴い、誘電
率は２．７と若干の上昇が認められた。
【００２３】次に、図１（ｂ）に示すように、予め能動
素子やこれを接続するアルミ配線層が形成されたシリコ
ン基板１３上に、上記フッ素添加ガラス膜１２が対面す
るようにダミー基板１１を貼り付ける。このとき、アル
ミ配線層１４及び絶縁膜１５の表面は化学的機械研磨等
によって平坦化されている。また、貼り付けを安全に行
うための接着媒体として、シリコーン、水、アルコール
などを表面に塗布しておく。本例ではメチルアルコール
を用いた。貼り付けを行った後、接着媒体であるメチル
アルコールをアニールによって気化させ除去した。本例
では、４５０℃の大気圧窒素雰囲気で３０分の処理を行
った。このような一連の工程をとることで、フッ素添加
ガラス膜１２の表面とアルミ配線層１４が形成された基
板表面とは隙間なく密着する。
【００２４】次に、図１（ｃ）に示すように、ダミー基
板１１を水酸化カリウムを用いてエッチングし除去す
る。フッ素添加ガラス膜１２は１１００℃の熱処理工程
を経て安定化されており、その後の真空プロセスやアル
ミ配線層１４のアニール（４５０℃程度）によってもフ
ッ素放出などの現象は起きなかった。
【００２５】従来は、アルミ配線層に影響の無い低温
（４５０℃以下）のプラズマ励起ＣＶＤ等により、アル
ミ配線層１４が形成された基板上にフッ素添加ガラス膜
１２を直接形成していたため、安定なフッ素添加ガラス
膜を得ることができず、含有フッ素量を低減した比較的
高い誘電率のフッ素添加ガラス膜を用いざるを得なかっ
た。本例では、フッ素添加ガラス膜１２は１１００℃の
熱処理工程を経ているため、安定したフッ素添加ガラス
膜を得ることができる。
【００２６】なお、図１に示した例では、アルミ配線層
が形成された基板表面は化学的機械研磨によって予め平
坦化されているが、フッ素添加ガラス膜の密着性が確保
されれば、必ずしも完全に平坦化されている必要はな
い。例えば、図２に示すように、絶縁膜２２等が形成さ
れたシリコン基板２１上に反応性イオンエッチング等で
配線層２３を形成した場合には、例えばオゾンと有機シ
ランを用いた気相成長法による酸化シリコン膜やＳＯＧ
膜２４を形成し、ある程度急俊な段差が平滑化されてい
ればよい。
【００２７】次に、第１の実施形態の第２の具体例につ
いて説明する。本例は、アルミニウムやアルミ・銅合金
等の金属膜をダミー基板上に作製し、これに所定の熱処
理を加えた後、基板上に貼り付けるものである。
【００２８】アルミニウム膜をダミー基板となる石英基
板上にスパッタリング法により形成し、これを５００℃
で１時間加熱し、その後１０時間かけて徐々に冷却す
る。このような熱処理を行うことによりアルミニウム膜
中の結晶は巨大化し、スパッタ直後は直径が１μｍ以下
であったものが数ｍｍから数十ｍｍ程度にまで成長す
る。大粒径のアルミニウムを用いてＬＳＩの配線層を形
成することにより、飛躍的な信頼性向上をはかることが
できる。このようにして長時間の熱処理を行ったアルミ
ニウム膜を半導体素子等が形成される基板上に貼り付け
ることにより、配線層となる良質なアルミニウム膜を形
成することができる。なお、石英基板の表面にポーラス
シリコン層や脆弱なシリコン酸化物層を予め形成してお
くことにより、アルミニウム膜の貼り付けの際にアルミ
ニウム膜を石英基板から剥がれ易くすることができる。
【００２９】なお、本例では、アルミニウム自体が延性
展性に富み、基板表面（例えばシリコン酸化物層）との
密着性を確保できるため、アルミニウム膜を貼り付ける
際に特に接着層を設ける必要はない。さらに強い密着性
を確保する必要がある場合には、薄膜チタニウムなどを
媒介層として用いればよい。チタニウムはシリコン酸化
物と微量ではあるが反応し、くさび打ちの効果により強
い接着力が得られる。
【００３０】次に、第１の実施形態の第３の具体例につ
いて説明する。本例は、低誘電率膜として注目を集めて
いる多孔質シリコン酸化膜をダミー基板上に作製し、こ
れに所定の熱処理を加えた後、半導体基板上に貼り付け
るものである。
【００３１】多孔質シリコン酸化膜を形成する方法とし
ては、ゾルゲル法で重合し粒化したシリコン酸化物の入
った溶液を基板に塗布して石垣状の膜を形成する方法が
よく用いられる。このようにして形成されたものは、バ
ルクのシリコン酸化物の密度の５０％程度にまで低密度
化が可能であるため、比誘電率を低下させることもでき
る。しかしなから、多孔質であるため実効表面積が大き
く、またその表面は一般にＯＨ基で終端しているため、
雰囲気からの吸湿などガスの取り込みが多く、このまま
ではＬＳＩへの適用が困難である。
【００３２】そこで、上記のようにして作製した多孔質
膜を８００℃程度の高温で水素熱処理することによりＯ
Ｈ基を還元し、膜を安定化させる。従来のプロセスで
は、このような熱処理によって金属膜や不純物拡散層な
どに悪影響（金属膜が溶融する、拡散層が設計値より延
びる）を及ぼすが、熱処理をダミー基板上で行えばこの
ような問題を回避することができる。
【００３３】次に、本発明の第２の実施形態について、
図３を参照して説明する。本実施形態は、予め高温熱処
理を施したポリイミド膜を半導体基板上に貼り付けるも
のである。
【００３４】ポリイミド膜は半導体装置の絶縁膜として
広く利用されているが、膜形成に際しスピン塗布法を用
いるのが一般的であり塗布液の中に含まれる溶媒の一部
が膜中に残留する、重合度の低い分子が高温で分解して
気化するなどの理由から、高温プロセスに耐えられない
（一般的にプロセス上限温度は３５０℃程度）。このた
め半導体プロセスにおいて、ポリイミド膜の形成後は熱
的制約を受け、高温のメタルリフローや配線のアニール
などを行うことができない。そこで、以下の方法によ
り、熱処理を施したポリイミド膜の基板上への貼り付け
を行う。
【００３５】予め所望のポリイミドを３０ミクロン程度
の膜厚でフィルム状に形成し、これに５００℃の熱処理
を施し、ガス放出を行った。その後、イソプロピルアル
コール３１の満たされた容器内３２にシリコン基板３３
を設置し、上記ポリイミド膜３４をイソプロピルアルコ
ール３１の表面に浮かべた。この時、シリコン基板３３
には能動素子が既に形成されており、その最表面は化学
的機械研磨によって平滑化されている。シリコン基板３
３はイソプロピルアルコール３１の液面に対して約３度
の傾きを有するエレベータ３５上に設置されており、エ
レベータ３５をポリイミド膜３４に向かって鉛直に上昇
させ、シリコン基板３３とポリイミド膜３４とを密着さ
せる。このようにしてシリコン基板３３上にポリイミド
膜３４を掬い上げた。イソプロピルアルコール３１の満
たされた容器３２の上部にはドライヤー３６が設けられ
ており、シリコン基板３３及びポリイミド膜３４は熱風
乾燥される。この後、シリコン基板３３からはみ出した
余剰のポリイミド膜を除去し、さらにポリイミド膜を所
望の厚さまで研磨した。本例では、ＣＭＰを用いて７μ
ｍとした。
【００３６】このようにして得られたポリイミド膜は、
４５０℃のプロセスを経てもガス放出や変質が認められ
ず安定していることから、ポリイミド膜の貼り付け工程
の後にメタルリフローや配線のアニールなどのプロセス
を行うことが可能であった。
【００３７】次に、本発明の第３の実施形態について、
図４を参照して説明する。本実施形態では、まず、シー
ト状の薄膜を圧縮やＬＢ法等を用いて形成し、これに予
め高温熱処理を施しておく。このようにして予め熱処理
が施されたシート状の薄膜４１をローラー４２に巻き付
け、真空減圧雰囲気でスクイージー４３（擦りヘラ）を
用いて半導体素子等を形成する基板４４に貼り付ける。
この方法は、シート状の材料膜を用いるため、大規模生
産に対して効果的である。
【００３８】次に、本発明の第４の実施形態について、
図５を参照して説明する。本実施形態は、薄膜形成材料
となる微粒子に対して予め熱処理等を施しておき、この
微粒子を基板表面に輸送して薄膜形成を行うものであ
る。ここでは、強誘電体記憶素子（ＦＲＡＭ）用の鉛・
ジルコニウム・チタン酸化膜（以下、ＰＺＴ膜）の形成
を例にとって説明する。
【００３９】ＰＺＴ膜は還元雰囲気で容易に量論組成が
ずれるため、ＦＲＡＭ素子の特性の劣化が生じる。これ
は、ＰＺＴ膜が化学量論組成を満たすように十分に酸化
されていないために不安定となっているからである。化
学量論組成を満たすようにするには、ＰＺＴ膜を１１０
０℃程度の高温酸化雰囲気で処理するのが理想的であ
る。しかしながら、通常ＦＲＡＭプロセスでは、ＰＺＴ
膜の形成以前にＦＥＴなどの能動素子が基板上に形成さ
れているため、現実には１１００℃程度の高温酸化雰囲
気で処理することは不可能である。
【００４０】そこで、本例では、鉛、ジルコニウム、チ
タンの超微粒子（粒径２００オングストローム程度、製
法は種々あるが本例では金属蒸発煙を用いた）を量論組
成を満たす比率（鉛：ジルコニウム：チタン＝２：１：
１）で混合し、ＰＺＴ粒子を形成する。これをさらに粒
子状態で高温（１２００℃）酸化し、理想的な組成状態
のＰＺＴ粒子を形成しておく。このようにして形成され
たＰＺＴ粒子を基板表面にノズルで吹き付け、さらに低
温（７５０℃）でプレス（１０ｋｇ／ｃｍ2 ）焼成して
薄膜化する。すなわち、図５に示すように、表面にキャ
パシタの下部電極５５となるＰｔ膜が形成された基板
（シリコン基板５１、ＭＯＳトランジスタ５２、絶縁膜
５３、接続孔５４）上に、上記の方法によりＰＺＴ薄膜
５６を形成した。このようにして形成されたＰＺＴ膜を
調べると、鉛：ジルコニウム：チタン：酸素＝２．０
０：１．００：１．００：３．００であり、理想的な量
論組成であった。その後、ＰＺＴ薄膜５６上にキャパシ
タの上部電極５７となるＰｔ膜を形成し、Ｐｔ膜／ＰＺ
Ｔ膜／Ｐｔ膜を所定の形状にパターニングした。このよ
うにして得られたＦＲＡＭは、素子特性及び長期安定性
ともに優れたものであった。
【００４１】先に説明した第１〜第３の実施形態では、
予め形成された薄膜を基板に貼り付けるものであること
から、基板表面は平坦化されたいることが好ましかった
が、本第４の実施形態では、微粒子を基板表面に吹き付
けて基板上で薄膜を形成するため、特に基板表面を平坦
化しておかなくてもよい。
【００４２】以上、第１〜第４に実施形態について説明
したが、本発明はこれらの実施形態に限定されるもので
はなく、その趣旨を逸脱しない範囲内において種々変形
して実施可能である。
【００４３】
【発明の効果】本発明では、基板上に形成される薄膜に
対して、薄膜を基板上に形成した後では従来不可能であ
った熱的或いは化学的処理を予め施すことが可能であ
る。したがって、下地に形成されている他の材料や構造
に対して悪影響を与えることなく、所望の特性を有する
薄膜を基板上に形成することができ、製造プロセスの自
由度を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の一例についてその製
造工程を示した図。
【図２】本発明の第１の実施形態の他の例について示し
た図。
【図３】本発明の第２の実施形態について示した図。
【図４】本発明の第３の実施形態について示した図。
【図５】本発明の第４の実施形態に係るＦＲＡＭの構成
を示した図。
【符号の説明】
１１…ダミー基板 １２…フッ素添加ガラス膜（薄膜） １３、２１…シリコン基板 ３１…イソプロピルアルコール（液体） ３３…基板 ３４…ポリイミド膜（薄膜） ４１…薄膜 ４４…基板 ５１…シリコン基板 ５６…ＰＺＴ膜（薄膜）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−21338（ＪＰ，Ａ) 特開 平４−148525（ＪＰ，Ａ) 特開 平５−315319（ＪＰ，Ａ) 特開 平９−199493（ＪＰ，Ａ) 特開 平１−268132（ＪＰ，Ａ) 特開 平１−302837（ＪＰ，Ａ) 特開 平10−189566（ＪＰ，Ａ) 特開 平10−321988（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/312 H01L 21/314 H01L 21/316 H01L 21/318 H01L 21/02 H01L 27/10 451

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 予め熱的処理又は化学的処理の少なくと
    も一方を施すことにより所望の特性を付与した薄膜状の
    材料膜である固体物を半導体素子を形成するための基板
    の表面に被着して薄膜を形成する工程を有し、前記薄膜
    を形成する工程は、予め熱的処理又は化学的処理の少な
    くとも一方を施すことにより所望の特性を付与した材料
    膜を液体に浮かべ、この材料膜を前記液体中で前記基板
    の表面に接触させた後に気相中に掬い上げることによっ
    て行われることを特徴とする半導体装置の製造方法。
  2. 【請求項２】 予め熱的処理又は化学的処理の少なくと
    も一方を施すことにより所望の特性を付与した薄膜状の
    材料膜である固体物を半導体素子を形成するための基板
    の表面に被着して薄膜を形成する工程を有し、前記薄膜
    を形成する工程は、予め熱的処理又は化学的処理の少な
    くとも一方を施すことにより所望の特性を付与したシー
    ト状の材料膜を減圧雰囲気下で前記基板の表面に貼り付
    けることによって行われることを特徴とする半導体装置
    の製造方法。
  3. 【請求項３】 予め熱的処理又は化学的処理の少なくと
    も一方を施すことにより所望の特性を付与した薄膜状の
    材料膜である固体物を半導体素子を形成するための基板
    の表面に被着して薄膜を形成する工程を有し、前記薄膜
    を形成する工程の際に、前記材料膜と前記基板の表面と
    の間に接着媒体を設けることを特徴とする半導体装置の
    製造方法。
  4. 【請求項４】 予め熱的処理又は化学的処理の少なくと
    も一方を施すことにより所望の特性を付与した微粒子で
    ある固体物を半導体素子を形成するための基板の表面に
    被着して薄膜を形成する工程を有し、前記薄膜を形成す
    る工程は、減圧雰囲気下で前記基板の表面に予め熱的処
    理又は化学的処理の少なくとも一方を施すことにより所
    望の特性を付与した微粒子を輸送することによって行わ
    れることを特徴とする半導体装置の製造方法。
JP16125097A 1997-06-18 1997-06-18 半導体装置の製造方法 Expired - Fee Related JP3431454B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP16125097A JP3431454B2 (ja) 1997-06-18 1997-06-18 半導体装置の製造方法
US09/098,470 US6333215B1 (en) 1997-06-18 1998-06-17 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16125097A JP3431454B2 (ja) 1997-06-18 1997-06-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH118239A JPH118239A (ja) 1999-01-12
JP3431454B2 true JP3431454B2 (ja) 2003-07-28

Family

ID=15731520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16125097A Expired - Fee Related JP3431454B2 (ja) 1997-06-18 1997-06-18 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6333215B1 (ja)
JP (1) JP3431454B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2921759B1 (ja) * 1998-03-31 1999-07-19 株式会社半導体理工学研究センター 半導体装置の製造方法
US6710538B1 (en) 1998-08-26 2004-03-23 Micron Technology, Inc. Field emission display having reduced power requirements and method
US6624092B2 (en) * 2001-06-28 2003-09-23 Macronix International Co., Ltd. Method for forming low dielectric constant insulating layer with foamed structure
WO2003098632A2 (en) 2002-05-16 2003-11-27 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4105044B2 (ja) * 2003-06-13 2008-06-18 株式会社東芝 電界効果トランジスタ
US7071093B2 (en) * 2004-03-26 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated treatment method for obtaining robust low dielectric constant materials
JP2007053412A (ja) * 2006-11-30 2007-03-01 Dainippon Screen Mfg Co Ltd 薄膜形成装置および薄膜形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3695956A (en) * 1970-05-25 1972-10-03 Rca Corp Method for forming isolated semiconductor devices
US3909332A (en) * 1973-06-04 1975-09-30 Gen Electric Bonding process for dielectric isolation of single crystal semiconductor structures
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
JP2762462B2 (ja) 1988-05-31 1998-06-04 ソニー株式会社 半導体基板の製造方法
JPH02202023A (ja) 1989-01-31 1990-08-10 Fujitsu Ltd 半導体装置の製造方法
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
US5346848A (en) * 1993-06-01 1994-09-13 Motorola, Inc. Method of bonding silicon and III-V semiconductor materials
US5399231A (en) * 1993-10-18 1995-03-21 Regents Of The University Of California Method of forming crystalline silicon devices on glass
TW308707B (en) * 1995-12-15 1997-06-21 Komatsu Denshi Kinzoku Kk Manufacturing method of bonding SOI wafer
US5863832A (en) * 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system

Also Published As

Publication number Publication date
US6333215B1 (en) 2001-12-25
JPH118239A (ja) 1999-01-12

Similar Documents

Publication Publication Date Title
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
JP3128811B2 (ja) 半導体装置の製造方法
US8703005B2 (en) Methods for removing dielectric materials
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
JP2000269515A (ja) 低温薄膜トランジスタの作製方法およびトランジスタ・デバイス
US6258724B1 (en) Low dielectric constant dielectric films and process for making the same
JP3070450B2 (ja) 多層配線形成法
JP3431454B2 (ja) 半導体装置の製造方法
JPH0563205A (ja) 半導体装置
JP3466174B2 (ja) 半導体装置およびその製造方法
KR100455886B1 (ko) 반도체 소자 제조 방법
JPH0745475A (ja) 薄膜コンデンサ及びその製造方法
JP3142457B2 (ja) 強誘電体薄膜キャパシタの製造方法
JPH01206631A (ja) 半導体装置の製造方法
JPS58135645A (ja) 半導体装置の製造方法
JPH0433129B2 (ja)
JPH0955480A (ja) 半導体装置の製造方法
JP2001053071A (ja) 強誘電体薄膜の製造方法、電子デバイス、および絶縁体用液体原料
JPH0629282A (ja) 半導体装置の製造方法
JP2002033460A (ja) 半導体装置及びその製造方法
JPS5852330B2 (ja) 半導体装置の製造方法
JPH07111968B2 (ja) 半導体装置の製造方法
JPH0618238B2 (ja) 平坦化多層配線の形成法
JPH0778816A (ja) 半導体装置の製造方法
JPH04102332A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees