JPH02202023A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02202023A JPH02202023A JP2129289A JP2129289A JPH02202023A JP H02202023 A JPH02202023 A JP H02202023A JP 2129289 A JP2129289 A JP 2129289A JP 2129289 A JP2129289 A JP 2129289A JP H02202023 A JPH02202023 A JP H02202023A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- thin
- sio2 film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 239000000377 silicon dioxide Substances 0.000 abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 abstract 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract 2
- 239000010409 thin film Substances 0.000 abstract 2
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
薄膜化されたチップを有する半導体装置の製造方法に関
し。
し。
素子への損傷を防止し、薄いチップの製造を可能とする
ことを目的とし。
ことを目的とし。
５ｏｌ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎ５ｕｌａｔｏｒ）
基板を貼り合わせ法で製造するときの技術を用い、素子
形成用の半導体基板を１表面に凹凸を持つ支持基板の凹
凸面側に酸化膜を介して接着し、薄膜化する工程と。
基板を貼り合わせ法で製造するときの技術を用い、素子
形成用の半導体基板を１表面に凹凸を持つ支持基板の凹
凸面側に酸化膜を介して接着し、薄膜化する工程と。
該素子形成用の半導体基板に素子を形成した後。
該素子形成用の半導体基板を支持基板より剥離する工程
とを有するように構成する。
とを有するように構成する。
本発明は薄膜化されたチップを有する半導体装置の製造
方法に関する。
方法に関する。
集積回路（ＩＣ）が高集積化し１機能が向上するに従っ
てカード化等の使用が増加し、これに伴いチップの薄膜
化が要求されている。
てカード化等の使用が増加し、これに伴いチップの薄膜
化が要求されている。
カードに使用するＩＣは薄くするため、 ＩＣ製造プロ
セス終了後、エツチング、研磨等により裏面を削ってい
た。
セス終了後、エツチング、研磨等により裏面を削ってい
た。
従来、 ＩＣカード用の素子は主としてパッケージの薄
膜化に工夫がなされている。
膜化に工夫がなされている。
ところが、 ＩＣチップをパッケージングしないでチッ
プ自体をカードに搭載できるビームリード。
プ自体をカードに搭載できるビームリード。
バンブ技術が完成すると、 ＩＣチップ自体を薄くする
ことが必要となってきた。
ことが必要となってきた。
従来のＩＣ製造プロセスにより、薄いチップを製造しよ
うとすると、基板裏面の除去量が大きくなり、素子への
損傷が問題となる。
うとすると、基板裏面の除去量が大きくなり、素子への
損傷が問題となる。
本発明は素子への損傷を防止して、薄いチップの製造を
可能とすることを目的とする。
可能とすることを目的とする。
上記課題の解決は、素子形成用の半導体基板を。
表面に凹凸を持つ支持基板の凹凸面側に酸化膜を介して
接着し、薄膜化する工程と、該素子形成用の半導体基板
に素子を形成した後、該素子形成用の半導体基板を支持
基板より剥離する工程とを有することを特徴とする半導
体装置の製造方法により達成される。
接着し、薄膜化する工程と、該素子形成用の半導体基板
に素子を形成した後、該素子形成用の半導体基板を支持
基板より剥離する工程とを有することを特徴とする半導
体装置の製造方法により達成される。
〔作用〕
本発明はＳＯ１基板の製造に用いられる接着法の技術を
用いて、素子形成用の基板を１表面に凹凸のある支持基
板に貼り合わせ、所定の厚さに薄膜化して素子形成し、
その後剥離するプロセスを採用することにより、上記の
凹凸により接着面積を減らし、剥離し易くして素子への
損傷を防止するようにしたものである。
用いて、素子形成用の基板を１表面に凹凸のある支持基
板に貼り合わせ、所定の厚さに薄膜化して素子形成し、
その後剥離するプロセスを採用することにより、上記の
凹凸により接着面積を減らし、剥離し易くして素子への
損傷を防止するようにしたものである。
従来の接着基板はＳ０１等の目的で使用されるため、極
めて強固に貼り合わせが行われていたが。
めて強固に貼り合わせが行われていたが。
本発明では逆に貼り合わせた部分を容易に剥がれるよう
にすることによって薄いチップを実現するものである。
にすることによって薄いチップを実現するものである。
第１図（１）〜（４）は本発明の一実施例を説明する断
面図である。
面図である。
第１図（１）において、支持基板１として、 Ｓｉ基板
を用い、リソグラフィ工程により基板表面に幅５μｍ、
深さ１μｍの溝１１を形成し、基板表面に熱酸化により
厚さ０．５μｍのＳｉＯ□膜１２膜形２する第１図（２
）において、素子形成用基板２として。
を用い、リソグラフィ工程により基板表面に幅５μｍ、
深さ１μｍの溝１１を形成し、基板表面に熱酸化により
厚さ０．５μｍのＳｉＯ□膜１２膜形２する第１図（２
）において、素子形成用基板２として。
厚さ１００μｍのＳｉ基板を用い、基板表面に熱酸化に
より厚さ０．５μｍのＳｉＯ□膜２１膜形１する。
より厚さ０．５μｍのＳｉＯ□膜２１膜形１する。
素子形成用基板２の５ｉ０２膜２１面を支持基板１の５
ｉＯｚ膜１２上に重ねて貼り合わせて、接着基板を形成
する。
ｉＯｚ膜１２上に重ねて貼り合わせて、接着基板を形成
する。
貼り合わせ条件は窒素雰囲気中で６００°Ｃで３０分間
加熱する。
加熱する。
第１図（３）において、接着基板の素子形成用基板２側
を研磨及びエツチングして厚さ１５μｍに薄膜化し、こ
こに素子形成を行う。
を研磨及びエツチングして厚さ１５μｍに薄膜化し、こ
こに素子形成を行う。
第１図（４）において、素子形成された基板２Ａをチッ
プに切断し、素子表面をレジストないし耐薬品性の被膜
で被覆した後、弗化水素酸を用いて両基板界面のＳｉＯ
□膜１２膜形２チングして、基板２Ａを剥離する。
プに切断し、素子表面をレジストないし耐薬品性の被膜
で被覆した後、弗化水素酸を用いて両基板界面のＳｉＯ
□膜１２膜形２チングして、基板２Ａを剥離する。
この際２ エッチャントは溝を通じて界面の５ｉｎ２膜
１２に浸透するため剥離がし易くなる。
１２に浸透するため剥離がし易くなる。
以上の工程により、素子に損傷を与えないで。
薄いチップのカード用のＬＳＩを製造することができる
。
。
実際に、 ＩＣカード用のＬＳＩを製造した結果、従来
工程中の取扱不良によるチップの損傷が従来％程度あっ
たが、実施例では皆無となった。
工程中の取扱不良によるチップの損傷が従来％程度あっ
たが、実施例では皆無となった。
実施例においては、支持基板に形成する凹凸は平行に並
ぶ溝を用いたが、これの代わりに基板上−様に分布した
穴を用いても同様の効果が得られる。
ぶ溝を用いたが、これの代わりに基板上−様に分布した
穴を用いても同様の効果が得られる。
（発明の効果〕
以上説明したように本発明によれば、従来不可能であっ
た１５μｍ程度の厚さの薄いＬＳＩを製造することがで
き、しかも機械的な損傷を与えないため、大規模な容量
を有するＩＣカードを実現することができる。
た１５μｍ程度の厚さの薄いＬＳＩを製造することがで
き、しかも機械的な損傷を与えないため、大規模な容量
を有するＩＣカードを実現することができる。
第１図（１）〜（４）は本発明の一実施例を説明する断
面図である。 図において。 １は支持基板。 １１は溝等の凹部。 １２ハ酸化膜テＳ ｉｏ ｚ ｎ’ｊ１．１２は素子形
成用基板。 ２１は酸化膜で５ｉＯｚ膜。 ２八は素子形成された基板
面図である。 図において。 １は支持基板。 １１は溝等の凹部。 １２ハ酸化膜テＳ ｉｏ ｚ ｎ’ｊ１．１２は素子形
成用基板。 ２１は酸化膜で５ｉＯｚ膜。 ２八は素子形成された基板
Claims (1)
- 【特許請求の範囲】 素子形成用の半導体基板を、表面に凹凸を持つ支持基板
の凹凸面側に酸化膜を介して接着し、薄膜化する工程と
、 該素子形成用の半導体基板に素子を形成した後、該素子
形成用の半導体基板を支持基板より剥離する工程 とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2129289A JPH02202023A (ja) | 1989-01-31 | 1989-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2129289A JPH02202023A (ja) | 1989-01-31 | 1989-01-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02202023A true JPH02202023A (ja) | 1990-08-10 |
Family
ID=12051064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2129289A Pending JPH02202023A (ja) | 1989-01-31 | 1989-01-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02202023A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184056B1 (en) | 1998-05-19 | 2001-02-06 | Sharp Kabushiki Kaisha | Process for producing solar cells and solar cells produced thereby |
| US6333215B1 (en) | 1997-06-18 | 2001-12-25 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
| JP6727460B1 (ja) * | 2019-06-21 | 2020-07-22 | 三菱電機株式会社 | 複合基板の製造方法、および、複合基板 |
-
1989
- 1989-01-31 JP JP2129289A patent/JPH02202023A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333215B1 (en) | 1997-06-18 | 2001-12-25 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
| US6184056B1 (en) | 1998-05-19 | 2001-02-06 | Sharp Kabushiki Kaisha | Process for producing solar cells and solar cells produced thereby |
| JP6727460B1 (ja) * | 2019-06-21 | 2020-07-22 | 三菱電機株式会社 | 複合基板の製造方法、および、複合基板 |
| KR20220006614A (ko) * | 2019-06-21 | 2022-01-17 | 미쓰비시덴키 가부시키가이샤 | 복합 기판의 제조 방법 및 복합 기판 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11791307B2 (en) | DBI to SI bonding for simplified handle wafer | |
| JP2010529664A (ja) | 半導体ダイ内に集積化したマルチコンポーネントデバイス | |
| KR20020093138A (ko) | 반도체 웨이퍼의 박형화 방법 및 박형 반도체 웨이퍼 | |
| JP2008521214A (ja) | 半導体ウエハの薄型化 | |
| JP2003031524A (ja) | 半導体装置およびその製造方法 | |
| JPH04365377A (ja) | 半導体装置 | |
| US6656820B2 (en) | Method for manufacturing a semiconductor device having a reliable thinning step | |
| US10049909B2 (en) | Wafer handler and methods of manufacture | |
| WO2011046517A1 (en) | Apparatus and method of applying a film to a semiconductor wafer and method of processing a semiconductor wafer | |
| JPH02202023A (ja) | 半導体装置の製造方法 | |
| JPH01140652A (ja) | 立体型半導体装置 | |
| JPS61158145A (ja) | 半導体基板の加工方法 | |
| JP2001085453A (ja) | 半導体装置の製造方法 | |
| US4815208A (en) | Method of joining substrates for planar electrical interconnections of hybrid circuits | |
| JPH08274286A (ja) | Ｓｏｉ基板の製造方法 | |
| US5045970A (en) | Joined substrates having planar electrical interconnection of hybrid circuits | |
| US20240186284A1 (en) | Dbi to si bonding for simplified handle wafer | |
| JPH02237066A (ja) | 半導体装置の製造方法 | |
| JPH0521597A (ja) | 半導体素子の製造方法 | |
| JPH0344912A (ja) | 半導体装置及びその製造方法 | |
| JPH0198253A (ja) | 立体型半導体装置の製造方法 | |
| JPS6156434A (ja) | 半導体基板の切り出し方法 | |
| JPH07130685A (ja) | 半導体ウェーハの製造方法 | |
| JPS6091665A (ja) | 薄膜化方法 | |
| JPS6381095A (ja) | Ｉｃチツプの実装方法 |