KR20020093138A - 반도체 웨이퍼의 박형화 방법 및 박형 반도체 웨이퍼 - Google Patents

Abstract

표면에 반도체 소자(２)가 형성되어 있는 반도체 웨이퍼의 이면을 연삭하여 박형화하는 방법에 있어서, 상기 반도체 웨이퍼(１)의 표면을 접착층을 이용하여 지지체(４)에 접합하고，그 지지체를 지지한 상태에서 상기 반도체 웨이퍼의 이면을 연삭한 후，그 박형화된 반도체 웨이퍼를 상기 지지체로부터 박리한다．바람직한 것은，지지체로서 반도체 웨이퍼，접착층으로서 열박리성 양면 접착 시트를 사용하고，연삭 후，가열 박리한다. 이것에 의해 두께가 １２０μｍ 이하의 반도체 웨이퍼를 ，가공 공정등에 있어서 크랙, 흠 등의 발생을 극력 억제하여 저비용으로 제작 가능하고, 150mm이상의 대구경이면서 종래의 것 보다 박형화된 반도체 웨이퍼를 제공한다．

Description

반도체 웨이퍼의 박형화 방법 및 박형 반도체 웨이퍼{SEMICONDUCTOR WAFER THINING METHOD, AND THIN SEMICONDUCTOR WAFER}

ＩＣ 카드，태양전지，박막 트랜지스터 등의 반도체 장치나 반도체 집적 회로를 제작할 때，그 기판으로 되는 반도체 웨이퍼의 두께를 충분히 얇게 하는 것에 의해 장치의 소형화나 사용상의 자유도를 향상시킬 수 있다.

특히，ＩＣ 카드 등에 있어서는，박형화의 필요성이 커지면서 회로를 구성하는 칩을 가능한 한 박형으로 하는 것이 요구되고 있다.

종래，이와 같은 박형 반도체 웨이퍼를 제작하기 위해서，경면연마되어 후술하는 통상의 두께를 갖는 반도체 웨이퍼의 표면에 반도체 소자（회로 패턴)를 형성한 후，이 표면에 보호 테이프를 부착하고 이 표면측을 아래에 하여 연삭 장치의 척테이블에 재치한 다음，이면을 연삭 숫돌에 의해 연삭하고 박형화하는 공정이 행해지고 있다（예를 들면，특개평 ５－２１８１９６호 ，특개평 ８－３７１６９호공보 참조）．

상기 반도체 웨이퍼의 통상의 두께는 일반적으로 그 직경에 따라 다르다. 예를 들면, 지름이 ５ 인치(125mm) 또는 ６인치(150mm) 웨이퍼에서는 ６２５μｍ 정도，８ 인치(200mm) 웨이퍼에서는 ７２５μｍ 정도이다. 박형화후의 두께는 제작된 반도체 소자에 따라 다르지만 ，１５０∼４００μｍ 정도가 일반적이었다. 상기 종래의 방법을 이용하면서 더 이상 박형화하면 가공공정 중，또는 보호 테이프를 박리한 때에 웨이퍼가 파손될 확율이 높아지기 때문에 양산화는 상당히 곤란하였다.

그렇지만 ，근래，ＩＣ 카드 등에 사용되는 반도체 소자에는 점점 다기능화가 요구되고 있고，그것에 수반하여 사용된 반도체 웨이퍼를 보다 한층 박형화하는 것에 대한 요구도 높아지면서 두께 １２０μｍ정도，또는 그 이하의 두께까지 얇게 하는 것이 요구되고 있다.

이와 같은 극박의 반도체 웨이퍼를 제작하기 위해서，종래의 박형화 수법을 이용하는 것에서는 상기와 같은 가공 공정 등에서 크랙, 흠(chipping) 등의 파손의 빈도가 높아지기 때문에 원료에 대한 제품의 비율이 저하되어，고비용으로 되고，결과적으로는 양산 레벨（level）에서의 대응이 불가능하게 된다. 즉，종래의 방식으로 두께를 １２０μｍ이하로 하기 위해서는 이용하는 웨이퍼의 지름을 ４ 인치(100mm)，또는 그 이하로 하지 않으면，크랙을 방지한 것이 사실상 불가능 했었다．

본 발명은 반도체 웨이퍼의 박형화 방법에 관한 것으로, 예를 들면 ＩＣ카드，태양전지，박막 트랜지스터 등의 반도체 장치，또는 복수의 반도체 소자로 이루어지는 반도체 집적 회로(ＩＣ）를 제작하는데 적합한 박형 반도체 웨이퍼로 하는 방법에 관계된다．

도 1은 본 발명에 의해 박형화된 반도체 웨이퍼를 지지체에 접합한 단면을나타내는 모식도이다.

도 2는 본 발명에 의해 반도체 웨이퍼를 박형화하는 공정의 일례를 나타내는 순서도이다.

본 발명은 상기 문제점을 감안하여 이루어진 것으로 ，두께가 １２０μｍ 정도 또는 그 이하의 반도체 웨이퍼를，가공 공정 등에서 크랙, 흠(chipping) 등의 파손의 발생 없이 저비용으로 제작하는 것이 가능한 반도체 웨이퍼의 박형화 방법，특히 직경６ 인치 이상의 양산품에 있어 종래의 것 보다 더욱 박형화된 반도체 웨이퍼를 제공하는데, 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명에 따르면, 표면에 반도체 소자가 형성되어 있는 반도체 웨이퍼의 이면을 연삭하는 것에 의해 박형화하는 방법에 있어서，상기 반도체 웨이퍼의 표면을 접착층을 이용하여 지지체에 접합하고，그 지지체를 지지한 상태에서 상기 반도체 웨이퍼의 이면을 연삭한 후，그 박형화된 반도체 웨이퍼를 상기 지지체로부터 박리하는 것을 특징으로 하는 반도체 웨이퍼의 박형화 방법이 제공된다.

즉，반도체 웨이퍼의 표면에 반도체 소자를 형성시킨 후，그 웨이퍼의 두께를 더욱 얇게 하는 경우，상기 웨이퍼를 접착층을 이용하여 지지체에 접합하고 웨이퍼 이면을 연삭하면 가공 공정중에 파손된 일 없이 종래 보다 박형화하는 것이 가능하고, 그 다음 박형화된 웨이퍼를 지지체로부터 박리함으로써 ＩＣ 카드 등에 적용할 수 있는 박형 반도체 웨이퍼를 얻을 수 있다．

이 경우，상기 지지체는 반도체 웨이퍼，유리기판， 또는 세라믹스 기판으로되는 것이 바람직하다.

이러한 지지체를 이용하여 반도체 웨이퍼의 연삭을 행하면，두께가 얇고，또한 상당히 평탄한 반도체 웨이퍼로 할 수 있다．특히，박형화된 반도체 웨이퍼와 동질의 반도체 웨이퍼를 이용하면，강성 등의 물성이 동일하고，연삭된 웨이퍼와 지지체로서 사용된 웨이퍼와의 열팽창률의 차이가 없고，연삭중에 열이 생겨도 응력의 발생 없이 연삭을 할 수가 있다．

상기 접착층으로는, 왁스 또는 열 박리성 접착제가 바람직하고, 특히，열 박리성 양면 접착 시트가 바람직하다.

이와 같이，접착층을 가열에 의해 용융，또는 박리하는 것에 의해 연삭 후，박형화된 반도체 웨이퍼를 지지체로부터 파손되는 일 없이 용이하게 가열 박리할 수 있다．

또，접착층으로서 열 박리성 양면접착시트를 사용한 경우，그 열박리 온도가 양면에서 다른 것을 사용하면，가열에 의해 박형화된 반도체 웨이퍼만을 접착 시트로부터 용이하게 벗길 수 있다.

또한 본 발명으로는，지지체의 접합하는 면이 상기 반도체 웨이퍼의 표면보다 큰 지지체를 사용하는 것이 바람직하다．

이와 같이 접합하는 면이 큰 지지체를 이용한 것에 의해 지지체에 반도체 웨이퍼의 최외주부를 포함한 표면 전체를 용이하고도 확실하게 접합시킬 수 있다.

본 발명에서 상기 방법에 따라 표면에 반도체 소자가 형성되어 있는 반도체 웨이퍼의 두께가 １２０μｍ이하가 될 때 까지 연삭할 수 있는 것을 특징으로 한다．

즉，접착층을 이용하여 반도체 웨이퍼와 지지체를 접합하고 연삭하는 것에 의해 종래의 방법으로 연삭한 것 보다도 더욱 얇게 할 수 있고，웨이퍼를 파손된 일 없이 １２０μｍ 이하가 될때 까지 연삭할 수 있다．

또한 본 발명에서 상기 방법에 의하여 박형화된 반도체 웨이퍼도 제공된다．구체적으로는，직경이 ６인치 이상이고，또한 두께가 １２０μｍ이하의 반도체 웨이퍼를 얻을 수 있다．종래，사실상 직경 ４인치 이하 밖에 불가능했었던 두께의 것을 비로서 직경６ 인치（inch） 이상으로 달성할 수 있다．이와 같은 극박의 웨이퍼는，ＩＣ 카드 등에 매우 적합하게 적용할 수 있다．

이상 설명한 바와 같이, 본 발명에서는 표면에 반도체 기판이 형성된 반도체 웨이퍼의 표면을 접착층을 이용하여 지지체에 접합하고 웨이퍼의 이면을 연삭하고, 특히 접착층으로 하여 가열박리하는 것을 이용한 경우에는 연삭후 가열하는 것으로 용이하게 박리할 수 있다. 따라서, 연삭공정 또는 박리공정에서 크랙, 흠 등의 파손을 발생시키지 않고 종래의 것 보다 더욱 박층화 할 수 있고 두께가 120㎛정도 또는 그 이하의 반도체 웨이퍼를 저비용으로 얻을 수 있다.

이하，본 발명의 실시의 형태에 관하여 도면을 참조하면서 구체적으로 설명하지만 ，본 발명은 이들으로 한정된 것이 아니다． 도 1은 본 발명에 의해 박형화된 반도체 웨이퍼를 접착층을 이용하여 지지체에 접합한 단면도를 모식적으로 나타낸 도면이며, 도 2는 본 발명에 따라 반도체 웨이퍼를 박형화하는 공정의 일례를 표시한 순서도이다.

또한，본 발명에서 박형화된 반도체 웨이퍼는 ，잉곳으로부터 슬라이스된 후，순차적으로 모따기 가공이나 연마 가공 등이 행해지고，또한 경면 연마된 한편의 면에 예를 들면 산화막 형성 후，포토리소그래피 기술에 의하고 반도체 소자（회로 패턴）가 형성된 것이다. 본 발명에서는，이와 같이 반도체 소자가 형성되어 있는 면을 그 웨이퍼의 표면이라고 부르고， 또한 이와 같이 반도체 소자가 형성된 반도체 웨이퍼를 패턴부착웨이퍼，또는 반도체웨이퍼, 또는 단지 웨이퍼라고 부른 경우가 있다．

본 발명에서는 도 1에 나타난 바와 같이，반도체 소자(２)가 형성된 반도체 웨이퍼(１)의 표면을 접착층(３)을 이용하여 지지체(４)에 접합한다．지지체(４)로는, 박판상으로 경질의 것이라면 특히 한정되지 않고，예를 들면 유리기판，세라믹스기판，또는 실리콘 웨이퍼（산화막을 부착시켰던 것이라도 좋다）등의 반도체 웨이퍼를 사용할 수 있다．특히，연삭된 웨이퍼(１)과 동일재질로 된 반도체 웨이퍼를 지지체(４)로 하면，강성등의 물성이 동일하고，연삭된 웨이퍼(1)과의 열팽창률의 차이가 없기 때문에 연삭중에 열이 생겨도 발생하는 응력을 최소한으로 억제할 수 있고，크랙에 연결된 우려가 적다． 또한 동일한 재질이라면，불순물로 될 염려가 없는 이점도 있다．

또，지지체(４)가 접합한 면은，상기 패턴부착 웨이퍼(1)의 표면 보다 큰 지지체(４)를 사용하는 것이 바람직하다．이와 같이 지지체(４)가 접합하는 면이 크면，패턴부착 웨이퍼(１)의 표면 전체를 지지체(４)와 용이하고도 확실하게 접합할 수 있다．특히 모따기가 존재한 웨이퍼의 외주부에서는 ，접합이 불완전하게 되기 쉽지만 ，큰 지지체를 이용하면 이와 같은 것도 없다．

또，웨이퍼(１)의 중심 위치가 다소 빗나가더라도 미접착부분이 남지 않고，웨이퍼 전체를 확실하게 균일하게 박형화한 것을 할 수 있을 뿐 아나라 작업시간이 단축되고 효율적으로 웨이퍼(1)를 박형화할 수 있다.

또，접착층(３)으로는 연삭 가공중에 박리를 일으키지 않고，또한 연삭후에 용이하게 박리할 수 있는 것이면 특히 한정되지 않지만，가열에 의해 박리할 수 있는 것이 바람직하다．이와 같이 가열 박리할 수 있는 것으로는，예를 들면 왁스，열 박리성 접착제， 또는 열 박리성의 양면접착시트를 사용할 수 있다．특히，열박리성 양면접착시트는 취급이 용이하고，균일성이 뛰어나기 때문에 웨이퍼를 극히 균일하게 연삭할 수 있다. 또한, 열박리성으로는 특히 양면접착시트에 한정되지 않으며 양면 접착테이프 등도 사용할 수 있다．

단, 상기와 같이 가열에 의해 박리되는 열박리성 양면접착시트 등을 이용하는 경우，연삭중에 발생한 열에 의해서는 박리가 생기지 않는 것들 및 그 연삭 조건을 선택한 필요가 있다．

또한，반도체 웨이퍼 표면의 반도체 소자(２)의 일부에는 불량을 나타내는 배드마크(９)가 붙여져 있는 경우가 있는데, 상기와 같이 열 박리성 양면접착 시트(３)을 이용하면，용이하게 박리한 것을 할 수 있는 결과，열 박리후 웨이퍼 표면에 접착층이 잔류하지 않기 때문에 세정할 필요가 없고，배드마크(９)가 사라져버리는 것도 없다.

본 발명에 의한 박형화의 공정을 이하에 설명한다．먼저，마이크로미터 등을 이용하여 패턴부착 웨이퍼(１)의 두께를 측정하고（ 도 ２（Ａ）），다음으로 접착층(３)을 이용하여 패턴부착 웨이퍼(１)과 지지체(４)를 접합하고 일체화하여，접합체(５)로 한다（ 도 ２（Ｂ））．접합순서는 특히 한정되지 않지만 ，패턴부착 웨이퍼(1)의 표면에 접착층(３)을 접착시키고，다음으로 그 접착층(３)을 이용하여 지지체(４)에 접합한 것으로 ，용이하게 접합체(５)로 할 수 있다．또한，연삭 공정에서 박리가 생기지 않도록 접착력을 높이기 위해서 필요에 따라 접착층(３)의 박리 온도 보다 저온에서 가온프레스를 행하고, 또한 수분∼수십시간 방치하는 것에 의해 확실하게 일체화할 수 있다（도 ２（Ｃ））．

다음，상기 접합체(５)의 두께를 측정하고，연삭대를 설정한 후（도 ２（Ｄ）），연삭 장치를 이용하여 패턴부착 웨이퍼(１)의 이면을 연삭한다( 도 ２（Ｅ））．연삭 장치로서는, 통상 웨이퍼의 표면을 편면 연삭한 때에 사용된 평면 연삭 반 등을 이용할 수 있다. 예를 들면，접합체(５)의 지지체측을 척테이블에 진공 흡착 등에 의하여 고정하고, 회전 숫돌 등에 의하여 웨이퍼(1)의 이면을 평면 연삭한다．

상기와 같이 연삭된 웨이퍼(1)은 ，필요에 따라 이면을 더욱 연마한 것도 가능한다（도 ２（Ｇ））．이 경우도 통상의 반도체 웨이퍼의 연마 장치를 사용할 수 있고, 미리 접합체(５)의 두께를 측정하여 연마대를 설정해 두면 좋다（도 ２（Ｆ））.

또한, 열박리성 양면접착시트 등을 사용한 경우，상기한 바와 같이，연삭，또는 연마중의 발열에 의한 박리를 막기 때문 연삭액（쿨런트）공급량，숫돌 회전수，및 숫돌 전송 속도 등의 조건을 적절히 설정하면 좋다．

연삭 후， 또한 필요에 따라 연마한 후，조세정하고（도 ２（Ｈ）），접합체의 두께를 측정한다（도 ２（Ｉ））． 또한 박형화할 필요가 있으면，다시 한번 연삭，또는 연마하여 두께를 조정한 것도 가능하고，예를 들면，지름이 ６∼８ 인치의 웨이퍼라도，파손된 일 없이 그 두께를 １２０μｍ 이하로 할 수 있다．

상기와 같이 원하는 두께까지 웨이퍼(１)을 박형화한 후，그 웨이퍼(１)를 지지체(４)에서 박리한다（도 ２（Ｊ））．박리하는 방법으로서는 사용한 접착층(３)에 따라 다르지만 ，상기와 같이 왁스，열박리성 접착제，또는 열박리성 양면 접착 시트라면，이들이 용해한 용액에 침지하거나 ，그러한 열박리 온도에 가열한 것으로 용이하게 박리할 수 있다．특히，열 박리성 양면접착시트(３)에 관해서는，기재(６)을 끼우고 열 박리 온도가 양면에서 다른 것，또는 고온에서 양면의 접착력이 다른 것을 사용하고，예를 들면，열 박리 온도가 높은 쪽의 면（고온열 박리 면）(８)을 지지체(４)에 부착하고，낮은 쪽의 면（저온열 박리 면）(７)을 패턴부착웨이퍼(1)에 부착한 것으로 ，지지체에 양면 접착 시트(３)이 접착된 채，박형화된 웨이퍼(１)을 가열 박리할 수 있다．

박형화된 웨이퍼(１)은 ，작은 응력에 의해 파손되기 쉽지만 ，상기와 같이 가열한 것만으로 웨이퍼(１)을 박리하는 것이 가능하기 때문에 크랙, 흠 등이 생길 우려가 거의 없다.

가열 박리된 웨이퍼는 ，접착층으로서 왁스 또는 열박리성 접착제를 사용할 경우，이러한 접착층이 웨이퍼 표면에 잔류하고 있는 경우가 있기 때문에，필요에 따라 세정액이나 순수한 물 등을 사용하여 세정을 행한다（ 도 ２（Ｋ））．한편，열박리성 양면접착시트를 사용한 경우，웨이퍼 표면에는 접착제 등이 잔류하지 않기 때문에 세정을 생략할 수 있고，세정 공정에서 파손이 생길 우려도 없다. 또한, 웨이퍼를 가열 박리 후，양면 접착 시트가 접착된 지지체는 ，그대로 새롭게 박형화한 웨이퍼와 접합하고 반복 사용할 수 있지만 ，지지체로부터도 시트를 벗기고 세정하고，연삭한 웨이퍼마다 새로운 양면 접착시트를 사용해도 좋다．

이상 설명한 공정에 따라 박형화를 행하는 것에 의해 연삭 공정，또는 박리 공정에 있어 크랙, 흠 등의 파손을 발생시키는 일 없이 두께가 １２０μｍ 정도，또는 그 이하까지 박형화를 할 수가 있고，종래의 것보다 더욱 박형화된 반도체 웨이퍼를 저비용으로 얻을 수 있다．

이하，실시예를 의해 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들로 한정된 것이 아니다．

(실시예)

표면에 반도체 소자가 형성된 ６인치(150mm)의 실리콘웨이퍼（패턴부착웨이퍼）의 표면을 열 박리성 양면접착시트를 이용하여 실리콘웨이퍼에 부착하여 접합체로 하였다. 다음으로, 평면 연삭기를 이용하여 패턴부착웨이퍼의 두께가 １０５±１５μｍ가 되도록 그 이면을 평면 연삭한 후，웨이퍼를 가열 박리하고，그 두께를 측정했다．연삭 가공전의 웨이퍼의 두께와 연삭에 의해 박형화한 웨이퍼의 두께를 표１에 나타내었다. 또한, 연삭 조건으로서는, 　＃２０００ＳＴＤ의 숫돌을 이용하고，숫돌 회전수：５０００ｒｐｍ，숫돌 전송 속도：０．４μｍ／ｍｉｎ으로 하였다. 또한，열박리성 양면 접착 시트는 일동전공사의 리바알파（기재 두께：５０μｍ，열박리온도：１２０℃）를 사용하였다.

	패턴부착 웨이퍼의 두께(㎛)
	가공전	가공후
배드마크	없음	있음	없음	있음
No.1	623.6	621.9	95.2	94.1
No.2	622.4	621.8	99.3	97.2
No.3	622.9	622.1	98.8	96.8
No.4	622.6	621.4	95.6	93.8
No.5	622.6	621.4	96.6	95.3
No.6	623.2	-	97.7	-
No.7	623.2	-	95.8	-
No.8	623.0	-	94.3	-
No.9	622.5	-	95.2	-
평균	622.9	621.7	96.5	95.4
레인지	1.2	0.7	5.0	3.4

상기 표１에서 명확한 바와 같이，연삭후의 패턴부착 웨이퍼는 모두 규격 범위내（１０５±１５μｍ）에 있고, 크랙, 흠 등이 생기는 일 없이 １２０μｍ 이하，특히 １００μｍ 이하로 박형화하는 것이 가능하다. 또한，열박리 후，세정할 필요도 없고，배드마크도 그대로 남아 있다．

또한，본 발명은 ，상기 실시 형태로 한정된 것이 아니다．상기 실시 형태는 단순한 예시이고，본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고，동일한 작용 효과를 이루는 것은，어떠한 것이든 본 발명의 기술적 범위에 포함된다．

상기 실시형태로 설명한 박형화의 공정은 단순한 일례이고，일부의 공정을 생략，교체하고，또는 추가한 것도 가능한다．예를 들면，（Ｃ）가온 프레스，（Ｆ）두께 측정／연마대 설정，（Ｇ）웨이퍼이면 연마 등의 공정은 임의이고，접착층으로서 열박리성 양면 접착 시트를 이용하면，（Ｋ）세정도 생략 가능한다．또，실시예로는 ，６ 인치의 패턴부착웨이퍼를 연삭하고 박형화했지만 ，본 발명으로는 ６ 인치 미만의 것은 물론，６ 인치보다 큰８ 인치 또는 그 이상의 웨이퍼를 박형화한 경우에도 적용할 수 있다．

Claims (9)

1. 표면에 반도체 소자가 형성되어 있는 반도체 웨이퍼의 이면을 연삭한 것에 의하여 박형화하는 방법에 있어，상기 반도체 웨이퍼의 표면을 접착층을 이용하여 지지체에 접합하고，그 지지체를 지지한 상태에서 상기 반도체 웨이퍼의 이면을 연삭한 후，그 박형화된 반도체 웨이퍼를 상기 지지체로부터 박리한 것을 특징으로 한 반도체 웨이퍼의 박형화 방법．
2. 제 1항에 있어서, 상기 지지체가 반도체 웨이퍼，유리기판， 또는 세라믹스기판으로 된 것을 특징으로 하는 반도체 웨이퍼의 박형화 방법．
3. 제 1항 또는 제 2항에 있어서, 상기 접착층이 왁스 또는 열 박리성 접착제로 되는 것을 특징으로 반도체 웨이퍼의 박형화 방법.
4. 제 1항 또는 제 2항에 있어서, 상기 접착층이 열 박리성 양면접착시트임을 특징으로 하는 반도체 웨이퍼의 박형화 방법.
5. 제 4항에 있어서, 상기 열 박리성 양면접착시트의 열 박리온도가 양면에서 다른 것을 특징으로 하는 반도체 웨이퍼의 박형화 방법.
6. 제 1항 내지 제 5항중 어느 한 항에 있어서, 상기 지지체가 접합하는 면이 상기 반도체 웨이퍼의 표면 보다 큰 것을 특징으로 하는 반도체 웨이퍼의 박형화 방법.
7. 제 1항 내지 제 6항에 있어서, 상기 표면에 반도체 소자가 형성되어 있는 반도체 웨이퍼의 두께가 １２０μｍ 이하가 될 때 까지 연삭하는 것을 특징으로 하는 반도체 웨이퍼의 박형화 방법.
8. 청구항１ 내지 청구항７의 어느 한 항에 기재된 방법에 의하여 박형화된 것을 특징으로 한 반도체 웨이퍼.
9. 직경이 ６인치 이상이고，또한 두께가 １２０μｍ 이하인　 것을 특징으로 하는 반도체 웨이퍼.