JP2001326206A - 半導体ウエーハの薄型化方法及び薄型半導体ウエーハ - Google Patents

半導体ウエーハの薄型化方法及び薄型半導体ウエーハ

Info

Publication number
JP2001326206A
JP2001326206A JP2000143043A JP2000143043A JP2001326206A JP 2001326206 A JP2001326206 A JP 2001326206A JP 2000143043 A JP2000143043 A JP 2000143043A JP 2000143043 A JP2000143043 A JP 2000143043A JP 2001326206 A JP2001326206 A JP 2001326206A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
support
thickness
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000143043A
Other languages
English (en)
Other versions
JP3768069B2 (ja
Inventor
Mamoru Okada
守 岡田
Yukio Nakajima
幸夫 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2000143043A priority Critical patent/JP3768069B2/ja
Priority to PCT/JP2001/003947 priority patent/WO2001088970A1/ja
Priority to US10/276,537 priority patent/US6930023B2/en
Priority to KR1020027014901A priority patent/KR100755999B1/ko
Priority to EP01930072A priority patent/EP1298713A1/en
Priority to TW090111579A priority patent/TW498442B/zh
Publication of JP2001326206A publication Critical patent/JP2001326206A/ja
Application granted granted Critical
Publication of JP3768069B2 publication Critical patent/JP3768069B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/06—Work supports, e.g. adjustable steadies
    • B24B41/068—Table-like supports for panels, sheets or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 厚さが１２０μｍ程度あるいはそれ以下の半
導体ウエーハを、加工工程等におけるワレ、欠け等の破
損を極力発生させることなく低コストで作製することの
できる半導体ウエーハの薄型化方法、及び６インチ以上
の大口径でありながら従来のものよりさらに薄型化され
た半導体ウエーハを提供する 【解決手段】 表面に半導体素子２が形成されている半
導体ウエーハの裏面を研削することにより薄型化する方
法において、前記半導体ウエーハ１の表面を接着層３を
介して支持体４に貼り合わせ、該支持体を保持した状態
で前記半導体ウエーハの裏面を研削した後、該薄型化さ
れた半導体ウエーハを前記支持体から剥離する。好まし
くは、支持体として半導体ウエーハ、接着層として熱剥
離性両面接着シートを使用し、研削後、加熱剥離する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体ウエーハの
薄型化方法に関し、例えばＩＣカード、太陽電池、薄膜
トランジスタ等の半導体装置、あるいは複数の半導体素
子からなる半導体集積回路（ＩＣ）を作製するのに適し
た薄型半導体ウエーハとする方法に係わる。
【０００２】
【従来の技術】ＩＣカード、太陽電池、薄膜トランジス
タ等の半導体装置や半導体集積回路を作製する際、その
基板となる半導体ウエーハの厚さを十分に薄くすること
によって、装置の小型化や使用上の自由度を向上させる
ことができる。特に、ＩＣカード等においては、薄型化
の必要性が大きく、回路を構成するチップをできるだけ
薄型にすることが望まれている。
【０００３】従来、このような薄型半導体ウエーハを作
製するためには、鏡面研磨され、後述するような通常の
厚さを有する半導体ウエーハの表面に半導体素子（回路
パターン）を形成した後、この表面に保護テープを貼り
付け、この表面側を下にして研削装置のチャックテーブ
ルに載置し、裏面を研削砥石により研削して薄型化する
という工程が行われている（例えば、特開平５−２１８
１９６号、特開平８−３７１６９号公報参照）。
【０００４】
【発明が解決しようとする課題】前記半導体ウエーハの
通常の厚さとは、一般的にその直径によって異なり、例
えば径が５インチ、または６インチウエーハでは６２５
μｍ程度、８インチウエーハでは７２５μｍ程度であ
り、薄型化後の厚さとしては、作製される半導体素子に
より異なるが、１５０〜４００μｍ程度が一般的であっ
た。前記従来の方法を用いてこれ以上薄型化すること
は、加工工程中、あるいは保護テープを剥離する際にウ
エーハが破損する確立が高くなるため、量産化は非常に
困難であった。
【０００５】しかしながら、近年、ＩＣカード等に用い
られる半導体素子には益々の多機能化が要求されるよう
になっており、それに伴い、使用される半導体ウエーハ
をより一層薄型化することへの要求も高まり、厚さ１２
０μｍ程度、あるいはそれ以下の厚さまで薄くすること
が必要となってきた。
【０００６】この様な極薄の半導体ウエーハを作製する
ためには、従来の薄型化手法を用いたのでは、前記した
ように加工工程等におけるワレ、欠け等の破損の頻度が
高くなるため、歩留が低下し、コスト高となり、結果的
には量産レベルでの対応が不可能となっていた。すなわ
ち、従来法で厚さを１２０μｍ以下とするためには、用
いるウエーハの径を４インチ、あるいはそれ以下としな
ければ、ワレを防止することが事実上不可能であった。
【０００７】本発明は上記問題点に鑑みなされたもの
で、厚さが１２０μｍ程度あるいはそれ以下の半導体ウ
エーハを、加工工程等におけるワレ、欠け等の破損を極
力発生させることなく低コストで作製することのできる
半導体ウエーハの薄型化方法、特に直径６インチ以上と
いった量産品において従来のものよりさらに薄型化され
た半導体ウエーハを提供することを目的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明によれば、表面に半導体素子が形成されてい
る半導体ウエーハの裏面を研削することにより薄型化す
る方法において、前記半導体ウエーハの表面を接着層を
介して支持体に貼り合わせ、該支持体を保持した状態で
前記半導体ウエーハの裏面を研削した後、該薄型化され
た半導体ウエーハを前記支持体から剥離することを特徴
とする半導体ウエーハの薄型化方法が提供される（請求
項１）。
【０００９】すなわち、半導体ウエーハの表面に半導体
素子を形成させた後、該ウエーハの厚さをさらに薄くす
る場合、上記のようにウエーハを接着層を介して支持体
に貼り合わせてウエーハ裏面を研削すれば、加工工程中
に破損することなく従来より薄型化することができ、次
いで薄型化されたウエーハを支持体から剥離することで
ＩＣカード等に適用できる薄型半導体ウエーハを得るこ
とができる。
【００１０】この場合、前記支持体が、半導体ウエー
ハ、ガラス基板、またはセラミックス基板からなること
が好ましい（請求項２）。これらの支持体を用いて半導
体ウエーハの研削を行うことで、厚さが薄く、かつ非常
に平坦な半導体ウエーハとすることができる。特に、薄
型化される半導体ウエーハと同質の半導体ウエーハを用
いれば、剛性等の物性が同じであり、研削されるウエー
ハと支持体として使用されるウエーハとの熱膨張率の差
が無く、研削中に熱が生じても応力を生じさせずに研削
を行うことができる。
【００１１】前記接着層としては、ワックスまたは熱剥
離性接着剤であることが好ましく（請求項３）、特に、
熱剥離性両面接着シートであることが好ましい（請求項
４）。このように、接着層を加熱により溶融、あるいは
剥離するものとすることで、研削後、薄型化された半導
体ウエーハを支持体から破損することなく容易に加熱剥
離することができる。また、接着層として熱剥離性両面
接着シートを使用する場合、その熱剥離温度が両面で異
なるものを使用すれば（請求項５）、加熱により、薄型
化された半導体ウエーハだけを接着シートから容易に剥
がすことができる。
【００１２】さらに本発明では、支持体の貼り合わせ面
が、前記半導体ウエーハの表面より大きい支持体を使用
することが好ましい（請求項６）。このように貼り合わ
せ面が大きな支持体を用いることにより、支持体に半導
体ウエーハの最外周部を含めた表面全体を容易かつ確実
に貼り合わせることができる。
【００１３】本発明では、前記方法に従い、表面に半導
体素子が形成されている半導体ウエーハの厚さが１２０
μｍ以下になるまで研削できることを特徴とする（請求
項７）。すなわち、接着層を介して半導体ウエーハと支
持体を貼り合わせて研削することにより、従来の方法で
研削するよりもさらに薄くすることができ、ウエーハを
破損することなく１２０μｍ以下になるまで研削するこ
とができる。
【００１４】さらに本発明では、前記方法により薄型化
された半導体ウエーハも提供される（請求項８）。具体
的には、直径が６インチ以上であり、かつ厚さが１２０
μｍ以下の半導体ウエーハを得ることができる（請求項
９）。従来、事実上直径４インチ以下でしか不可能であ
った厚さのものを、はじめて直径６インチ以上で達成す
ることができた。このような極薄のウエーハは、ＩＣカ
ード等に好適に適用することができる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら具体的に説明するが、本発明はこ
れらに限定されるものではない。図１は、本発明により
薄型化される半導体ウエーハを接着層を介して支持体に
貼り合わせた断面を模式的に示した図であり、図２は、
本発明により半導体ウエーハを薄型化する工程の一例を
示すフロー図である。
【００１６】なお、本発明で薄型化される半導体ウエー
ハは、インゴットからスライスされた後、順次面取り加
工や研磨加工等が施され、さらに鏡面研磨された一方の
面に例えば酸化膜形成後、フォトリソグラフィ技術によ
り半導体素子（回路パターン）が形成されたものであ
り、本発明では、このように半導体素子が形成されてい
る面をそのウエーハの表面と呼び、さらにこのように半
導体素子が形成された半導体ウエーハをパターン付きウ
エーハ、または半導体ウエーハ、あるいは単にウエーハ
と呼ぶ場合がある。
【００１７】本発明では、図１に示されるように、半導
体素子２が形成された半導体ウエーハ１の表面を接着層
３を介して支持体４に貼り合わせる。支持体４として
は、薄板状で硬質のものであれば特に限定されず、例え
ばガラス基板、セラミックス基板、あるいはシリコンウ
エーハ（酸化膜を付着させたものでもよい）等の半導体
ウエーハを使用できる。特に、研削されるウエーハ１と
同一材質からなる半導体ウエーハを支持体４とすれば、
剛性等の物性が同じであり、研削されるウエーハ１との
熱膨張率の差がないため研削中に熱が生じても発生する
応力を最小限に抑えることができ、ワレにつながるおそ
れが少ない。さらに同じ材質であれば、不純物となる心
配もないという利点もある。
【００１８】また、支持体４の貼り合わせ面に関して
は、前記パターン付きウエーハ１の表面より大きい支持
体４を使用することが好ましい。このように支持体４の
貼り合わせ面が大きければ、パターン付きウエーハ１の
表面全体を支持体４と容易かつ確実に貼り合わせること
ができる。特に面取りが存在するウエーハ外周部では、
貼り合わせが不完全になり易いが、大きい支持体を用い
ればこのようなこともない。また、ウエーハ１の中心位
置が多少ずれたとしても未接着部分が残ることもなく、
ウエーハ全体を確実に均一に薄型化することができるほ
か、作業時間が短縮されて効率的にウエーハ１の薄型化
を行うことができる。
【００１９】また、接着層３としては研削加工中に剥離
を起こさず、かつ研削後に容易に剥離できるものであれ
ば特に限定されないが、加熱により剥離できるものが好
ましい。このように加熱剥離できるものとしては、例え
ばワックス、熱剥離性接着剤、または熱剥離性の両面接
着シートを使用できる。特に、熱剥離性両面接着シート
は取り扱いが容易であり、均一性に優れているためウエ
ーハを極めて均一に研削することができる。なお、熱剥
離性であれば特に両面接着シートに限定されず、両面接
着テープ等も使用できる。ただし、上記のように加熱に
より剥離する熱剥離性両面接着シート等を用いる場合、
研削中に発生する熱では剥離が生じないようなもの、並
びにその研削条件を選ぶ必要がある。
【００２０】また、半導体ウエーハ表面の半導体素子２
の一部には不良を示すバッドマーク９が付されている場
合があるが、上記のように熱剥離性両面接着シート３を
用いれば、容易に剥離することができる上、熱剥離後ウ
エーハ表面に接着層が残留することないので洗浄する必
要が無く、バッドマーク９が消えてしまうこともない。
【００２１】本発明による薄型化の工程を以下に説明す
る。まず、マイクロメータ等を用いてパターン付きウエ
ーハ１の厚さを測定し（図２（Ａ））、次いで接着層３
を介してパターン付きウエーハ１と支持体４を貼り合わ
せて一体化し、接合体５とする（図２（Ｂ））。貼り合
わせる手順は特に限定されないが、パターン付きウエー
ハ１の表面に接着層３を接着させ、次いで該接着層３を
介して支持体４に貼り合わせることで、容易に接合体５
とすることができる。なお、研削工程で剥離が生じない
ように接着力を高めるため、必要に応じて接着層３の剥
離温度より低温で加温プレスを行い、さらに数分〜数十
時間放置することでより確実に一体化することもできる
（図２（Ｃ））。
【００２２】次に、前記接合体５の厚さを測定し、研削
代を設定した後（図２（Ｄ））、研削装置を用いてパタ
ーン付きウエーハ１の裏面を研削する（図２（Ｅ））。
研削装置としては、通常ウエーハの表面を片面研削する
際に使用される平面研削盤等を用いることができる。例
えば、接合体５の支持体側をチャックテーブルに真空吸
着等により固定し、回転砥石等によりウエーハ１の裏面
を平面研削する。
【００２３】上記のように研削されたウエーハ１は、必
要に応じて裏面をさらに研磨することもできる（図２
（Ｇ））。この場合も通常の半導体ウエーハの研磨装置
を使用することができ、予め接合体５の厚さを測定して
研磨代を設定しておけばよい（図２（Ｆ））。なお、熱
剥離性両面接着シート等を使用した場合、前記したよう
に、研削、あるいは研磨中の発熱による剥離を防ぐた
め、研削液（クーラント）供給量、砥石回転数、並びに
砥石送り速度等の条件を適宜設定すればよい。
【００２４】研削後、さらに必要に応じて研磨した後、
粗洗浄し（図２（Ｈ））、接合体の厚さを測定する（図
２（Ｉ））。さらに薄型化する必要があれば、再び研
削、あるいは研磨して厚さを調整することもでき、例え
ば、径が６〜８インチのウエーハであっても、破損する
ことなく、その厚さを１２０μｍ以下にすることができ
る。
【００２５】前記のように所望の厚さまでウエーハ１を
薄型化した後、該ウエーハ１を支持体４から剥離する
（図２（Ｊ））。剥離する方法としては使用する接着層
３により異なるが、前記したようにワックス、熱剥離性
接着剤、あるいは熱剥離性両面接着シートであれば、こ
れらが溶解する溶液に浸漬したり、それらの熱剥離温度
に加熱することで容易に剥離することができる。特に、
熱剥離性両面接着シート３に関しては、基材６を挟んで
熱剥離温度が両面で異なるもの、あるいは高温で両面の
接着力が異なるものを使用し、例えば、熱剥離温度が高
い方の面（高温熱剥離面）８を支持体４に貼り付け、低
い方の面（低温熱剥離面）７をパターン付きウエーハ１
に貼り付けることで、支持体に両面接着シート３が貼着
されたまま、薄型化されたウエーハ１を加熱剥離するこ
とができる。薄型化されたウエーハ１は、小さな応力に
より破損し易くなっているが、上記のように加熱するだ
けでウエーハ１を剥離することができるため、ワレ、欠
け等が生じるおそれもほとんど無い。
【００２６】加熱剥離されたウエーハは、接着層として
ワックスあるいは熱剥離性接着剤を使用した場合、これ
らの接着層がウエーハ表面に残留している場合があるた
め、必要に応じて洗浄液や純水等を使用して洗浄を行う
（図２（Ｋ））。一方、熱剥離性両面接着シートを使用
した場合、ウエーハ表面には接着剤等が残留することが
ほとんど無いため、洗浄を省略することが可能で、洗浄
工程において破損が生じるというおそれもない。なお、
ウエーハを加熱剥離後、両面接着シートが接着したまま
の支持体は、そのまま新たに薄型化するウエーハと貼り
合わせて繰り返し使用することができるが、支持体から
もシートを剥がして洗浄し、研削するウエーハ毎に新た
な両面接着シートを使用してもよい。
【００２７】以上説明した工程に従って薄型化を行うこ
とにより、研削工程、あるいは剥離工程においてワレ、
欠け等の破損を発生させることなく厚さが１２０μｍ程
度、あるいはそれ以下まで薄型化を行うことができ、従
来のものよりさらに薄型化された半導体ウエーハを低コ
ストで得ることができる。
【００２８】
【実施例】以下、実施例及び比較例を示して本発明をよ
り具体的に説明するが、本発明はこれらに限定されるも
のではない。
【００２９】表面に半導体素子が形成されている６イン
チのシリコンウエーハ（パターン付きウエーハ）の表面
を熱剥離性両面接着シートを介してシリコンウエーハに
貼り付けて接合体とした。次いで、平面研削機を用いて
パターン付きウエーハの厚さが１０５±１５μｍとなる
ようにその裏面を平面研削した後、ウエーハを加熱剥離
し、その厚さを測定した。研削加工前のウエーハの厚さ
と研削により薄型化したウエーハの厚さを表１に示し
た。なお、研削条件としては、♯２０００ＳＴＤの砥石
を用い、砥石回転数：５０００ｒｐｍ、砥石送り速度：
０．４μｍ／ｍｉｎとした。また、熱剥離性両面接着シ
ートとして日東電工社製のリバアルファ（基材厚さ：５
０μｍ、熱剥離温度：１２０℃）を使用した。
【００３０】
【表１】
【００３１】前記表１から明らかなように、研削後のパ
ターン付きウエーハはいずれも規格範囲内（１０５±１
５μｍ）にあり、ワレ、欠け等が生じることなく１２０
μｍ以下、特には１００μｍ以下に薄型化することがで
きた。また、熱剥離後、洗浄する必要もなく、バットマ
ークもそのまま残っていた。
【００３２】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は単なる例示であり、本
発明の特許請求の範囲に記載された技術的思想と実質的
に同一な構成を有し、同様な作用効果を奏するものは、
いかなるものであっても本発明の技術的範囲に包含され
る。
【００３３】前記実施態様で説明した薄型化の工程は単
なる一例であって、一部の工程を省略、入れ替え、ある
いは追加することもできる。例えば、（Ｃ）加温プレ
ス、（Ｆ）厚さ測定／研磨代設定、（Ｇ）ウエーハ裏面
研磨等の工程は任意であり、接着層として熱剥離性両面
接着シートを用いれば、（Ｋ）洗浄も省略可能である。
また、実施例では、６インチのパターン付きウエーハを
研削して薄型化したが、本発明では６インチ未満のもの
はもとより、６インチより大きい８インチあるいはそれ
以上のウエーハを薄型化する場合にも適用することがで
きる。
【００３４】
【発明の効果】以上説明したように、本発明では、表面
に半導体基板が形成された半導体ウエーハの表面を接着
層を介して支持体に貼り合わせてウエーハの裏面を研削
し、特に接着層として加熱剥離するものを用いた場合に
は研削後、加熱することで容易に剥離することができ
る。従って、研削工程、あるいは剥離工程においてワ
レ、欠け等の破損を発生させることなく、従来のものよ
りさらに薄型化でき、厚さが１２０μｍ程度、あるいは
それ以下の半導体ウエーハを低コストで得ることができ
る。
【図面の簡単な説明】
【図１】本発明により薄型化される半導体ウエーハを支
持体に貼り合わせた断面を示す模式図である。
【図２】本発明により半導体ウエーハを薄型化する工程
の一例を示すフロー図である。
【符号の説明】
１…パターン付きウエーハ、 ２…半導体素子（回路パ
ターン）、３…接着層（熱剥離性両面接着テープ）、
４…支持体、 ５…接合体、６…基材、 ７…高温熱剥
離面、 ８…低温熱剥離面、 ９…バッドマーク。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中嶋 幸夫 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 Ｆターム(参考） 3C058 AB04 BA02 BA07 CB03 CB05 CB10 DA17

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 表面に半導体素子が形成されている半導
    体ウエーハの裏面を研削することにより薄型化する方法
    において、前記半導体ウエーハの表面を接着層を介して
    支持体に貼り合わせ、該支持体を保持した状態で前記半
    導体ウエーハの裏面を研削した後、該薄型化された半導
    体ウエーハを前記支持体から剥離することを特徴とする
    半導体ウエーハの薄型化方法。
  2. 【請求項２】 前記支持体が、半導体ウエーハ、ガラス
    基板、またはセラミックス基板からなることを特徴とす
    る請求項１に記載の半導体ウエーハの薄型化方法。
  3. 【請求項３】 前記接着層が、ワックスまたは熱剥離性
    接着剤からなることを特徴とする請求項１または請求項
    ２に記載の薄型化方法。
  4. 【請求項４】 前記接着層が、熱剥離性両面接着シート
    であることを特徴とする請求項１または請求項２に記載
    の薄型化方法。
  5. 【請求項５】 前記熱剥離性両面接着シートの熱剥離温
    度が、両面で異なることを特徴とする請求項４に記載の
    薄型化方法。
  6. 【請求項６】 前記支持体の貼り合わせ面が、前記半導
    体ウエーハの表面より大きいことを特徴とする請求項１
    ないし請求項５のいずれか１項に記載の薄型化方法。
  7. 【請求項７】 前記表面に半導体素子が形成されている
    半導体ウエーハの厚さが１２０μｍ以下になるまで研削
    することを特徴とする請求項１ないし請求項６のいずれ
    か１項に記載の薄型化方法。
  8. 【請求項８】 請求項１ないし請求項７のいずれか１項
    に記載の方法により薄型化されたことを特徴とする半導
    体ウエーハ。
  9. 【請求項９】 直径が６インチ以上であり、かつ厚さが
    １２０μｍ以下であることを特徴とする半導体ウエー
    ハ。
JP2000143043A 2000-05-16 2000-05-16 半導体ウエーハの薄型化方法 Expired - Fee Related JP3768069B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000143043A JP3768069B2 (ja) 2000-05-16 2000-05-16 半導体ウエーハの薄型化方法
PCT/JP2001/003947 WO2001088970A1 (en) 2000-05-16 2001-05-11 Semiconductor wafer thinning method, and thin semiconductor wafer
US10/276,537 US6930023B2 (en) 2000-05-16 2001-05-11 Semiconductor wafer thinning method, and thin semiconductor wafer
KR1020027014901A KR100755999B1 (ko) 2000-05-16 2001-05-11 반도체 웨이퍼의 박형화 방법 및 박형 반도체 웨이퍼
EP01930072A EP1298713A1 (en) 2000-05-16 2001-05-11 Semiconductor wafer thinning method, and thin semiconductor wafer
TW090111579A TW498442B (en) 2000-05-16 2001-05-15 Method for thinning semiconductor wafer and thin semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000143043A JP3768069B2 (ja) 2000-05-16 2000-05-16 半導体ウエーハの薄型化方法

Publications (2)

Publication Number Publication Date
JP2001326206A true JP2001326206A (ja) 2001-11-22
JP3768069B2 JP3768069B2 (ja) 2006-04-19

Family

ID=18649913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000143043A Expired - Fee Related JP3768069B2 (ja) 2000-05-16 2000-05-16 半導体ウエーハの薄型化方法

Country Status (6)

Country Link
US (1) US6930023B2 (ja)
EP (1) EP1298713A1 (ja)
JP (1) JP3768069B2 (ja)
KR (1) KR100755999B1 (ja)
TW (1) TW498442B (ja)
WO (1) WO2001088970A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003063219A1 (fr) * 2002-01-25 2003-07-31 Matsushita Electric Industrial Co., Ltd. Procede servant a fabriquer un composant electronique
JP2004207607A (ja) * 2002-12-26 2004-07-22 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2004253612A (ja) * 2003-02-20 2004-09-09 Nitto Denko Corp 半導体ウエハの仮固定方法及び電子部品、回路基板
JP2005116610A (ja) * 2003-10-03 2005-04-28 Nitto Denko Corp 半導体ウエハの加工方法および半導体ウエハ加工用粘着シート
KR100652788B1 (ko) 2004-10-26 2006-12-01 다이닛뽕스크린 세이조오 가부시키가이샤 웨이퍼 처리장치 및 웨이퍼 처리방법
KR100895902B1 (ko) * 2005-10-31 2009-05-04 도쿄 세이미츄 코퍼레이션 리미티드 반도체 웨이퍼 배면 연마 방법 및 반도체 웨이퍼 연마 장치
WO2009128376A1 (ja) * 2008-04-18 2009-10-22 Ｎｅｃエンジニアリング株式会社 基板貼り合わせ装置
JP2012004200A (ja) * 2010-06-15 2012-01-05 Shin Etsu Chem Co Ltd 薄型ウエハの製造方法
CN102082070B (zh) * 2009-11-27 2012-07-11 北大方正集团有限公司 一种在晶片减薄过程中保护金属层的方法
JP2014139972A (ja) * 2013-01-21 2014-07-31 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3911174B2 (ja) * 2002-03-01 2007-05-09 シャープ株式会社 半導体素子の製造方法および半導体素子
JP2004079889A (ja) * 2002-08-21 2004-03-11 Disco Abrasive Syst Ltd 半導体ウェーハの製造方法
US7456035B2 (en) 2003-07-29 2008-11-25 Lumination Llc Flip chip light emitting diode devices having thinned or removed substrates
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
JP4447280B2 (ja) 2003-10-16 2010-04-07 リンテック株式会社 表面保護用シートおよび半導体ウエハの研削方法
WO2005062905A2 (en) 2003-12-24 2005-07-14 Gelcore Llc Laser lift-off of sapphire from a nitride flip-chip
JP4647228B2 (ja) * 2004-04-01 2011-03-09 株式会社ディスコ ウェーハの加工方法
US20060107989A1 (en) * 2004-11-24 2006-05-25 Marlow Industries, Inc. High watt density thermoelectrics
US7705439B2 (en) * 2005-01-25 2010-04-27 Teledyne Technologies Incorporated Destructor integrated circuit chip, interposer electronic device and methods
US7125734B2 (en) 2005-03-09 2006-10-24 Gelcore, Llc Increased light extraction from a nitride LED
US8124455B2 (en) * 2005-04-02 2012-02-28 Stats Chippac Ltd. Wafer strength reinforcement system for ultra thin wafer thinning
KR101174925B1 (ko) * 2005-08-31 2012-08-17 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼의 연마 방법 및 연마된 웨이퍼
US7489013B1 (en) 2005-10-17 2009-02-10 Teledyne Technologies Incorporated Destructor integrated circuit chip, interposer electronic device and methods
US7640658B1 (en) 2005-10-18 2010-01-05 Teledyne Technologies Incorporated Methods for forming an anti-tamper pattern
DE102006000687B4 (de) 2006-01-03 2010-09-09 Thallner, Erich, Dipl.-Ing. Kombination aus einem Träger und einem Wafer, Vorrichtung zum Trennen der Kombination und Verfahren zur Handhabung eines Trägers und eines Wafers
GB0602410D0 (en) * 2006-02-07 2006-03-15 Filtronic Compound Semiconduct A method of bonding a semiconductor wafer to a support substrate
FR2899594A1 (fr) 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
US7498236B2 (en) * 2006-11-28 2009-03-03 International Business Machines Corporation Silicon wafer thinning end point method
US7988794B2 (en) * 2007-02-07 2011-08-02 Infineon Technologies Ag Semiconductor device and method
EP2660851B1 (de) 2009-03-18 2020-10-14 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Wafers von einem Träger
CN101859827A (zh) * 2009-04-07 2010-10-13 裕星企业有限公司 发光二极管
EP2290679B1 (de) 2009-09-01 2016-05-04 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Produktsubstrats (z.B. eines Halbleiterwafers) von einem Trägersubstrat durch Verformung eines auf einem Filmrahmen montierten flexiblen Films
JP5535670B2 (ja) 2010-01-28 2014-07-02 富士フイルム株式会社 放射線画像検出器の製造方法
DE102010007127A1 (de) * 2010-02-05 2011-08-11 Ev Group E. Thallner Gmbh Verfahren zur Behandlung eines temporär gebondeten Produktwafers
EP2381464B1 (de) 2010-04-23 2012-09-05 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Produktsubstrats von einem Trägersubstrat
US9263314B2 (en) * 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
JP2012109538A (ja) * 2010-10-29 2012-06-07 Tokyo Ohka Kogyo Co Ltd 積層体、およびその積層体の分離方法
JP5802106B2 (ja) 2010-11-15 2015-10-28 東京応化工業株式会社 積層体、および分離方法
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
WO2013006865A2 (en) * 2011-07-07 2013-01-10 Brewer Science Inc. Methods of transferring device wafers or layers between carrier substrates and other surfaces
US8383460B1 (en) * 2011-09-23 2013-02-26 GlobalFoundries, Inc. Method for fabricating through substrate vias in semiconductor substrate
CN103187350B (zh) * 2011-12-31 2015-11-18 刘胜 带有通孔电镀铜凸点的硅圆片减薄夹具及减薄工艺方法
JP5591859B2 (ja) * 2012-03-23 2014-09-17 株式会社東芝 基板の分離方法及び分離装置
US8780561B2 (en) 2012-03-30 2014-07-15 Raytheon Company Conduction cooling of multi-channel flip chip based panel array circuits
CN103035483B (zh) * 2012-08-28 2015-10-14 上海华虹宏力半导体制造有限公司 一种应用于薄硅片的临时键合和解离工艺方法
KR102075635B1 (ko) 2013-01-03 2020-03-02 삼성전자주식회사 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법
KR20150011072A (ko) 2013-07-22 2015-01-30 삼성전자주식회사 임시 접착제 조성물 및 이를 이용한 반도체 소자의 제조 방법
JP6156443B2 (ja) * 2014-08-13 2017-07-05 Jsr株式会社 積層体および基材の処理方法
JP2016127232A (ja) * 2015-01-08 2016-07-11 株式会社ディスコ ウェーハの加工方法
CN105800547B (zh) * 2016-04-08 2017-06-16 厦门大学 用于化学机械抛光圆片级超薄硅片的临时黏合方法
US11682652B2 (en) * 2021-03-10 2023-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Notched wafer and bonding support structure to improve wafer stacking

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3217105B2 (ja) 1992-02-04 2001-10-09 沖電気工業株式会社 半導体チップの製造方法
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
JPH0837169A (ja) 1994-07-26 1996-02-06 Hitachi Ltd 半導体基板の研削方法及び研削装置及び半導体装置の製造方法
JPH09148283A (ja) * 1995-11-28 1997-06-06 Mitsubishi Electric Corp ウエハ薄板化方法及び装置
JP2001523046A (ja) * 1997-11-11 2001-11-20 アービン・センサーズ・コーポレイション 回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハ
WO1999026282A1 (fr) * 1997-11-18 1999-05-27 Mitsui Chemicals, Incorporated Procede de fabrication pour plaquette en semiconducteur
JP4221092B2 (ja) 1997-11-18 2009-02-12 三井化学株式会社 半導体ウエハの製造方法
JPH11297650A (ja) * 1998-04-07 1999-10-29 Denso Corp 半導体ウェハの製造方法
US6159827A (en) * 1998-04-13 2000-12-12 Mitsui Chemicals, Inc. Preparation process of semiconductor wafer
JP2000003892A (ja) 1998-04-13 2000-01-07 Mitsui Chemicals Inc 半導体ウエハの製造方法
JP3784202B2 (ja) * 1998-08-26 2006-06-07 リンテック株式会社 両面粘着シートおよびその使用方法
JP2000087004A (ja) 1998-09-17 2000-03-28 Nitta Ind Corp 被加工物用保持剤およびそれを用いた被加工物の脱着方法
DE19850873A1 (de) * 1998-11-05 2000-05-11 Philips Corp Intellectual Pty Verfahren zum Bearbeiten eines Erzeugnisses der Halbleitertechnik
EP1041624A1 (en) * 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984572B2 (en) 2002-01-25 2006-01-10 Matsushita Electric Industrial Co., Ltd. Method for manufacturing electronic component
WO2003063219A1 (fr) * 2002-01-25 2003-07-31 Matsushita Electric Industrial Co., Ltd. Procede servant a fabriquer un composant electronique
JP2004207607A (ja) * 2002-12-26 2004-07-22 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP4514409B2 (ja) * 2003-02-20 2010-07-28 日東電工株式会社 半導体ウエハの仮固定方法及び電子部品、回路基板
JP2004253612A (ja) * 2003-02-20 2004-09-09 Nitto Denko Corp 半導体ウエハの仮固定方法及び電子部品、回路基板
JP2005116610A (ja) * 2003-10-03 2005-04-28 Nitto Denko Corp 半導体ウエハの加工方法および半導体ウエハ加工用粘着シート
KR100652788B1 (ko) 2004-10-26 2006-12-01 다이닛뽕스크린 세이조오 가부시키가이샤 웨이퍼 처리장치 및 웨이퍼 처리방법
KR100895902B1 (ko) * 2005-10-31 2009-05-04 도쿄 세이미츄 코퍼레이션 리미티드 반도체 웨이퍼 배면 연마 방법 및 반도체 웨이퍼 연마 장치
US7601615B2 (en) 2005-10-31 2009-10-13 Tokyo Seimitsu Co., Ltd. Method of grinding back surface of semiconductor wafer and semiconductor wafer grinding apparatus
WO2009128376A1 (ja) * 2008-04-18 2009-10-22 Ｎｅｃエンジニアリング株式会社 基板貼り合わせ装置
JP2009260114A (ja) * 2008-04-18 2009-11-05 Nec Engineering Ltd 基板貼り合わせ装置
TWI466224B (zh) * 2008-04-18 2014-12-21 Nec Engineering Ltd 基板貼合裝置
CN102082070B (zh) * 2009-11-27 2012-07-11 北大方正集团有限公司 一种在晶片减薄过程中保护金属层的方法
JP2012004200A (ja) * 2010-06-15 2012-01-05 Shin Etsu Chem Co Ltd 薄型ウエハの製造方法
JP2014139972A (ja) * 2013-01-21 2014-07-31 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
WO2001088970A1 (en) 2001-11-22
US20030113984A1 (en) 2003-06-19
US6930023B2 (en) 2005-08-16
TW498442B (en) 2002-08-11
KR100755999B1 (ko) 2007-09-06
JP3768069B2 (ja) 2006-04-19
EP1298713A1 (en) 2003-04-02
KR20020093138A (ko) 2002-12-12

Similar Documents

Publication Publication Date Title
JP3768069B2 (ja) 半導体ウエーハの薄型化方法
JP5027460B2 (ja) ウエハの接着方法、薄板化方法、及び剥離方法
TWI278925B (en) Semiconductor device manufacturing apparatus and its manufacturing method
US7919394B2 (en) Method for thinning substrate and method for manufacturing circuit device
US6730579B1 (en) Method of manufacturing a semiconductor dice by partially dicing the substrate and subsequent chemical etching
JP2004146727A (ja) ウェーハの搬送方法
JP2006191144A (ja) ピックアップ装置及びピックアップ方法
JP2011023393A (ja) 半導体装置の製造方法
TW200524024A (en) Protecting thin semiconductor wafers during back-grinding in high-volume production
JP2001077304A (ja) 電子部品の製造法
TWI236058B (en) Method of performing double side processes upon a wafer
JP2005109155A (ja) 半導体ウェーハの加工方法
US20080124896A1 (en) Silicon wafer thinning end point method
JP3352902B2 (ja) 貼り合わせ基板の作製方法
JP2005302982A (ja) 半導体チップの製造方法
JP2000040677A (ja) 半導体素子の製造方法
JPH08274286A (ja) Ｓｏｉ基板の製造方法
JP2010056562A (ja) 半導体チップの製造方法
JP2005216948A (ja) 半導体装置の製造方法および製造装置
JP2003124147A (ja) 半導体装置の製造方法
TWI234839B (en) Method for fixing wafer to carry out manufacturing process
JP2001110765A (ja) 高精度ウェーハとその製造方法
JP2003086540A (ja) 半導体装置の製造方法及びその製造装置
JPH11297650A (ja) 半導体ウェハの製造方法
US20240153777A1 (en) Wafer processing method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060131

R150 Certificate of patent or registration of utility model

Ref document number: 3768069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees