JP2001523046A - 回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハ - Google Patents
回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハInfo
- Publication number
- JP2001523046A JP2001523046A JP2000519921A JP2000519921A JP2001523046A JP 2001523046 A JP2001523046 A JP 2001523046A JP 2000519921 A JP2000519921 A JP 2000519921A JP 2000519921 A JP2000519921 A JP 2000519921A JP 2001523046 A JP2001523046 A JP 2001523046A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- substrate
- grooves
- dice
- flat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
シンニングされたおよび／または可撓性の集積回路チップ（３４）は、複数の溝（３０）を半導体ウェハ（２２）の表面に形成することによって、製造される。溝（３０）は集積回路各々を別個のダイスに分離する。定められた溝は、回路が形成されている表面の一部にしか延びず、典型的には５０ミクロン未満である（３２）。溝が入れられる前に、ポリイミドの平坦でかつ応力を軽減する層が表面に配置される。粘着性が低く応力の低い接着剤が、溝を入れられポリイミドで被覆された表面に配置される。次に、ウェハは圧力を加えられ硬化する温度で、光学的に平らなガラス基板の切り目を入れられた表面に結合される。次にアセンブリは研削機に置かれ、研削機は、溝が露出するまでウェハの裏側部分を取除く。研削は、研削速度を減じて進めた後に休止期間を設けることによって達成される。半導体ウェハ内の溝は、クラック形成を阻止する傾向がある。次に、アセンブリは溶剤槽の中のピンブロックの上に裏側を下にして置かれる。溶剤が接着層を溶かすと、ピンブロックの分離されたダイスが残され、可撓性膜上に実装される。ダイスは、導電性エポキシによって可撓性膜上のメタライゼーションに結合され、可撓性被覆材を用いてシールされる。
Description
【０００１】
この発明の分野は、電子回路を含む半導体層をシンニングする方法に関し、そ
のような方法によって作られたウェハに関する。
のような方法によって作られたウェハに関する。
【０００２】
パッケージの厚さを減らすために、または可撓性の電子カードもしくはスマー
トカードに使用するための限られた程度の可撓性に備えるために、パッケージの
技術ではシリコンウェハのシンニングが行なわれてきた。そのような製造方法は
、フレッシャー（Flesher）らの米国特許第５７３３８１４号（１９９８年）の 「可撓性電子カードおよび方法」（“Flexible Electronics Card and Method”
）に見られる。しかしながら、フレッシャーは、ウェハをダイシングして表側に
組立てられる半導体装置を得る前にウェハの裏側が機械的に研削される先行技術
の工程の典型である。典型的には、この研削工程はウェハ内に応力を誘導しそれ
を反らしてしまう。反ったウェハは、ダイシング中に壊れやすく、また、研削工
程自体の間にも崩壊したり破壊したりしやすい。反って応力を加えられたダイス
はまた、実装するのがより困難で、かつ曲げられたときに壊れたり割れたりする
傾向がある。したがって、達成し得るシンニングのレベルは限られている。フレ
ッシャーは、研削を斟酌した実装工程の変形を記載してはいるが、それでもなお
ウェハの裏側の研削およびポリシングが完了した後にウェハをダイシングする。
フレッシャーにおいて報告されるウェハの最小の厚さは、フレッシャーの工程に
よって製造することのできる最も薄いウェハについてさえも、２００ミクロンの
厚さをなお超えない。フレッシャーの方法によって作られたダイスは、厚いパッ
ケージまたはほんの少ししか曲げられない強化されないクレジットカードの中で
使用されるには、適しているかもしれないが、この厚さのウェハはそれでもなお
、可撓性膜上に実装されるには厚すぎ脆い。
トカードに使用するための限られた程度の可撓性に備えるために、パッケージの
技術ではシリコンウェハのシンニングが行なわれてきた。そのような製造方法は
、フレッシャー（Flesher）らの米国特許第５７３３８１４号（１９９８年）の 「可撓性電子カードおよび方法」（“Flexible Electronics Card and Method”
）に見られる。しかしながら、フレッシャーは、ウェハをダイシングして表側に
組立てられる半導体装置を得る前にウェハの裏側が機械的に研削される先行技術
の工程の典型である。典型的には、この研削工程はウェハ内に応力を誘導しそれ
を反らしてしまう。反ったウェハは、ダイシング中に壊れやすく、また、研削工
程自体の間にも崩壊したり破壊したりしやすい。反って応力を加えられたダイス
はまた、実装するのがより困難で、かつ曲げられたときに壊れたり割れたりする
傾向がある。したがって、達成し得るシンニングのレベルは限られている。フレ
ッシャーは、研削を斟酌した実装工程の変形を記載してはいるが、それでもなお
ウェハの裏側の研削およびポリシングが完了した後にウェハをダイシングする。
フレッシャーにおいて報告されるウェハの最小の厚さは、フレッシャーの工程に
よって製造することのできる最も薄いウェハについてさえも、２００ミクロンの
厚さをなお超えない。フレッシャーの方法によって作られたダイスは、厚いパッ
ケージまたはほんの少ししか曲げられない強化されないクレジットカードの中で
使用されるには、適しているかもしれないが、この厚さのウェハはそれでもなお
、可撓性膜上に実装されるには厚すぎ脆い。
【０００３】 クリフトン（Clifton）らの米国特許第５４８０８４２号（１９９６年）「ス マートカードのための薄くて強い可撓性ダイスを製造する方法」（“Method for
Fabricating Thin, Strong, Flexible Die for Smart Cards”）およびエドワ ーズ（Edwards）らの米国特許第４２６６３３４号（１９８１年）「シンニング された基板イメージャの製造」（“Manufacture of Thinned Substrate Imagers
”）に記載されるようなウェハをシンニングするための別の先行技術の方法は、
ウェハの裏を化学的にエッチング除去するさまざまな方法を含む。集積回路を含
むウェハの表面がエッチャントから保護されなければならないという点で、化学
的エッチング工程は制御するのがより困難である。また、正確にいつエッチング
工程をやめるべきかを決定すること、およびウェハの裏にわたってごく薄いウェ
ハの厚さでエッチング工程を均一に止めることも困難である。ウェハ中のいかな
る欠陥またはピンホールも腐食液の表面への漏れをもたらし、結果として歩留ま
りの減少をもたらす。
Fabricating Thin, Strong, Flexible Die for Smart Cards”）およびエドワ ーズ（Edwards）らの米国特許第４２６６３３４号（１９８１年）「シンニング された基板イメージャの製造」（“Manufacture of Thinned Substrate Imagers
”）に記載されるようなウェハをシンニングするための別の先行技術の方法は、
ウェハの裏を化学的にエッチング除去するさまざまな方法を含む。集積回路を含
むウェハの表面がエッチャントから保護されなければならないという点で、化学
的エッチング工程は制御するのがより困難である。また、正確にいつエッチング
工程をやめるべきかを決定すること、およびウェハの裏にわたってごく薄いウェ
ハの厚さでエッチング工程を均一に止めることも困難である。ウェハ中のいかな
る欠陥またはピンホールも腐食液の表面への漏れをもたらし、結果として歩留ま
りの減少をもたらす。
【０００４】 したがって、集積回路のシリコンウェハを破壊を過度に懸念することなく５０
ミクロン以下の厚さにシンニングし得る何らかの方法が必要とされる。ウェハの
厚さを５０ミクロン以下に減らすときにのみ、そのような可撓性の機械的利益を
獲得しかつより高い放熱率という熱的利益を獲得するよう想定することが現実的
である。
ミクロン以下の厚さにシンニングし得る何らかの方法が必要とされる。ウェハの
厚さを５０ミクロン以下に減らすときにのみ、そのような可撓性の機械的利益を
獲得しかつより高い放熱率という熱的利益を獲得するよう想定することが現実的
である。
【０００５】
この発明は、厚さ、表面および裏面を有する半導体ウェハから複数のシンニン
グされた集積回路を製造する方法である。典型的には、ウェハはその表側に従来
どおりに予め製造された複数の集積回路を有する。この回路は、ウェハ上に定め
られたダイストリートによって分離される領域またはダイスに構成される。この
方法は、ウェハの表側のダイストリートの中へ複数の溝を形成するステップを含
む。溝は、複数のダイスがウェハと一体になって残るように、半導体ウェハの厚
さには満たない予め定められた距離だけ表面に食い込み、この溝は、次の研削ス
テップにおいて応力を軽減するよう意図される予め定められた深さを有し、この
深さはシンニングされたダイスの最終的な厚さに等しいか、またはそれよりも大
きい。溝を入れられたウェハは、ウェハを支える平らな剛性の基板上に表を下に
して実装される、すなわち表側が基板に向いている。ウェハは、表面が基板に向
くように基板に実装される。複数のダイスを分離する準備としてウェハの厚さが
減らされて裏面から複数の溝を露出させるまで、ウェハの裏側の予め定められた
部分は機械的に取除かれる。ダイスは基板上に実装されたままである。複数のダ
イスは次に基板から解放される。
グされた集積回路を製造する方法である。典型的には、ウェハはその表側に従来
どおりに予め製造された複数の集積回路を有する。この回路は、ウェハ上に定め
られたダイストリートによって分離される領域またはダイスに構成される。この
方法は、ウェハの表側のダイストリートの中へ複数の溝を形成するステップを含
む。溝は、複数のダイスがウェハと一体になって残るように、半導体ウェハの厚
さには満たない予め定められた距離だけ表面に食い込み、この溝は、次の研削ス
テップにおいて応力を軽減するよう意図される予め定められた深さを有し、この
深さはシンニングされたダイスの最終的な厚さに等しいか、またはそれよりも大
きい。溝を入れられたウェハは、ウェハを支える平らな剛性の基板上に表を下に
して実装される、すなわち表側が基板に向いている。ウェハは、表面が基板に向
くように基板に実装される。複数のダイスを分離する準備としてウェハの厚さが
減らされて裏面から複数の溝を露出させるまで、ウェハの裏側の予め定められた
部分は機械的に取除かれる。ダイスは基板上に実装されたままである。複数のダ
イスは次に基板から解放される。
【０００６】 この方法はさらに、ウェハの表面に溝を形成する前に、複数の溝が設けられて
いるウェハの表面上に応力の低い材料でできた平坦な層を配置するステップを含
む。
いるウェハの表面上に応力の低い材料でできた平坦な層を配置するステップを含
む。
【０００７】 この方法はさらに、ウェハの表面を平らな基板に実装する前に、応力の低い、
粘着性の低い接着材料の層を複数の溝が設けられているウェハの表面に配置する
ステップを含む。平らな基板をウェハの表面に実装するステップは、光学的に平
らな基板をウェハの表面に固定するステップを含む。基板はその水平表面にわた
っておよそ１ミクロン以下の垂直の変動を有する。
粘着性の低い接着材料の層を複数の溝が設けられているウェハの表面に配置する
ステップを含む。平らな基板をウェハの表面に実装するステップは、光学的に平
らな基板をウェハの表面に固定するステップを含む。基板はその水平表面にわた
っておよそ１ミクロン以下の垂直の変動を有する。
【０００８】 この方法は、特に、溝が表面に形成される前にかつ平らな基板への実装前にポ
リイミド層を表面に配置して、ウェハの一部を機械的に取除くときにポリイミド
層がウェハに生じる応力を吸収するようにするステップを含む。
リイミド層を表面に配置して、ウェハの一部を機械的に取除くときにポリイミド
層がウェハに生じる応力を吸収するようにするステップを含む。
【０００９】 ウェハに複数の溝を形成するステップは、およそ２５〜５０ミクロン以下の溝
をウェハの表面に形成するステップを含む。ウェハの一部を機械的に取除くステ
ップは、ウェハが５０ミクロン以下の厚さになるまで、ウェハの裏側部分を取除
く。
をウェハの表面に形成するステップを含む。ウェハの一部を機械的に取除くステ
ップは、ウェハが５０ミクロン以下の厚さになるまで、ウェハの裏側部分を取除
く。
【００１０】 複数のダイスを解放するステップは、ウェハのシンニングされた裏側面をピン
ブロックの上へ配置するステップと、接着層を溶かし、それによって分離された
ポリイミド層で被覆された複数のダイスをピンブロック上に残すステップとを含
む。
ブロックの上へ配置するステップと、接着層を溶かし、それによって分離された
ポリイミド層で被覆された複数のダイスをピンブロック上に残すステップとを含
む。
【００１１】 ダイスが分離された後、この方法はさらに、可撓性膜の上にダイスを実装する
ステップと、可撓性膜上に実装されたダイスをシールするステップとを含む。ダ
イス中の集積回路は、膜上に設けられたメタライゼーションに結合される。ダイ
スはその表面が膜上のメタライゼーションと接触するように配置され、かつ異方
性導電性エポキシによってそこに結合される。
ステップと、可撓性膜上に実装されたダイスをシールするステップとを含む。ダ
イス中の集積回路は、膜上に設けられたメタライゼーションに結合される。ダイ
スはその表面が膜上のメタライゼーションと接触するように配置され、かつ異方
性導電性エポキシによってそこに結合される。
【００１２】 ウェハを基板に実装するステップは、基板の面とウェハの表面との間の基板の
面にわたる接着材料の流れを促進するために、基板に設けられた複数の溝を備え
た基板の面上においてウェハの表面を基板に固定するステップを含む。ウェハお
よび基板は、粘着性が低くかつ応力の低い材料を介在させて互いに押し合わされ
、圧力がウェハと基板との間に維持されながら、この材料は硬化される。
面にわたる接着材料の流れを促進するために、基板に設けられた複数の溝を備え
た基板の面上においてウェハの表面を基板に固定するステップを含む。ウェハお
よび基板は、粘着性が低くかつ応力の低い材料を介在させて互いに押し合わされ
、圧力がウェハと基板との間に維持されながら、この材料は硬化される。
【００１３】 ウェハを機械的に取除くステップは、予め定められた速さの研削進みと、その
後の休止とからなる少なくとも一サイクルで、ウェハの裏側部分を研削するステ
ップを含む。研削サイクルは、前進速度を少なくとも１回減少させて、２回以上
反復される。所望されるならば、この方法はさらに、分速１ミクロン未満のエッ
チング速度の化学的ドライエッチングによって、シンニングされたウェハの裏側
面をポリシングするステップを含む。
後の休止とからなる少なくとも一サイクルで、ウェハの裏側部分を研削するステ
ップを含む。研削サイクルは、前進速度を少なくとも１回減少させて、２回以上
反復される。所望されるならば、この方法はさらに、分速１ミクロン未満のエッ
チング速度の化学的ドライエッチングによって、シンニングされたウェハの裏側
面をポリシングするステップを含む。
【００１４】 この発明はまた、ダイスをシンニングするという製造工程に生じる中間の加工
品（work product）として特徴づけられ得る。この中間製品は、厚さ、表面およ
び裏面を有する半導体ウェハから複数の可撓性集積回路を製造するために用いら
れるアセンブリである。このアセンブリは、半導体ウェハの表面に形成されて複
数のダイスを形成する複数の溝を含む。この溝は、複数のダイスがウェハと一体
になって残るように、半導体ウェハの厚さに満たない所定の距離だけ表面に食い
込む。平らで堅固な基板はウェハに実装されてウェハを支持する。ウェハはその
表面が基板に面するよう向けられて基板に実装され、ウェハの裏側を露出するた
めに、複数の溝を裏側に露出させるのに十分な量だけその裏側は部分的に機械的
に取除かれて、複数のダイスを分離する準備となる。ダイスは基板に実装された
ままである。
品（work product）として特徴づけられ得る。この中間製品は、厚さ、表面およ
び裏面を有する半導体ウェハから複数の可撓性集積回路を製造するために用いら
れるアセンブリである。このアセンブリは、半導体ウェハの表面に形成されて複
数のダイスを形成する複数の溝を含む。この溝は、複数のダイスがウェハと一体
になって残るように、半導体ウェハの厚さに満たない所定の距離だけ表面に食い
込む。平らで堅固な基板はウェハに実装されてウェハを支持する。ウェハはその
表面が基板に面するよう向けられて基板に実装され、ウェハの裏側を露出するた
めに、複数の溝を裏側に露出させるのに十分な量だけその裏側は部分的に機械的
に取除かれて、複数のダイスを分離する準備となる。ダイスは基板に実装された
ままである。
【００１５】 この発明は、同じ要素が同じ番号によって参照される以下の図面を参照するこ
とによって、より良く視覚化される。
とによって、より良く視覚化される。
【００１６】 この発明およびそのさまざまな実施例は、例示として述べられ限定するもので
はない以下の詳細な説明を参照することによって、よりよく理解される。
はない以下の詳細な説明を参照することによって、よりよく理解される。
【００１７】
上面に集積回路が形成される従来のシリコンウェハのシンニングは、この発明
の方法によって行なわれれば、従来の機械的研削装置を用いて５０ミクロン以下
にまでうまくシンニングされることができる。研削の前に、ウェハは部分的に溝
を入れられるかまたは切り目を入れられて、シンニングされたウェハに所望され
る最終的厚さと少なくとも同じくらいの深さまでまたはそれ以上の深さまで、ス
クライビングされた溝を作り出す。表面の溝は、応力の軽減および／またはクラ
ックに対する障壁をもたらす。機械的研削の作業の間に起きるいかなるクラック
または応力も、たとえ起きたとしても、最も近いダイストリートの端にしか拡が
らず、そこでは、応力は、破損またはクラックが止まることによって、軽減され
る。
の方法によって行なわれれば、従来の機械的研削装置を用いて５０ミクロン以下
にまでうまくシンニングされることができる。研削の前に、ウェハは部分的に溝
を入れられるかまたは切り目を入れられて、シンニングされたウェハに所望され
る最終的厚さと少なくとも同じくらいの深さまでまたはそれ以上の深さまで、ス
クライビングされた溝を作り出す。表面の溝は、応力の軽減および／またはクラ
ックに対する障壁をもたらす。機械的研削の作業の間に起きるいかなるクラック
または応力も、たとえ起きたとしても、最も近いダイストリートの端にしか拡が
らず、そこでは、応力は、破損またはクラックが止まることによって、軽減され
る。
【００１８】 以下により詳細に記載されるように、シリコンウェハは溝を入れられたまたは
切り目を入れられた光学的に平らなガラス基板に実装され、ウェハの表面は応力
の低い接着剤などの粘着性が低く応力が低い結合材料を用いて、平らなガラス基
板に結合される。基板を結合する材料の厚さおよび基板の面変動は、プラスまた
はマイナス０．１ミクロンの範囲である。結合材料を使用することによって、シ
リコンウェハの集積回路の面のトポロジーが不均一になることから生じる影響を
排除することができる。
切り目を入れられた光学的に平らなガラス基板に実装され、ウェハの表面は応力
の低い接着剤などの粘着性が低く応力が低い結合材料を用いて、平らなガラス基
板に結合される。基板を結合する材料の厚さおよび基板の面変動は、プラスまた
はマイナス０．１ミクロンの範囲である。結合材料を使用することによって、シ
リコンウェハの集積回路の面のトポロジーが不均一になることから生じる影響を
排除することができる。
【００１９】 次に、シリコンウェハの裏面は以下に詳細に記載される方法に従って研削され
る。次に、ウェハは、実装されたウェハの裏側を研削することによって、５０ミ
クロン以下の厚さまでシンニングされる。最終的には、溝は露出して、結果とし
て基板上に実装されたダイスが自動的に分離される。ウェハの表面に配置された
ポリイミド層はまた応力軽減をもたらす。
る。次に、ウェハは、実装されたウェハの裏側を研削することによって、５０ミ
クロン以下の厚さまでシンニングされる。最終的には、溝は露出して、結果とし
て基板上に実装されたダイスが自動的に分離される。ウェハの表面に配置された
ポリイミド層はまた応力軽減をもたらす。
【００２０】 その結果、集積回路が規定される半導体ウェハの表面に複数の溝を形成するこ
とによって製作されるシンニングされた集積回路チップができる。溝の格子は、
各集積回路を分離して別個のチップまたはダイスにする。この発明では、溝は、
従来のダイシングまたは化学的機械的方法を用いて、シリコン中へ部分的に、典
型的には５０ミクロンにしか延びない。次に、溝を入れられたウェハは、ウェハ
の表面、すなわち回路が製作されているウェハの側の上に、平坦で応力を軽減す
る層で被覆される。次に、被覆されたウェハ表面は、低い応力の接着剤を用いて
、圧力下で、硬化する温度で、光学的に平らなガラス基板の切り目を入れられた
面に結合される。これによって、基板および結合されたウェハは、ウェハの裏面
が露出している堅固でしっかりと支持されたアセンブリを形成する。次にアセン
ブリは、ウェハの裏側部分を取除く研削機の中に置かれる。溝が露出すると、ダ
イスはガラス板に固定されたままで分離される。研削速度を減少して進行し、応
力軽減を向上させるために進行が止められる休止期間がその後に続くことによっ
て、研削は完了する。半導体ウェハ中の溝は、応力の発生とクラック形成とを阻
止し、クラックが起きる際には、ダイストリートの極限までに拡がるので単一の
ダイスに閉じ込められる。次に、アセンブリは、薄い裏側がピンブロック上に配
置された状態で溶剤の中のピンブロック上に置かれる。溶剤は、接着層を溶かし
て、可撓性膜に実装するためにピンブロックの分離されたダイスを残す。
とによって製作されるシンニングされた集積回路チップができる。溝の格子は、
各集積回路を分離して別個のチップまたはダイスにする。この発明では、溝は、
従来のダイシングまたは化学的機械的方法を用いて、シリコン中へ部分的に、典
型的には５０ミクロンにしか延びない。次に、溝を入れられたウェハは、ウェハ
の表面、すなわち回路が製作されているウェハの側の上に、平坦で応力を軽減す
る層で被覆される。次に、被覆されたウェハ表面は、低い応力の接着剤を用いて
、圧力下で、硬化する温度で、光学的に平らなガラス基板の切り目を入れられた
面に結合される。これによって、基板および結合されたウェハは、ウェハの裏面
が露出している堅固でしっかりと支持されたアセンブリを形成する。次にアセン
ブリは、ウェハの裏側部分を取除く研削機の中に置かれる。溝が露出すると、ダ
イスはガラス板に固定されたままで分離される。研削速度を減少して進行し、応
力軽減を向上させるために進行が止められる休止期間がその後に続くことによっ
て、研削は完了する。半導体ウェハ中の溝は、応力の発生とクラック形成とを阻
止し、クラックが起きる際には、ダイストリートの極限までに拡がるので単一の
ダイスに閉じ込められる。次に、アセンブリは、薄い裏側がピンブロック上に配
置された状態で溶剤の中のピンブロック上に置かれる。溶剤は、接着層を溶かし
て、可撓性膜に実装するためにピンブロックの分離されたダイスを残す。
【００２１】 ある応用例では、ダイスは、導電性エポキシによって、可撓性膜上のメタライ
ゼーションに結合され、可撓性被覆材を用いてシールされる。
ゼーションに結合され、可撓性被覆材を用いてシールされる。
【００２２】 図１の斜視図を参照すると、この発明の方法に用いられる溝を入れられた光学
的に平らな基板１０の斜視図が示される。基板１０は、典型的には０．５から１
．５ｃｍの範囲内の厚さ１２を備える光学的に平らなガラスのディスクで形成さ
れている。基板１０の上面１４は、光学的に平らで、表面１４上のある点から他
方の点までの変動が典型的にはプラスまたはマイナス０．１ミクロンであるよう
に準備される。光学的平坦性の度合いは、光の波長に関連して記載されており、
広く異なってもよく、それでもなおこの発明の範囲内に含まれる。たとえば、光
学的に平らであるということは、面変動がおよそλ／２からλ／２０の範囲また
はそれ以上の平らさに限られてもよい。λは、測定の基準として用いられる光の
波長である。反対の面１６（図１では見えない）は、面１４に対して平行で光学
的に平らであるように同様に準備される。基板１０は、堅固でかつ面１４に上実
装されるシリコンウェハ２０（図１には示されず）の実装を可能にするに十分な
直径を有する。
的に平らな基板１０の斜視図が示される。基板１０は、典型的には０．５から１
．５ｃｍの範囲内の厚さ１２を備える光学的に平らなガラスのディスクで形成さ
れている。基板１０の上面１４は、光学的に平らで、表面１４上のある点から他
方の点までの変動が典型的にはプラスまたはマイナス０．１ミクロンであるよう
に準備される。光学的平坦性の度合いは、光の波長に関連して記載されており、
広く異なってもよく、それでもなおこの発明の範囲内に含まれる。たとえば、光
学的に平らであるということは、面変動がおよそλ／２からλ／２０の範囲また
はそれ以上の平らさに限られてもよい。λは、測定の基準として用いられる光の
波長である。反対の面１６（図１では見えない）は、面１４に対して平行で光学
的に平らであるように同様に準備される。基板１０は、堅固でかつ面１４に上実
装されるシリコンウェハ２０（図１には示されず）の実装を可能にするに十分な
直径を有する。
【００２３】 次に、基板１０の表面１４に、たとえばダイシングまたはフォトリソグラフィ
エッチングのいずれかの従来の切り目を入れる方法によって形成される溝１８か
らなる矩形の格子が設けられる。溝の深さおよび溝１８の中心から中心の間隔は
可変であり、例示された実施例の溝の深さは、７５から１２５ミクロンの範囲内
で、溝の幅は１２５から２５０ミクロンである。溝は、中心から中心まで１２５
０ミクロンで互いに間隔をあけられる。これらの数値例は、例示のため選ばれて
いるにすぎず、所望され好都合であるように、いかなる他の形状、大きさまたは
間隔がこの発明で用いられてもよい。溝１８は、第２の組の直交する溝が第１の
組に垂直になって格子または方格パターンを作るように、面１４全体にわたって
いる。後に面１４上に配置される低い粘着性、低い応力の結合材料が溝１８によ
って促進されて自由に拡がるかまたは流れて均一な厚さの膜を形成するのであれ
ば、溝１８のトポロジー、その厚さおよび間隔はこの発明には重要ではない。
エッチングのいずれかの従来の切り目を入れる方法によって形成される溝１８か
らなる矩形の格子が設けられる。溝の深さおよび溝１８の中心から中心の間隔は
可変であり、例示された実施例の溝の深さは、７５から１２５ミクロンの範囲内
で、溝の幅は１２５から２５０ミクロンである。溝は、中心から中心まで１２５
０ミクロンで互いに間隔をあけられる。これらの数値例は、例示のため選ばれて
いるにすぎず、所望され好都合であるように、いかなる他の形状、大きさまたは
間隔がこの発明で用いられてもよい。溝１８は、第２の組の直交する溝が第１の
組に垂直になって格子または方格パターンを作るように、面１４全体にわたって
いる。後に面１４上に配置される低い粘着性、低い応力の結合材料が溝１８によ
って促進されて自由に拡がるかまたは流れて均一な厚さの膜を形成するのであれ
ば、溝１８のトポロジー、その厚さおよび間隔はこの発明には重要ではない。
【００２４】 図２はウェハ２０の側面断面図であって、ウェハ２０の表面２４は部分的にダ
イシングされていて複数の溝３０が面２４に形成されている。溝３０は面２４中
に、集積回路が形成されているダイス３４を作る。このようにして、ダイス３４
各々は最終的には別個の集積回路チップを形成する。溝３０は、シンニングした
後のウェハ２０に所望される最終的厚さに等しいかまたは僅かにそれを超える深
さ３２を有する。たとえば、例示される実施例における溝３０は、１０から７５
ミクロンの深さ３２を有する。シンニングする前のウェハ２０の全体の厚さ３６
は典型的には５００から１０００ミクロンの範囲である。このように、溝３０に
よって形成されるパターンは、チップのサイズおよびジオメトリによって決定さ
れ、さもなければ従来どおりである。ダイストリート３０は、フォトリソグラフ
ィエッチングまたはダイヤモンドソーホィールでの機械的研削などの、周知のま
たは後に考案される何らかの方法によって、作り出されてもよい。面２４は、最
初にポリイミド層２６が与えられ、次に部分的にダイシングされて面２４上に溝
３０を作り出し、次に図３に関連して後述されるような接着層２８が、溝を入れ
られポリイミドで被覆された面２４上に配置される。
イシングされていて複数の溝３０が面２４に形成されている。溝３０は面２４中
に、集積回路が形成されているダイス３４を作る。このようにして、ダイス３４
各々は最終的には別個の集積回路チップを形成する。溝３０は、シンニングした
後のウェハ２０に所望される最終的厚さに等しいかまたは僅かにそれを超える深
さ３２を有する。たとえば、例示される実施例における溝３０は、１０から７５
ミクロンの深さ３２を有する。シンニングする前のウェハ２０の全体の厚さ３６
は典型的には５００から１０００ミクロンの範囲である。このように、溝３０に
よって形成されるパターンは、チップのサイズおよびジオメトリによって決定さ
れ、さもなければ従来どおりである。ダイストリート３０は、フォトリソグラフ
ィエッチングまたはダイヤモンドソーホィールでの機械的研削などの、周知のま
たは後に考案される何らかの方法によって、作り出されてもよい。面２４は、最
初にポリイミド層２６が与えられ、次に部分的にダイシングされて面２４上に溝
３０を作り出し、次に図３に関連して後述されるような接着層２８が、溝を入れ
られポリイミドで被覆された面２４上に配置される。
【００２５】 このようにして、溝３０は、各ダイスの表面２４上で各ダイス３４のまわりに
約２５から５０ミクロンの深さのトレンチまたは溝からなる格子を形成する。溝
３０は典型的には、集積回路ウェハとして製造されるウェハ２０のストリートに
従う。溝３０はフォトリソグラフィエッチングまたはスクライビングによって作
られる。フォトリソグラフィエッチを用いることによって、滑らかな端を備えた
ダイス３４を形成することができ、標準のホィールを基礎としたダイシングから
起こり得るチッピングまたはクラックは排除される傾向がある。以下に記載され
るように、次に、ウェハ２０は裏側２２から２５ミクロンにシンニングされ、溝
３０は露出されて、基板１０から解放されたときダイス３４をウェハ２０上に自
動的に分離する。ダイシング中に得られるフォトリソグラフィの正確さは、ダイ
スの積み重ねの中にまたは可撓性基板上にダイスを位置づけるために、後に用い
られ得る。さらに、溝３０の形成は、クラック形成を排除することによって、ま
たはクラックが形成されてもその拡がりを単一のダイスの境界内に制限すること
によって、ウェハ２０をシンニングする間応力軽減のための手段として働く。
約２５から５０ミクロンの深さのトレンチまたは溝からなる格子を形成する。溝
３０は典型的には、集積回路ウェハとして製造されるウェハ２０のストリートに
従う。溝３０はフォトリソグラフィエッチングまたはスクライビングによって作
られる。フォトリソグラフィエッチを用いることによって、滑らかな端を備えた
ダイス３４を形成することができ、標準のホィールを基礎としたダイシングから
起こり得るチッピングまたはクラックは排除される傾向がある。以下に記載され
るように、次に、ウェハ２０は裏側２２から２５ミクロンにシンニングされ、溝
３０は露出されて、基板１０から解放されたときダイス３４をウェハ２０上に自
動的に分離する。ダイシング中に得られるフォトリソグラフィの正確さは、ダイ
スの積み重ねの中にまたは可撓性基板上にダイスを位置づけるために、後に用い
られ得る。さらに、溝３０の形成は、クラック形成を排除することによって、ま
たはクラックが形成されてもその拡がりを単一のダイスの境界内に制限すること
によって、ウェハ２０をシンニングする間応力軽減のための手段として働く。
【００２６】 図３は、シリコンウェハ２０に実装される基板１０の側部断面図を示す。シリ
コンウェハ２０の裏側２２は露出し、その表面２４はポリイミド層２６で被覆さ
れている。ポリイミド層２６の厚さは、およそ４〜８ミクロンで、スピン、スプ
レーまたは膜を形成することによってウェハ２０上の面２４上に配置される。ポ
リイミド層２６の機能は、ウェハ２０の表面２４にある程度の平坦さを与えるこ
とと、応力を軽減する層として働くこととである。およそ１０ミクロンの厚さの
接着層２８は、スプレーまたはスピンすることによってポリイミド層２４上に配
置される。次に、ウェハ２０は、調整された圧力および温度でのプレスを用いて
、基板１０の面１４上に実装される。たとえば、直径６インチのウェハ２０に約
５分間、約２３℃で約７０ｐｓｉの圧力を加えると、図３のアセンブリ３８が合
わさり、このため接着層２８が行き渡り硬化し、均一な厚さでウェハ２２と基板
１０をしっかりと結合させることができる。次に、ウェハ２０と基板１０との間
から押出された余分な結合材料は、剃刀の刃で手動で取除かれてもよい。基板１
０中の溝１８によって、接着剤２８およびポリイミド層２４が面１４にわたって
流れて拡がり、このためにウェハ２０の裏側の面２２が次の研削作業の準備とし
て基板１０の面１４および１６に平行になる。
コンウェハ２０の裏側２２は露出し、その表面２４はポリイミド層２６で被覆さ
れている。ポリイミド層２６の厚さは、およそ４〜８ミクロンで、スピン、スプ
レーまたは膜を形成することによってウェハ２０上の面２４上に配置される。ポ
リイミド層２６の機能は、ウェハ２０の表面２４にある程度の平坦さを与えるこ
とと、応力を軽減する層として働くこととである。およそ１０ミクロンの厚さの
接着層２８は、スプレーまたはスピンすることによってポリイミド層２４上に配
置される。次に、ウェハ２０は、調整された圧力および温度でのプレスを用いて
、基板１０の面１４上に実装される。たとえば、直径６インチのウェハ２０に約
５分間、約２３℃で約７０ｐｓｉの圧力を加えると、図３のアセンブリ３８が合
わさり、このため接着層２８が行き渡り硬化し、均一な厚さでウェハ２２と基板
１０をしっかりと結合させることができる。次に、ウェハ２０と基板１０との間
から押出された余分な結合材料は、剃刀の刃で手動で取除かれてもよい。基板１
０中の溝１８によって、接着剤２８およびポリイミド層２４が面１４にわたって
流れて拡がり、このためにウェハ２０の裏側の面２２が次の研削作業の準備とし
て基板１０の面１４および１６に平行になる。
【００２７】 図３に関連して記載されるとおり、ウェハ２０が基板１０にしっかりと実装さ
れた後、次に、図３のアセンブリ３８は、カリフォルニア州、San Luis Obispo のアール・エイチ・ストウスバフ（R. H. Strausbaugh）によって製造される７ ＡＡモデル（Model７AA）などの、従来の機械的研削盤に置かれる。最初に、約 ２５００ｒｐｍで４０／６０ミクロンのダイヤモンド砥石車を用いて、秒速約３
ミクロンの速度で所望の設定値に達するまで粗研が裏側２２上に行なわれる。次
に、その次の１０ミクロンの研削では、研削速度は秒速約１ミクロンに減速され
る。次に、研削砥石は、約１０秒間静止または休止の位置に保持される。これは
、この発明によって応力軽減をさらにもたらすことがわかっている。次に、最終
的な望ましい厚さよりおよそ２０ミクロン厚いところで、薄い裏側２２は、４３
５０ｒｐｍで４／６ミクロンのダイヤモンド砥石車などの精研削砥石で研削され
るかまたはポリシングされる。５０ミクロン以下の最終的なウェハ厚さ３６が得
られるまで、仕上げ研削サイクルは予め定められた前進速度でその後に休止時間
を設けて行なわれる。ここでも、数値例はこの発明を例示するためにのみ述べら
れ、これは所与の数値例によって制約されるものではない。たとえば、異なった
ウェハの研削機が使用されれば、研削速度、ホィール速度および粒度が変わって
もよい。
れた後、次に、図３のアセンブリ３８は、カリフォルニア州、San Luis Obispo のアール・エイチ・ストウスバフ（R. H. Strausbaugh）によって製造される７ ＡＡモデル（Model７AA）などの、従来の機械的研削盤に置かれる。最初に、約 ２５００ｒｐｍで４０／６０ミクロンのダイヤモンド砥石車を用いて、秒速約３
ミクロンの速度で所望の設定値に達するまで粗研が裏側２２上に行なわれる。次
に、その次の１０ミクロンの研削では、研削速度は秒速約１ミクロンに減速され
る。次に、研削砥石は、約１０秒間静止または休止の位置に保持される。これは
、この発明によって応力軽減をさらにもたらすことがわかっている。次に、最終
的な望ましい厚さよりおよそ２０ミクロン厚いところで、薄い裏側２２は、４３
５０ｒｐｍで４／６ミクロンのダイヤモンド砥石車などの精研削砥石で研削され
るかまたはポリシングされる。５０ミクロン以下の最終的なウェハ厚さ３６が得
られるまで、仕上げ研削サイクルは予め定められた前進速度でその後に休止時間
を設けて行なわれる。ここでも、数値例はこの発明を例示するためにのみ述べら
れ、これは所与の数値例によって制約されるものではない。たとえば、異なった
ウェハの研削機が使用されれば、研削速度、ホィール速度および粒度が変わって
もよい。
【００２８】 次に、図３のアセンブリ３８は研削盤から取除かれ、ウェハ２０は剥がされる
。図４に示されるように、接着層２８を溶かす役割を果たすアセトンなどの溶剤
にアセンブリ３８を浸すことによって、ウェハ２０は剥がされる。溝３０は、暖
かい溶剤４０によって溶かされる接着層２８で部分的にまたは完全に充満されて
もよい。アセンブリ３８は、その上面に複数のピンまたは頂点を備えるピンブロ
ック４２の上に置かれ、このため薄いウェハ２０の裏側の層２２は、面積の小さ
な複数の先端においてのみピンブロック４２と接触する。これは、ダイス３４と
ピンブロック４２との間に実質上の液体表面張力が発生することを防ぐ。もし、
表面張力がピンブロック４２とダイス３４との間に起こってしまったなら、ダイ
ス３４の薄さはそのようであるので、ピンブロック４２からダイス３４を外そう
とするとダイス３４は実質的に応力に晒され、破損の確率が高くなってしまう。
。図４に示されるように、接着層２８を溶かす役割を果たすアセトンなどの溶剤
にアセンブリ３８を浸すことによって、ウェハ２０は剥がされる。溝３０は、暖
かい溶剤４０によって溶かされる接着層２８で部分的にまたは完全に充満されて
もよい。アセンブリ３８は、その上面に複数のピンまたは頂点を備えるピンブロ
ック４２の上に置かれ、このため薄いウェハ２０の裏側の層２２は、面積の小さ
な複数の先端においてのみピンブロック４２と接触する。これは、ダイス３４と
ピンブロック４２との間に実質上の液体表面張力が発生することを防ぐ。もし、
表面張力がピンブロック４２とダイス３４との間に起こってしまったなら、ダイ
ス３４の薄さはそのようであるので、ピンブロック４２からダイス３４を外そう
とするとダイス３４は実質的に応力に晒され、破損の確率が高くなってしまう。
【００２９】 溶剤４０は、基板１０から接着層２８を溶かし去り、次にこれを静かに振って
複数のダイス３４を基板１０から分離することができる。ダイス３４は残され、
各々はピンブロック４２の先端４４上の元の位置で互いに分離される。次に、ダ
イス３４は真空ピンセットまたは他の手段を用いて、ピンブロック４２から個々
に取除かれ、チップキャリアの中に置かれ、従来の方法で扱われるかまたは処理
される。
複数のダイス３４を基板１０から分離することができる。ダイス３４は残され、
各々はピンブロック４２の先端４４上の元の位置で互いに分離される。次に、ダ
イス３４は真空ピンセットまたは他の手段を用いて、ピンブロック４２から個々
に取除かれ、チップキャリアの中に置かれ、従来の方法で扱われるかまたは処理
される。
【００３０】 この発明では裏側のドライまたはウェットエッチングが回避されて表側２４の
回路への損傷をなくすことがわかる。活性層と表面２４とが近接しているために
、ウェハ２０の裏側２２からのドライエッチングは欠陥を生じさせ得る。裏側２
４のウェットエッチングはエッチング穴を残し微細クラッキングの広がりを増進
する。しかしながら、毎分１ミクロン未満の非常にゆっくりとしたシリコンエッ
チでの最終仕上の化学エッチは、場合によっては、任意で用いられてもよい。
回路への損傷をなくすことがわかる。活性層と表面２４とが近接しているために
、ウェハ２０の裏側２２からのドライエッチングは欠陥を生じさせ得る。裏側２
４のウェットエッチングはエッチング穴を残し微細クラッキングの広がりを増進
する。しかしながら、毎分１ミクロン未満の非常にゆっくりとしたシリコンエッ
チでの最終仕上の化学エッチは、場合によっては、任意で用いられてもよい。
【００３１】 薄い可撓性ダイス３４は、従来のカプトン（Kapton）ケーブルに取付けられ、
従来の金属堆積法を用いてケーブルに接続される。図５のカプトン膜４６は、４
分の１オンスの積層基板を用いる従来の２５ミクロンの厚さの膜である。膜４６
上に実装された単一のダイス３４は、壊れることなく曲率半径２０ミリメートル
未満まで撓むことができる。多数のシンニングされたダイス３４は、ダイス３４
上にさらなるパッシベーション層を設けダイス３４の最上部にメタライゼーショ
ンを行なうことによって、積み重ねられてもよい。ダイス３４へのリード接続は
ダイス３４の側部に設けられ、パッドピッチは３ミルもの小さになる。
従来の金属堆積法を用いてケーブルに接続される。図５のカプトン膜４６は、４
分の１オンスの積層基板を用いる従来の２５ミクロンの厚さの膜である。膜４６
上に実装された単一のダイス３４は、壊れることなく曲率半径２０ミリメートル
未満まで撓むことができる。多数のシンニングされたダイス３４は、ダイス３４
上にさらなるパッシベーション層を設けダイス３４の最上部にメタライゼーショ
ンを行なうことによって、積み重ねられてもよい。ダイス３４へのリード接続は
ダイス３４の側部に設けられ、パッドピッチは３ミルもの小さになる。
【００３２】 最も薄いダイス３４はまた、ダイス３４中の回路層をはっきりと視覚化するこ
とを斟酌し、これにより、仕上げされたダイスの複数の層を光学的に品質管理す
る機会が生まれる。ダイス３４を後ろから照らすと、不透明のメタライゼーショ
ンの輪郭は照らされた半透明のシリコンを背にしてはっきりする。
とを斟酌し、これにより、仕上げされたダイスの複数の層を光学的に品質管理す
る機会が生まれる。ダイス３４を後ろから照らすと、不透明のメタライゼーショ
ンの輪郭は照らされた半透明のシリコンを背にしてはっきりする。
【００３３】 薄いダイス３４を、図５に示されるとおり、ｚ−ボンディング法（z-bonding ）を用いて可撓性カプトンキャリアに電気的に接続できる。ダイス３４は、ｚ−
導電性エポキシ４８を用いることにより、カプトン膜４６に結合される。ｚ−導
電性エポキシは、それによってダイスと基板の接続工程が簡素化され、エポキシ
の接着特性はダイス３４を支持するために好ましい。例示される実施例では、エ
イ・アイ・テクノロジーズ（A. I. Technologies）製の、製品番号ＺＳＰ８１５
０−ＦＰの熱可塑性のｚ−導電性接着剤が用いられている。この特定のエポキシ
は２−６ミルの範囲で線ピッチを支持することができる。硬化されると、その厚
さは０．５ミル未満となり、膜として特徴づけられる。薄いダイス３４、ｚ−導
電性エポキシ４８およびカプトン膜４６はすべて透明であるので、ダイス３４は
簡単に整列させられ、回路メタライゼーション５０はカプトン膜４６の対向面５
４上の適合するメタライゼーション５２に一致することができる。
導電性エポキシ４８を用いることにより、カプトン膜４６に結合される。ｚ−導
電性エポキシは、それによってダイスと基板の接続工程が簡素化され、エポキシ
の接着特性はダイス３４を支持するために好ましい。例示される実施例では、エ
イ・アイ・テクノロジーズ（A. I. Technologies）製の、製品番号ＺＳＰ８１５
０−ＦＰの熱可塑性のｚ−導電性接着剤が用いられている。この特定のエポキシ
は２−６ミルの範囲で線ピッチを支持することができる。硬化されると、その厚
さは０．５ミル未満となり、膜として特徴づけられる。薄いダイス３４、ｚ−導
電性エポキシ４８およびカプトン膜４６はすべて透明であるので、ダイス３４は
簡単に整列させられ、回路メタライゼーション５０はカプトン膜４６の対向面５
４上の適合するメタライゼーション５２に一致することができる。
【００３４】 次に、図４の実装されたダイス３４は、さらに接着的に配置されるカプトン層
またはスプレーされた被覆材などの、可撓性シールを用いて、カプトン膜４６上
にシールされる。代わりに、膜４６として異なった材料を選択してもよい。膜４
６およびダイス３４上に堆積、スプレー、スパッタまたは蒸着される無機の被覆
材もまたシールとして可能である。
またはスプレーされた被覆材などの、可撓性シールを用いて、カプトン膜４６上
にシールされる。代わりに、膜４６として異なった材料を選択してもよい。膜４
６およびダイス３４上に堆積、スプレー、スパッタまたは蒸着される無機の被覆
材もまたシールとして可能である。
【００３５】 この発明のごく初期の段階において、６インチのウェハで一上記の方法を利用
することによって、最終的な厚さ３５ミクロンのダイスを８０％を超える歩留ま
りで取戻すことができることが立証された。同様の歩留まりは、厚さ２５ミクロ
ンのダイスおよび５インチのシリコンウェハで集積回路がなお電気的に機能した
状態で得られた。
することによって、最終的な厚さ３５ミクロンのダイスを８０％を超える歩留ま
りで取戻すことができることが立証された。同様の歩留まりは、厚さ２５ミクロ
ンのダイスおよび５インチのシリコンウェハで集積回路がなお電気的に機能した
状態で得られた。
【００３６】 回路ダイス３４が５０ミクロン以下の厚さであれば、回路を可撓性プラスチッ
ク膜上に実装し、破壊の大きな危険もなく非平面形に曲げることができる。この
発明によって考案された薄い回路チップは、この可撓性のために、パッケージン
グおよび動作の際により応力に耐えることができる。ダイス３４中の最小質量は
、高い加速負荷および衝撃下で集積回路の機械的安定性をもたらす。基板内の寄
生キャパシタンスも削減されるかまたは排除されるので、回路の高周波電気的性
能もまた向上する。キャリア発生量が最小化されるので、回路の放射公差もまた
向上される。スペースが重要で、ロールアップディスプレイ、手首に着用する電
子製品、形が順応しやすいセンサ（shaped conforming sensor）および可撓性ス
マートカードなどにおいて変わった形が必要とされる場合、回路の可撓性は活用
される。
ク膜上に実装し、破壊の大きな危険もなく非平面形に曲げることができる。この
発明によって考案された薄い回路チップは、この可撓性のために、パッケージン
グおよび動作の際により応力に耐えることができる。ダイス３４中の最小質量は
、高い加速負荷および衝撃下で集積回路の機械的安定性をもたらす。基板内の寄
生キャパシタンスも削減されるかまたは排除されるので、回路の高周波電気的性
能もまた向上する。キャリア発生量が最小化されるので、回路の放射公差もまた
向上される。スペースが重要で、ロールアップディスプレイ、手首に着用する電
子製品、形が順応しやすいセンサ（shaped conforming sensor）および可撓性ス
マートカードなどにおいて変わった形が必要とされる場合、回路の可撓性は活用
される。
【００３７】 多くの変更および修正はこの発明の精神および範囲より逸脱することなく当業
者によってなされ得る。従って、例示される実施例は例という目的のためだけに
述べられ、添付の特許請求の範囲によって定義される発明を限定するものでない
。
者によってなされ得る。従って、例示される実施例は例という目的のためだけに
述べられ、添付の特許請求の範囲によって定義される発明を限定するものでない
。
【００３８】 この明細書中でこの発明およびその様々な実施例を説明するために使われる語
は通常定義される意味においてのみ理解さるだけでなく、この明細書中の特別の
定義によって通常定義される意味を超えた構造、材料または行為を含むものと理
解される。従って、もしある要素が２つ以上の意味を含むようにこの明細書の文
脈上で理解され得るならば、請求の範囲内でのその使用は、明細書および単語自
身によって支持される可能な限りすべての意味に属するものと理解されなければ
ならない。
は通常定義される意味においてのみ理解さるだけでなく、この明細書中の特別の
定義によって通常定義される意味を超えた構造、材料または行為を含むものと理
解される。従って、もしある要素が２つ以上の意味を含むようにこの明細書の文
脈上で理解され得るならば、請求の範囲内でのその使用は、明細書および単語自
身によって支持される可能な限りすべての意味に属するものと理解されなければ
ならない。
【００３９】 従って、添付の特許明細書の単語または要素の定義は、文字どおりに述べられ
る要素の組合せだけでなく、実質的に同じ結果を得るために実質的に同じ方法で
実質的に同じ機能を行なうためのすべての等価の構造、材料または行為も含むよ
うにこの明細書中に定義される。従って、この意味で２つ以上の要素の同等の置
換が特許請求の範囲の要素のいずれかひとつに対してなされてもよく、単一の要
素が特許請求の範囲の２つ以上の要素と置換されてもよいことが意図される。
る要素の組合せだけでなく、実質的に同じ結果を得るために実質的に同じ方法で
実質的に同じ機能を行なうためのすべての等価の構造、材料または行為も含むよ
うにこの明細書中に定義される。従って、この意味で２つ以上の要素の同等の置
換が特許請求の範囲の要素のいずれかひとつに対してなされてもよく、単一の要
素が特許請求の範囲の２つ以上の要素と置換されてもよいことが意図される。
【００４０】 当業者によって現在周知であるまたは後に考案されるとみなされるようなクレ
ームされる主題からの変更は、特許請求の範囲内であると同等に意図される。従
って、当業者に現在または後に周知の明らかな置換は定義された要素の範囲内で
あると定義される。
ームされる主題からの変更は、特許請求の範囲内であると同等に意図される。従
って、当業者に現在または後に周知の明らかな置換は定義された要素の範囲内で
あると定義される。
【００４１】 ゆえに、特許請求の範囲は、具体的に上記例示または説明されたものと、概念
的に等しいものと、明らかに置換えられ得るものと、この発明の必要不可欠な考
えを組込むもの、とを含むと理解されるべきである。
的に等しいものと、明らかに置換えられ得るものと、この発明の必要不可欠な考
えを組込むもの、とを含むと理解されるべきである。
【図１】 この発明の方法で用いられ、ウェハがシンニングされるときにウ
ェハを支持するガラス基板の斜視図である。
ェハを支持するガラス基板の斜視図である。
【図２】 表面に規定された、応力軽減の溝を示すウェハの一部を拡大した
側部の断面図である。
側部の断面図である。
【図３】 ウェハをその裏側が研削されるときに保持するために用いられる
アセンブリを形成する、図１の基板上に実装された図２のウェハの側部立面図で
ある。
アセンブリを形成する、図１の基板上に実装された図２のウェハの側部立面図で
ある。
【図４】 図１の基板からシンニングされたウェハを剥がすのを示す、研削
後の図３のアセンブリの側部断面図である。
後の図３のアセンブリの側部断面図である。
【図５】 可撓性膜上に実装されるこの発明の方法によって得られるシンニ
ングされたウェハの側部断面図である。
ングされたウェハの側部断面図である。
───────────────────────────────────────────────────── 【要約の続き】 は、導電性エポキシによって可撓性膜上のメタライゼー ションに結合され、可撓性被覆材を用いてシールされ る。
Claims (27)
- 【請求項１】 厚さ、表面および裏面を有する半導体ウェハからシンニング
された複数の集積回路を製造するための方法であって、 複数のダイスを作るために前記半導体ウェハの前記表面に複数の溝を設けるス
テップを含み、前記溝は、前記複数のダイスが前記ウェハと一体となって残るよ
うに、前記半導体ウェハの前記厚さに満たない予め定められた距離だけ前記表面
に食い込み、前記方法はさらに、 前記ウェハを支持するために前記ウェハを平らで堅固な基板に実装するステッ
プを含み、前記ウェハは、前記表面が前記基板に向くように前記基板に実装され
、前記方法はさらに、 前記ウェハの前記厚さが減少して前記複数の溝が前記裏面に露出し前記複数の
前記ダイスを分離する準備ができるまで、前記ウェハの前記裏面の予め定められ
た部分を機械的に取除くステップを含み、前記ダイスは前記基板に実装されたま
まであり、前記方法はさらに、 前記複数のダイスを前記基板から解放するステップを含む、シンニングされた
複数の集積回路を製造するための方法。 - 【請求項２】 前記ウェハの前記表面を前記平らな基板に実装する前に、前
記複数の溝が設けられている前記ウェハの前記表面上に応力の低い材料からなる
平坦な層を配置するステップをさらに含む、請求項１に記載の方法。 - 【請求項３】 前記複数の溝を前記ウェハの前記表面に形成する前に、前記
ウェハの前記表面上に応力の低い材料の層を配置するステップをさらに含む、請
求項１に記載の方法。 - 【請求項４】 前記平らな基板を前記ウェハの前記表面に実装するステップ
は、光学的に平らな基板を前記ウェハの前記表面に固定するステップを含む、請
求項１に記載の方法。 - 【請求項５】 前記光学的に平らな基板を固定するステップは、表面にわた
っておよそ１ミクロン以下の垂直の変動を有する前記基板の前記表面に前記ウェ
ハの前記表面を固定するステップを含む、請求項４に記載の方法。 - 【請求項６】 前記溝が前記表面に形成される前にかつ前記平らな基板への
実装前に前記表面上にポリイミド層を配置し、このために前記ウェハの一部を機
械的に取除くときに前記ウェハに生ずる応力を前記ポリイミド層が吸収するよう
にするステップをさらに含む、請求項１に記載の方法。 - 【請求項７】 前記ウェハ中に前記複数の前記溝を形成するステップは、お
よそ５０ミクロンの深さの溝を前記ウェハの前記表面に設けるステップを含む、
請求項１に記載の方法。 - 【請求項８】 前記ウェハの一部を機械的に取除くことにより、前記ウェハ
の厚さが５０ミクロン以下になるまで前記ウェハの前記裏側部分を取除く、請求
項７に記載の方法。 - 【請求項９】 前記ウェハの一部を機械的に取除くことにより、前記ウェハ
の厚さがおよそ２５ミクロン以下になるまで前記ウェハの前記裏側部分を取除く
、請求項８に記載の方法。 - 【請求項１０】 前記ウェハを前記平らな基板に実装するステップは、粘着
性が低く応力の低い接着剤によって前記ウェハを固定するステップを含む、請求
項１に記載の方法。 - 【請求項１１】 前記溝が形成される前にかつ前記平らな基板に固定される
前に前記表面上にポリイミド層を配置し、このために前記溝が前記ウェハに機械
的に形成されるときに前記ウェハに生ずる応力を前記ポリイミド層が吸収するよ
うにするステップをさらに含む、請求項１０に記載の方法。 - 【請求項１２】 前記複数のダイスを解放するステップは、ピンブロックの
上に前記ウェハの前記シンニングされた裏面を配置するステップと、前記接着層
を溶かし、これにより前記ピンブロックの上に前記分離された複数のダイスを残
すステップとを含む、請求項１１に記載の方法。 - 【請求項１３】 前記ダイスを可撓性膜の上に実装するステップをさらに含
む、請求項１に記載の方法。 - 【請求項１４】 前記可撓性膜上に実装された前記ダイスをシールするステ
ップをさらに含む、請求項１３に記載の方法。 - 【請求項１５】 前記可撓性膜上に前記ダイスを実装するステップは、前記
ダイスの前記集積回路を前記膜上に設けられたメタライゼーションに電気的に結
合するステップを含む、請求項１３に記載の方法。 - 【請求項１６】 前記ダイスの前記集積回路を前記膜上のメタライゼーショ
ンに電気的に結合するステップは、前記表面が前記膜上の前記メタライゼーショ
ンに接触し導電性エポキシによってそこに結合されるように前記ダイスを配置す
るステップを含む、請求項１５に記載の方法。 - 【請求項１７】 前記ウェハを前記基板に実装するステップは、前記基板に
形成される複数の溝を備える前記基板の面上で基板に前記ウェハの前記表面を固
定して、前記基板の前記面にわたって前記基板の前記面と前記ウェハの前記表面
との間での材料の流れを促進するステップを含む、請求項１に記載の方法。 - 【請求項１８】 前記平らな基板に前記表面を固定するステップは、前記表
面と前記平らな基板との間に配置される粘着性が低く応力の低い材料を用いて前
記表面を固定するステップを含む、請求項１７に記載の方法。 - 【請求項１９】 前記ウェハと基板を、その間に介在する前記粘着性が低く
応力の低い材料で押合わせるステップと、前記ウェハと基板との間の圧力を維持
しながら前記材料を硬化するステップとをさらに含む、請求項１８に記載の方法
。 - 【請求項２０】 前記ウェハを機械的に取除くステップは、所定の速さの研
削進みと、その後の休止とからなる少なくとも１つのサイクルで前記ウェハの前
記裏側部分を研削するステップを含む、請求項１に記載の方法。 - 【請求項２１】 少なくとも１回の前進速度および休止で研削するステップ
は前記前進速度の少なくとも１回の減少を含む、請求項２０に記載の方法。 - 【請求項２２】 毎分１ミクロン未満のエッチング速度での化学的ドライエ
ッチまたは毎分１ミクロン未満の進みレートでの機械的ポリシングによって前記
ウェハの前記シンニングされた裏面をポリシングするステップをさらに含む、請
求項２１に記載の方法。 - 【請求項２３】 前記ウェハの前記表面中に前記複数の溝を形成するステッ
プは、前記ダイスの各々を規定するための交差する格子パターン状に前記ウェハ
の前記表面に線形の溝を形成し、これによって応力を軽減する溝からなる周囲の
濠（moat）によってダイス各々を分離するステップを含む、請求項１に記載の方
法。 - 【請求項２４】 前記方法によって用意された分離された複数のダイスを積
み重ねるステップと、前記ダイスを電気的に接続するステップとをさらに含む、
請求項１に記載の方法。 - 【請求項２５】 厚さ、表面および裏面を有する半導体ウェハから複数のシ
ンニングされた集積回路を製造するために用いられるアセンブリであって、 複数のダイスを規定するために前記半導体ウェハの前記表面に形成される複数
の溝を含み、前記溝は、前記複数のダイスが前記ウェハと一体となって残るよう
に前記半導体ウェハの前記厚さに満たない予め定められた距離だけ前記表面に食
い込み、前記アセンブリはさらに、 前記ウェハを支持するために前記ウェハに実装される平らで堅固な基板を含み
、前記ウェハは、前記表面が前記基板に向くように前記基板に実装され、前記ウ
ェハの前記裏側を露出するために前記複数の溝が前記裏側に露出するのに十分な
量だけ前記裏側を部分的に機械的に取除いて前記複数の前記ダイスを分離する準
備をし、前記ダイスは前記基板に実装されたままである、アセンブリ。 - 【請求項２６】 前記ウェハの前記表面と前記基板との間に配置されて前記
基板に前記ウェハの前記表面を固定する粘着性が低く応力の低い層をさらに含む
、請求項２５に記載のアセンブリ。 - 【請求項２７】 前記粘着性が低く応力の低い層は前記表面上に配置される
ポリイミド層を含む、請求項２６に記載のアセンブリ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US6508897P | 1997-11-11 | 1997-11-11 | |
| US60/065,088 | 1997-11-11 | ||
| PCT/US1998/023929 WO1999025019A1 (en) | 1997-11-11 | 1998-11-10 | Method for thinning semiconductor wafers with circuits and wafers made by the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001523046A true JP2001523046A (ja) | 2001-11-20 |
Family
ID=22060262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000519921A Pending JP2001523046A (ja) | 1997-11-11 | 1998-11-10 | 回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1038315A4 (ja) |
| JP (1) | JP2001523046A (ja) |
| WO (1) | WO1999025019A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7786562B2 (en) | 1997-11-11 | 2010-08-31 | Volkan Ozguz | Stackable semiconductor chip layer comprising prefabricated trench interconnect vias |
| DE19962763C2 (de) * | 1999-07-01 | 2001-07-26 | Fraunhofer Ges Forschung | Verfahren zum Vereinzeln eines Wafers |
| JP4409014B2 (ja) * | 1999-11-30 | 2010-02-03 | リンテック株式会社 | 半導体装置の製造方法 |
| JP3768069B2 (ja) * | 2000-05-16 | 2006-04-19 | 信越半導体株式会社 | 半導体ウエーハの薄型化方法 |
| DE10052293A1 (de) | 2000-10-20 | 2002-04-25 | B L E Lab Equipment Gmbh | Verfahren zum Aufbringen eines Substrats |
| DE10063794A1 (de) * | 2000-12-21 | 2002-06-27 | E & E Elektronik Gmbh | Verfahren zur Herstellung von Dünnschichtsensoren, insbesondere Heissfilmanemometern |
| AU2002365422A1 (en) * | 2001-07-16 | 2003-09-02 | Irvine Sensors Corporation | Wearable biomonitor with flexible thinned integrated circuit |
| US6984572B2 (en) * | 2002-01-25 | 2006-01-10 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing electronic component |
| FR2839199B1 (fr) | 2002-04-30 | 2005-06-24 | Soitec Silicon On Insulator | Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe |
| DE10238444B4 (de) | 2002-08-22 | 2011-05-12 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung von vereinzelten monolithisch integrierten Halbleiterschaltungen |
| DE10258509B4 (de) * | 2002-12-14 | 2005-10-20 | Infineon Technologies Ag | Verfahren zur Herstellung eines dünnen bruchfesten Halbleiterwafers |
| US7078320B2 (en) | 2004-08-10 | 2006-07-18 | International Business Machines Corporation | Partial wafer bonding and dicing |
| DE102004052921A1 (de) * | 2004-10-29 | 2006-05-11 | Infineon Technologies Ag | Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen |
| US7960247B2 (en) | 2008-04-04 | 2011-06-14 | The Charles Stark Draper Laboratory, Inc. | Die thinning processes and structures |
| US9227295B2 (en) * | 2011-05-27 | 2016-01-05 | Corning Incorporated | Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer |
| CN113013061B (zh) * | 2021-02-23 | 2023-06-02 | 绍兴同芯成集成电路有限公司 | 一种利用有机薄膜进行化合物半导体加工的方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4023260A (en) * | 1976-03-05 | 1977-05-17 | Bell Telephone Laboratories, Incorporated | Method of manufacturing semiconductor diodes for use in millimeter-wave circuits |
| DE3043903A1 (de) * | 1980-11-21 | 1982-07-01 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von kontaktverbindungen, insbesondere fuer mesfets |
| JPH0215652A (ja) * | 1988-07-01 | 1990-01-19 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5185292A (en) * | 1989-07-20 | 1993-02-09 | Harris Corporation | Process for forming extremely thin edge-connectable integrated circuit structure |
| JPH0574934A (ja) * | 1991-09-13 | 1993-03-26 | Sony Corp | 薄型チツプの形成方法 |
| US5202754A (en) * | 1991-09-13 | 1993-04-13 | International Business Machines Corporation | Three-dimensional multichip packages and methods of fabrication |
| US5393706A (en) * | 1993-01-07 | 1995-02-28 | Texas Instruments Incorporated | Integrated partial sawing process |
-
1998
- 1998-11-10 EP EP98957755A patent/EP1038315A4/en not_active Withdrawn
- 1998-11-10 WO PCT/US1998/023929 patent/WO1999025019A1/en not_active Application Discontinuation
- 1998-11-10 JP JP2000519921A patent/JP2001523046A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP1038315A4 (en) | 2001-07-11 |
| EP1038315A1 (en) | 2000-09-27 |
| WO1999025019A1 (en) | 1999-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0676087B1 (en) | Fabricating stacks of ic chips by segmenting a larger stack | |
| US6818550B2 (en) | Method of cutting a wafer into individual chips | |
| JP2001523046A (ja) | 回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハ | |
| KR101158829B1 (ko) | 반도체장치의 개편화 방법 | |
| US9240398B2 (en) | Method for producing image pickup apparatus and method for producing semiconductor apparatus | |
| US20060082003A1 (en) | Method of dicing a semiconductor device into plural chips | |
| JP2005117019A (ja) | 半導体装置の製造方法 | |
| WO1996036992A1 (en) | Semiconductor device and its manufacture | |
| JP2002100588A (ja) | 半導体装置の製造方法 | |
| WO2001015223A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| JP4198966B2 (ja) | 半導体装置の製造方法 | |
| US6368886B1 (en) | Method of recovering encapsulated die | |
| CN114730716A (zh) | 适于组装到电线元件的功能芯片的制造方法 | |
| US7498236B2 (en) | Silicon wafer thinning end point method | |
| JP3803214B2 (ja) | 半導体装置の製造方法 | |
| JP2005191218A (ja) | 固体撮像装置の製造方法 | |
| JPH04223356A (ja) | 半導体装置の製造方法 | |
| JPS61149316A (ja) | 圧力センサウエハの切断方法 | |
| CN100530572C (zh) | 晶片级封装的方法 | |
| CN118116812B (zh) | 3d传感器的制备方法和3d传感器 | |
| US11222808B2 (en) | Method of removing carrier plate | |
| JP2001196332A (ja) | レーザ光を用いた硬質非金属膜の切断方法 | |
| JP2890855B2 (ja) | 半導体チップの製造方法 | |
| CN118116812A (zh) | 3d传感器的制备方法和3d传感器 | |
| JP2002043273A (ja) | 半導体装置の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081007 |